JP2024501139A - 薄層を転写するためのドナー基板及び関連する転写方法 - Google Patents

薄層を転写するためのドナー基板及び関連する転写方法 Download PDF

Info

Publication number
JP2024501139A
JP2024501139A JP2023533212A JP2023533212A JP2024501139A JP 2024501139 A JP2024501139 A JP 2024501139A JP 2023533212 A JP2023533212 A JP 2023533212A JP 2023533212 A JP2023533212 A JP 2023533212A JP 2024501139 A JP2024501139 A JP 2024501139A
Authority
JP
Japan
Prior art keywords
layer
donor substrate
substrate
amorphized
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023533212A
Other languages
English (en)
Inventor
ラレー ヴィンセント
ルボ シェイ
ル ヴァン－ジョーディン ルーシー
ミレージ フレデリック
エカルノ リュドヴィク
ゴーダン グウェルタ
ランドリュ ディディエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2024501139A publication Critical patent/JP2024501139A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、第１の材料から作製された単結晶薄層（１）をレシーバ基板（２）上に転写するためのドナー基板（１００）に関し、ドナー基板（１００）は、前側（１００ａ）及び後側（１００ｂ）を有し、－ドナー基板（１００）の上部（１０１）及び下部（１０２）を画定する埋め込み弱化面（３０）と、－上部（１０１）において、前側（１００ａ）の側の第１の層（１０）と、埋め込み弱化面（３０）に隣接する第２の層（２０）と、第１の層（１０）と第２の層（２０）との間に挿入された停止層（１５）であって、第１の層（１０）は、第１の材料から構成され、停止層（１５）は、第１の材料に対して選択的エッチングを提供することができる第２の材料から形成される、停止層（１５）と、－イオン注入によって非晶質化され、上部（１０１）の厚さより厳密に小さい厚さを有し、少なくとも第１の層（１０）を含む、非晶質化された副部分（１０１’、１０１’’、１０１’’’）と、を備え、第２の層（２０）は、埋め込み弱化面（３０）に隣接する少なくとも１つの単結晶副層（２２）を含む。本発明はまた、ドナー基板（１００）から単結晶薄層（１）を転写する方法の２つの実施形態に関する。

Description

本発明は、半導体及びマイクロエレクトロニクスの分野に属する。本発明は、レシーバ基板上への薄層の転写に適したドナー基板に関し、特に、完成した又は部分的に完成した電子部品を含むレシーバ基板上への低温での転写に関する。本発明はまた、当該ドナー基板を使用する転写方法に関する。
回路の３次元（３Ｄ）集積化は、システムの空間要件を最小限に抑えながら異なる機能を関連付けることを可能にするので、数年間強力に開発されてきた。３Ｄ集積は、電子デバイスの層の垂直スタックに基づく。そのようなスタックは、デバイスの既存の層の上に結晶材料の層を形成することを必要とする。このようなデバイスは、均質でも結晶性でもなく、エピタキシなどの従来の結晶性薄膜成長技術の使用を妨げる。また、既に製造されたデバイスの層は、特にメタライゼーションレベルを含むことがあるが、温度耐性が限られていることが多いので、低温のままであることも必要である。
したがって、３Ｄ集積化は、ドナー基板から、デバイスの１つ以上の層を備え得るレシーバ基板への薄膜転写技法を選択的に実装する。
いくつかの既知の層転写方法は、（所望の薄い結晶層が得られる）ドナー基板をレシーバ基板上に直接結合することによる組み立てに基づいている。次いで、ドナー基板は薄層化ステップを受け、その最後に薄層が形成される。この薄層化ステップは、従来技術において知られている様々な技術、特に、
－非常に薄い層（典型的には数ナノメートルから１ミクロンの間の厚さを有する）の形成に特に適したＳｍａｒｔ Ｃｕｔ（商標）法であって、これは、埋め込み弱化面を形成するために、組み立てステップの前に、ドナー基板の組み立てられる面にガス種を注入することに基づき、組み立て後、破断ステップ中に、ドナー基板は、レシーバ基板に取り付けられた薄層のみを残すために、弱化面に沿って分離される、Ｓｍａｒｔ Ｃｕｔ（商標）法と、
－特に数ミクロン～数十ミクロン、更には数百ミクロンの厚さを有する層の形成に適した、機械ラッピング、機械－化学研磨及び化学エッチングを含む、機械化学的薄化方法と、を使用して実行されてもよい。
当然ながら、上記で引用した技術は網羅的なものではなく、他の既知の技術を用いてドナー基板を薄くしてもよい。
上述したように、Ｓｍａｒｔ Ｃｕｔ（商標）法は、非常に薄い層を形成するのに特に適している。転写後、電子デバイスを製造するために、転写された層を使用可能にするためにいくつかの操作を行う必要があり、注入欠陥を修復し、破断面を平滑化し、この同じ層を薄くし、結合界面を閉じる。これらの操作は、通常、特にＳＯＩ（シリコンオンインシュレータ）構造の製造に関連して、高温で行われる。我々にとって関心のある３Ｄ集積の場合、それらは、下にあるデバイス層を損傷しないように低温で実行されなければならない。
仏国特許第２９７８６０３号は、低温での注入欠陥の修復を容易にする解決策を提案している。
本発明は、特にレシーバ基板が電子デバイスの存在に起因して高温に適合しない場合に、レシーバ基板上に高品質の単結晶層を転写するのに特に適したドナー基板を提案することによって、最新技術を改善することを目的とする。また、本発明は、当該ドナー基板からレシーバ基板上に薄層を転写する方法に関する。
本発明は、第１の材料から作製された単結晶薄層をレシーバ基板上に転写するためのドナー基板に関し、ドナー基板は、前側及び後側を有し、
－ドナー基板の上部及び下部を画定する埋め込み弱化面と、
－上部において、前側の第１の層と、埋め込み弱化面に隣接する第２の層と、第１の層と第２の層との間に挿入された停止層であって、第１の層は、第１の材料から構成され、単結晶薄層を形成するように意図され、停止層は、第１の材料に対して選択的エッチングを提供することができる第２の材料から形成される、停止層と、
－イオン注入によって非晶質化され、上部の厚さより厳密に小さい厚さを有し、少なくとも第１の層を含む、非晶質化された副部分と、を備え、第２の層は、埋め込み弱化面に隣接する少なくとも１つの単結晶副層を含み、副層は、非晶質化された副部分のための再結晶シードを形成するように意図されている。
本発明の有利な特徴によれば、単独又は任意の実現可能な組合せで、以下が行われる。
・非晶質化された副部分は、停止層を含み、
・非晶質化された副部分は、停止層に隣接する第２の層の部分を含み、
・第２の層は、第１の材料から構成され、
・第１の材料は、シリコン、ゲルマニウム、又はシリコン／ゲルマニウム合金から選択され、
・第２の材料は、シリコンゲルマニウム又は高ドープシリコンから選択され、
・第１の層は、５ミクロン～５００ｎｍの厚さを有し、
・停止層は、２～１００ｎｍの厚さを有し、
・第２の層は、５０～１０００ｎｍの厚さを有し、
・ドナー基板は、第１の層上に配置された非晶質シリコン結合層を備え、
・結合層は、２～２０ｎｍの厚さを有し、
・ドナー基板は、第１の層と結合層との間に挿入された、酸化ケイ素で作製された中間層を備え、
・中間層は、１０～２００ｎｍの厚さを有する。
本発明はまた、第１の材料から作製される単結晶薄層をレシーバ基板上に転写する方法に関する。
第１の実施形態によれば、転写方法は以下の、
ａ）上記のようなドナー基板を提供するステップと、
ｂ）レシーバ基板を提供するステップと、
ｃ）ドナー基板の前側をレシーバ基板上に直接結合することによって組み立てるステップと、
ｄ）ドナー基板の上部をレシーバ基板上に転写するために、埋め込み弱化面に沿って分離するステップと、
ｅ）非晶質化された副部分を再結晶させて、単結晶品質を第１の層に回復させ、次いで単結晶薄層を形成するステップと、
ｆ）第２の層を化学的にエッチングし、次いで、停止層を単結晶薄層に対して選択的に化学的にエッチングするステップと、を含む。
有利には、再結晶ステップｅ）は、４５０℃～９００℃、好ましくは４５０℃～５５０℃の温度での熱処理を含む。
第２の実施形態によれば、転写方法は以下の、
ａ）上記のようなドナー基板を提供するステップと、
ａ’）埋め込み弱化面に影響を与えることなく、単結晶品質を第１の層に回復させるために、非晶質化された副部分を局所的に再結晶させるステップであって、第１の再結晶された層は単結晶薄層を形成する、ステップと、
ｂ）レシーバ基板を提供するステップと、
ｃ）ドナー基板の前側をレシーバ基板上に直接結合することによって組み立てるステップと、
ｄ）ドナー基板の上部をレシーバ基板上に転写するために、埋め込み弱化面に沿って分離するステップと、
ｆ）第２の層を化学的にエッチングし、次いで、停止層を単結晶薄層に対して選択的に化学的にエッチングするステップと、を含む。
有利には、再結晶ステップａ’）は、ドナー基板の前側に適用され、非晶質化された副部分の固相エピタキシを誘導するように構成されたレーザによる熱処理を含む。
本発明の第１又は第２の実施形態による転写方法の有利な特徴によれば、単独で又は任意の実現可能な組合せで、以下が行われる：
・分離ステップｄ）は、４００℃以下の温度、選択的には２５０℃～４００℃の温度での熱処理を含み、
・ドナー基板を提供するステップａ）は、非晶質化された副部分を形成するために、最初は単結晶品質である基板の上部にイオンを注入することを含み、
・ステップｆ）において、第２の層の化学エッチングは、停止層に対して選択的である。
本発明の他の特徴及び利点は、添付の図面を参照した本発明の以下の詳細な説明から明らかになるであろう。
本発明による３つの変形例によるドナー基板を示す図である。 本発明による３つの変形例によるドナー基板を示す図である。 本発明による３つの変形例によるドナー基板を示す図である。 本発明の一実施形態及びその変形例によるドナー基板を示す図である。 本発明の一実施形態及びその変形例によるドナー基板を示す図である。 本発明によるドナー基板の製造ステップを示す図である。 本発明の第１の実施形態による単結晶薄層をレシーバ基板上に転写する方法のステップを示す図である。 本発明の第１の実施形態による単結晶薄層をレシーバ基板上に転写する方法のステップを示す図である。 本発明による転写方法から得られる構造の変形を示す図である。 本発明による単結晶薄層をレシーバ基板上に転写する方法の第２の実施形態のステップを示す図である。 本発明による単結晶薄層をレシーバ基板上に転写する方法の第２の実施形態のステップを示す図である。
図面は、読みやすさのために縮尺通りではない概略図である。特に、ｚ軸に沿った層の厚さは、ｘ軸及びｙ軸に沿った横方向寸法に対して正確な縮尺ではない。図中の同じ参照符号は、同じタイプの要素に対して使用され得る。異なる可能性（以下の説明において描写及び／又は詳述される変形例及び実施形態）は、互いに排他的ではないものとして理解されなければならず、一緒に組み合わされてもよい。
本発明は、第１の材料から作製される単結晶薄層１をレシーバ基板２上に転写するためのドナー基板１００に関する。第１の材料は、有利には、シリコン、ゲルマニウム又はシリコン／ゲルマニウム合金から選択される。本明細書の残りの部分において、「第１又は第２の」材料という用語が使用される場合、構造的及び結晶学的特性は特定されず、その性質のみが特定され、例えば、非晶質、多結晶又は単結晶シリコンは、本明細書の意味の範囲内の材料を構成する。
ドナー基板１００は、通常、直径が１５０ｍｍ～４５０ｍｍ又はそれ以上であり、厚さが典型的には３００～９００ミクロンであるウェハの形態である。それは、図１に示されるように、前側１００ａ及び後側１００ｂを有する。
埋め込み弱化面３０は、ドナー基板１００の上部１０１及び下部１０２を画定する。これは、ドナー基板１００の前側１００ａの主面（ｘ，ｙ）に平行に延在する。
埋め込み弱化面３０は、Ｓｍａｒｔ Ｃｕｔ（商標）法の文脈でよく知られているように、ドナー基板１００の前側１００ ａの側で実行される軽量種のイオン注入から形成される。注入される種は、水素、ヘリウム、又はこれら２つの種の組合せであることが好ましい。弱化面３０は、注入された軽量種によって生成されたレンズ状のナノクラックを含むので、そのように呼ばれる。
ドナー基板１００は、その上部１０１に、埋め込み弱化面３０に平行な面内に延在する停止層１５を含む。停止層１５は、第１の材料に対して選択的エッチングを提供することができる第２の材料から形成される。典型的には、第２の材料は、シリコンゲルマニウム（ＳｉＧｅ）又は高ドープシリコンから選択され、第１の材料は、第１の材料がシリコン又はゲルマニウムから作製される場合に適しており、第２の材料は、第１の材料がシリコン、ゲルマニウム又はシリコン／ゲルマニウムから作製される場合に適している。第２のシリコンゲルマニウム材料の場合、ゲルマニウムの割合は典型的には１０％から４０％の間である。第２のドープされたシリコン材料の場合、例えば、１Ｅ１８Ｂ／ｃｍ３～１Ｅ２０Ｂ／ｃｍ３の間のＰ型ホウ素ドーピングが好ましい。
停止層１５は、前側１００ａ側の第１の層１０と、埋め込み弱化面３０に隣接する第２の層２０との間に介在する。停止層１５は、典型的には、２～１００ｎｍの厚さを有する。
第１の層１０及び第２の層２０は、停止層１５の両側に配置されている。第１の層１０は、第１の材料から構成され、レシーバ基板２上に転写される単結晶薄層１を構成することが意図される。これは、薄層１に必要な厚さに応じて、例えば５ｎｍ～５００ｎｍの厚さを有することができる。
第２の層２０の厚さは、５０～１０００ｎｍであってもよい。第１の層１０、停止層１５及び第２の層２０の厚さの合計は、埋め込み弱化面３０の深さに等しいことが理解される。
第２の層２０は、第１の材料から構成されてもよい。選択的には、ドナー基板１００は、その単結晶構造において第１の材料から主に構成され、停止層１５のみが第２の材料内に形成されて、転写方法中の選択的エッチングを確実にする。
ドナー基板１００は、上部１０１内に非晶質化された副部分１０１’、１０１’’、１０１’’’を更に含む。本発明の文脈において、非晶質化されるとは、イオン注入によって非晶質化されることを意味する。これは、副部分１０１’、１０１’’、１０１’’’が、非晶質構造を有する前に、結晶構造、更には単結晶構造を有していたことを意味する。したがって、副部分１０１’、１０１’’、１０１’’’を非晶質化することができるイオンのタイプは、以下に詳述される。
この非晶質化された副部分１０１’、１０１’’、１０１’’’は、少なくとも第１の層１０を含み、多かれ少なかれ深さ方向に延在し、上部１０１の厚さよりも厳密に小さい厚さを有する。これは、第２の層２０が、埋め込み弱化面３０に隣接する少なくとも１つの単結晶副層２２を含むということになる。
非晶質化された副部分１０１’、１０１’’、１０１’’’は、上述の層のうちの１つ以上を含むことができる。図１に示す第１の変形例によれば、非晶質化された副部分１０１’は、第１の層１０のみを含む。第２の変形例（図２）によれば、副部分１０１’’は、第１の層１０に加えて停止層１５を含む。最後に、図３に示す第３の変形例によれば、非晶質化された副部分１０１’’’は、停止層１５に隣接する第２の層２０の部分２１を含む。全ての変形例において、非晶質化された副部分１０１’、１０１’’、１０１’’’の外側に、埋め込み弱化面３０に隣接する第２の層２０の部分である単結晶副層２２が見られる。
ドナー基板１００は、レシーバ基板２上に組み立てられるように意図された前側１００ａの側に非晶質化された副部分１０１’、１０１’’、１０１’’’が存在するおかげで、直接結合及び結合界面の良好な補強に有利である。非晶質化された表面は、温度が上昇したときに、単結晶表面よりも良好に変形され、結合水層を良好に吸収する。結果として、非晶質化された副部分１０１’、１０１’’、１０１’’’の存在は、本発明による転写方法に関して以下に示されるように、より低い温度でより良好に結合界面を閉じることを可能にする。
特定の実施形態によれば、ドナー基板１００は、第１の層１０上に配置された非晶質シリコン結合層５０を更に含む（図４）。このような結合層５０は、ＣＶＤ（Chemical Vapor Deposition）によって第１の層１０上に形成されることが好ましい。結合層５０は、２～２０ｎｍの厚さを有する。
この実施形態の変形例によれば、ドナー基板１００は、第１の層１０と結合層５０との間に挿入された、酸化ケイ素で作製された中間層４０を更に含む（図５）。中間層４０は、典型的には１０～２００ｎｍの厚さを有する。ＳｉＯ２から作製される中間層の存在は、以下に説明する転写方法の最後に、単結晶薄層１がレシーバ基板２の回路層２ａ上に転写されるときに、単結晶薄層１を電気的に絶縁するのに有用であり得る。
本発明は、第１の材料から形成された単結晶薄層１をレシーバ基板２上に転写する方法に関する。
この方法は、まず、上述したようなドナー基板１００を提供するステップａ）を含む。
このために、第１の材料から構成される初期固体単結晶基板１００’又はエピタキシを受けた初期基板１００’から開始して、第１の材料から構成され、その前側１００ａの側で潜在的により良好な品質の単結晶（図示せず）を得る。
初期基板１００’の前側１００ａ上では、停止層１５も単結晶構造を有する（図６（ａ））。ＳｉＧｅから作製される停止層１５は、例えば、初期基板１００’上にエピタキシャル成長によって形成されてもよい。高濃度にドープされたＳｉの停止層１５に対して、初期基板１００’がシリコン製である場合、当該層１５を生成するために、初期基板１００’内にホウ素のイオン注入を行うことができる。あるいは、高濃度にドープされたＳｉから作製される停止層１００’はまた、エピタキシによって形成されてもよい。停止層１５は、典型的には、２～１００ｎｍの厚さを有する。
次に、表面層１０（第１の層１０と呼ばれる）が、好ましくはエピタキシャル成長によって停止層１５上に形成される（図６（ｂ））。厚さは、目的とする用途に応じて選択され、この第１の層１０は、本発明による転写方法の最後に、レシーバ基板２上に転写される単結晶薄層１を形成することが理解される。
格子パラメータが第１の層１０及び／又は初期基板１００’の格子パラメータと異なる停止層１５の場合、当該停止層１５は、臨界厚さよりも小さい厚さを有することが好ましく（ＪＭ．Ｈａｒｔｍａｎｎら「Ｃｒｉｔｉｃａｌ ｔｈｉｃｋｎｅｓｓ ｆｏｒ ｐｌａｓｔｉｃ ｒｅｌａｘａｔｉｏｎ ｏｆ ＳｉＧｅ ｏｎ Ｓｉ（００１）ｒｅｖｉｓｅｄ」Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ １１０，０８３５２９（２０１１）参照）、格子パラメータの差に関連する応力が第１の層１０の結晶性を劣化させるのを防ぐために、例えば５０ｎｍ未満である。
次に、図６（ｃ）に示すように、少なくとも第１の層１０と、場合によっては停止層１５と、停止層１５の下に配置された初期基板１００’の部分２１とを含む副部分１０１’’’に対して、前側１００ａから非晶質化ステップが実行される（図１、図２及び図３を参照して述べた異なる変形例に従って）。
非晶質化とは、副部分１０１’、１０１’’、１０１’’’の結晶格子の非組織化を意味し、これは副部分を非晶質化する。非晶質化は、通常、室温又はより低い温度で、例えば、第１の材料の原子番号以上の原子番号を有するイオンから、イオン注入によって行われる。例として、イオンは、シリコン、ゲルマニウム、キセノン及びアルゴンから選択されてもよい。副部分１０１’、１０１’’、１０１’’’をより深い深さ、及び／又はより均一な深さで非晶質化するために、異なる注入エネルギーでいくつかの連続注入を実行することができる。注入ドーズ量は、典型的には、２ｅ１４／ｃｍ２から１ｅ１６／ｃｍ２の間で変化する。
シリコンで作製された第１の層１０及び第２の層２０、並びにＳｉＧｅで作製された停止層１５について、副層１０１’’’の非晶質化は、例えば、１５ｎｍの深さにわたる非晶質化のために、５ｋｅＶのエネルギーで２．５ｅ１５ａｔ／ｃｍ２のドーズ量でＧｅを注入することによって得ることができる。イオン注入シミュレーションコードのほとんどは、マトリックスの性質、注入イオンの性質、エネルギー及び注入量に応じて、単結晶マトリックスの非晶質化を得ることを可能にする指標を提供することに留意されたい。
最後に、非晶質化された副部分１０１’、１０１’’、１０１’’’（図６（ｄ））の厚さよりも深い深さで、軽量種、典型的には水素、ヘリウム、又はこれら２つの組合せの注入が行われる。このようにして、注入ピークに多かれ少なかれ局在する埋め込み弱化面３０が形成され、ドナー基板１００の上部１０１及び下部１０２を画定する。単結晶副層２２は、非晶質化された副部分１０１’’’と埋め込み弱化面３０との間に保持される。
注入エネルギーは、ドナー基板１００内の埋め込み弱化面３０の目標とする深さに従って定義される。典型的には、数ｋｅＶ～２００ｋｅＶである。注入種のドーズ量は、数１Ｅ１６ｃｍ２～１Ｅ１７／ｃｍ２で変化してもよい。
非晶質化及び軽量種の注入のステップは、逆の順序で、すなわち、最初に軽量種の注入、次いで非晶質化の順序で実行することができることに留意されたい。
本発明による方法のステップａ）の終わりに、図１、図２、及び図３に示される変形例のうちの１つによるドナー基板１００が得られる。
特定の実施形態によれば、図４及び図５に示す変形例のうちの１つを得るために、結合層５０及び場合によっては中間層４０がドナー基板１００上に形成される。
これらの層４０、５０は、例えば化学気相堆積（ＣＶＤ）によって、選択的には非晶質化ステップの後に生成され、非晶質化のイオン注入が、下にある層（特に第１の層１０）においてこれらの層４０、５０から不純物を引き起こし、その後の再結晶をより困難にすることを防止する。もちろん、層４０、５０の堆積は、非晶質化された部分１０１’、１０１’’、１０１’’’の再結晶温度より低い温度で実行されることができなければならない。非晶質化された副部分１０１’、１０１’’、１０１’’’を修正することができ、及び／又は埋め込み弱化面３０を変化させることができる温度が堆積に必要である場合、非晶質化及び／又は軽量種の注入のステップの前に１つ又は複数の層４０、５０を堆積することを選択することも可能であり、これは方法のこの段階では望ましくない。
以下に示すように、特に堆積された非晶質シリコンから作製される結合層５０は、後続の組み立てステップｃ）において生成される結合界面の品質を向上させる。
次いで、本方法は、支持層２を提供するステップｂ）を含む。通常、直径が１５０ｍｍ～４５０ｍｍであり、厚さが典型的には３００～９００ミクロンである小さなプレートの形態である。それは、例えばシリコンなどの半導体材料で作製された固体部分上に配置されたデバイス２ａ（例えば相補型ＣＭＯＳ、金属酸化膜半導体技術に従って製造された）の層に対応する、特に金属材料を含む様々な層のスタックを含むことができる。これらの金属材料は、典型的には、レシーバ基板２に適用可能な温度を５００℃以下に制限する。
レシーバ基板２は、デバイスの層の有無にかかわらず、その性質に起因して、又は転写される単結晶薄層１の熱膨張係数とは非常に異なる熱膨張係数に起因して、高い処理温度を支持しない材料を含むことができる。
ステップａ）及びｂ）の後、転写方法は、結合界面３で結合されたアセンブリを形成するために、ドナー基板１００の前側１００ａをレシーバ基板２上に直接結合することによって組み立てるステップｃ）を含む（図７（ａ））。直接結合は、組み立てられた面の間に接着材料が加えられないことを意味する。当該面の非常に低い粗さ（典型的には０．５ｎｍ ＲＭＳ未満）及びそれらの高度の清浄度は、表面の分子付着による結合の実施を可能にする。優れた結合品質を促進するために、分子付着結合の分野でよく知られている表面洗浄及び／又は活性化を組み立て前に基板に適用することができる。制御された雰囲気中での組み立ても可能である。
図７（ａ）に示されるレシーバ基板２は、その組み立てられた面にデバイス層２ａを含む。一般に、この層２ａの表面膜は、酸化ケイ素又は窒化ケイ素から形成される。
ドナー基板１００が図１～図３に示される形態のうちの１つであるとき、結合界面３は、デバイス２ａの層と非晶質化された副部分１０１’、１０１’’、１０１’’との間に確立される。第１の非晶質化層１０は、低温であっても、結合界面３の効果的な固化に特に有利である。実際、単結晶表面に関して、非晶質化された表面は、温度が上昇するとより良好に変形し、分子付着による結合中に界面に存在する水単分子層をより良好に吸収する。結果として、表面上の非晶質化された副部分１０１’、１０１’’、１０１’’の存在は、低温での結合界面の優れた閉鎖を可能にする。
したがって、周囲温度での結合、及び任意選択的に３５０℃未満の温度での固化アニーリングは、結合界面３の非常に良好な保持を既に提供しており、方法の後続のステップ、特に分離ステップｄ）の良好な進行を保証する。
ドナー基板１００が図４及び図５に示される形態のうちの１つであるとき、結合界面３は、デバイスの層２ａと非晶質シリコン製の結合層５０との間に確立される。上述したのと同じ理由で、後者は、低温、典型的には５００℃未満で結合界面を閉じる（固化する）のに極めて有効である。また、上記と同様の固化アニーリングを適用することもできる。
埋め込み弱化面３０に沿って、結合された組立体を分離するステップｄ）は、ドナー基板１００の上部１０１をレシーバ基板２上に転写することを可能にする（図７（ｂ））。融着及びガス種の加圧によるマイクロクラックの成長に起因して、典型的には２００℃～５００℃の低温で熱処理を適用することによって、埋め込み弱化面３０での分離が選択的に実行される。有利には、熱処理は、４００℃以下の温度で、選択的には２５０℃～４００℃の間に含まれる温度で行われる。
代替的に又は共同的に、分離は、結合された組立体への機械的応力の印加によって引き起こされてもよい。
この分離の終わりに、一方で中間ＳＯＩ構造１５０が得られ、他方でドナー基板の下部１０２が得られる。
次いで、本発明による転写方法は、第１の層１０に単結晶品質を回復させるために、非晶質化された副部分１０１’、１０１’’、１０１’’’を再結晶するステップｅ）を含む。
再結晶は、副部分１０１’、１０１’’、１０１’’’にその単結晶特性を与えることに対応する。これは、固相エピタキシ（ＳＰＥ）現象を実施する。そのような再結晶は、副部分１０１’、１０１’’、１０１’’’の結晶格子が、種として作用する単結晶副層２２の結晶格子に基づいて再編成される温度での熱処理の適用に基づく。
再結晶熱処理は、４５０℃～９００℃の温度で実行されてもよい。当然ながら、レシーバ基板２が高温に適合しない上述の用途に対処するために、熱再結晶温度は、有利には、非酸化性雰囲気下で１０分～５０時間の間、４５０℃～５５０℃である。例えば、１５～２０ｎｍの非晶質シリコンを再結晶させるために、アニールを５００℃で２時間～４時間適用してもよい。
熱処理中、再結晶面は、単結晶副層２２から（又は、非晶質化された副部分に隣接する上部１０１の第２の層２０の部分である単結晶から）結合界面３に向かって移動する。
再結晶ステップｅ）の終わりに、中間構造１５０の上部１０１は、完全に単結晶である（図８（ａ））。分離ステップｄ）に適用される熱処理が、その温度及びその持続時間に応じて、非晶質化された副部分１０１’、１０１’’、１０１’’’の再結晶に関与することが考えられることに留意されたい。
単結晶品質が回復された第１の層１０は、その後、レシーバ基板２上への転写が期待される単結晶薄層１に対応する。したがって、薄層１は、電子部品の製造のために期待される物理的及び電気的特性を有する。
第１の層１０の厚さ及び良好な結晶回復は、それぞれ、エリプソメトリ及びラマン及び／又は透過型電子顕微鏡（ＴＥＭ）によって測定することが可能である。
停止層１５の性質に応じて、再結晶ステップｅ）によって停止層１５が損傷を受けるのを防止するために、ある種の予防措置を講じなければならない。特に、ＳｉＧｅから作製される停止層１５の場合、再結晶温度は、ＳｉＧｅを塑性的に緩和しないように、７００℃未満、更には６００℃未満に維持されなければならない。
結合界面３は、再結晶ステップｄ）及び分離ステップｅ）の間に適用される熱処理から利益を得るが、これは、これらの処理が、組み立てられた面の間の原子間結合を強化するからである。
したがって、第１の層１０の非晶質化された性質は、方法のステップｃ）において、ドナー基板１００とレシーバ基板２との間の直接結合を促進する。これはまた、軽量種の注入に関連する結晶欠陥の効果的な修復を可能にすると同時に、低温での固相エピタキシによる再結晶を可能にし、したがって、第１の層１０は、その単結晶品質並びに関連する物理的及び電気的特性を回復する。
最後に、転写方法は、第２の層２０を化学的にエッチングするステップｆ）であって、次いで、第１の層１０に対して選択的に停止層１５を化学的にエッチングするステップｆ）を含む（図８（ｂ））。有利には、第２の層２０の構成材料はまた、第２の層２０が停止層１５に対して選択的にエッチングされることを可能にする。
公知のドライエッチング又はウェットエッチング技術を実施することができる。使用することができる化学エッチング溶液は、典型的には、シリコンについてはＴＭＡＨ（水酸化テトラメチルアンモニウム）、ＴＥＡＨ（水酸化テトラエチルアンモニウム）又はＫＯＨ（水酸化カリウム）であり、ＳｉＧｅについてはＨＦ（フッ化水素酸）／酢酸／Ｈ２Ｏ２（過酸化水素）混合物であり、ゲルマニウムについてはＨＦ／酢酸／Ｈ２Ｏ２又はＨ３ＰＯ４（リン酸）混合物である。
ステップｆ）は、第２の層２０を除去することを可能にし、第２の層２０は、埋め込み弱化面３０に沿った破断（ステップｄ）に起因して比較的高い残留粗さ（典型的には１０ｎｍ ＲＭＳ程度）を有する。
第２の層２０と停止層１５とのエッチング選択性により、良好な表面状態（粗さ）を回復することができる。停止層１５と第１の層１０との間のエッチング選択性は、第１の層１０に非常に低い表面粗さを与え、その厚さの均一性を保持する。
したがって、転写方法は、レシーバ基板２上に配置された単結晶薄層１を含む構造２００を得ることを可能にし、これは、任意の高温処理に適合しないデバイスの層を含み得る（図８（ｂ））。
ドナー基板１００が結合層５０又は中間層４０及び結合層５０から構成されるスタックを含む場合、得られる構造２００は図９（ａ）及び図９（ｂ）の通りである。
本発明はまた、図１０及び図１１に示される、単結晶薄層１をレシーバ基板２上に転写する方法の第２の実施形態に関する。
この実施形態は、方法の一連のステップにおいて再結晶ステップを配置することによって前述した方法とは異なる。実際に、ドナー基板１００を供給するステップａ）（先の説明と同一）の後に、非晶質化された副部分１０１’、１０１’’、１０１’’’の局所的再結晶のステップａ’）が、埋め込み弱化面３０に影響を与えることなく、すなわち、本方法において続いて分離を引き起こすために埋め込み弱化面３０の能力に影響を与えることなく、単結晶品質を第１の層１０に回復するために実行される。
有利には、再結晶ステップａ’）は、ドナー基板１００の前側１００ａに適用され、非晶質化された副部分１０１’、１０１’’、１０１’’’（図１０（ａ））の固相エピタキシを誘導するように構成されたレーザによる熱処理を含む。一例として、この熱処理は、２００ｎｓ程度の持続時間のパルス、及び０．８Ｊ／ｃｍ２程度のエネルギー密度を有するＵＶエキシマレーザλ＝３０８ｎｍによって実施することができる。
ステップａ’）の終わりに、ドナー基板１００の上部１０１は完全に単結晶であり、第１の再結晶層１０は、レシーバ基板２上に転写されるように意図された単結晶薄層１を形成する。
レシーバ基板２を提供するステップｂ）、ドナー基板１００の前側１００ａをレシーバ基板２上に直接結合することによって組み立てるステップｃ）（図１０（ｂ））、及びドナー基板１００の上部１０１をレシーバ基板２上に転写するために埋め込み弱化面３０に沿って分離するステップｄ）（図１１（ａ））は、上述の第１の実施形態に従って、方法の第２の実施形態において実行される。
再結晶ステップｅ）はなく、後者は組み立て前に実施されている。
しかしながら、有利には停止層１５に対して選択的に第２の層２０を化学的にエッチングし、次いで単結晶薄層１に対して選択的に停止層１５を化学的にエッチングするステップｆ）は、同一の方法で実施される（図１１（ｂ））。
本発明によるドナー基板１００は、電子部品の製造に適合する非常に高い結晶品質の単結晶薄層１の転写（転写方法の第１又は第２の実施形態による）を実行することを可能にし、これは、軽量種の注入に関連する欠陥の修復、破断面の平滑化、転写部分１０１の薄化、及び結合界面３の固化を実行するための高温熱処理の適用を必要としない。
ドナー基板１００の層の構成は、ステップｃ）～ｆ）を低温での熱処理及び選択的化学エッチングに限定することによって、レシーバ基板２上に薄層１を転写する方法を更に簡略化する。
当然ながら、本発明は、説明された実施形態に限定されず、特許請求の範囲によって定義される本発明の範囲から逸脱することなく、変形実施形態をそれに追加することができる。

Claims (14)

  1. 第１の材料から作製された単結晶薄層（１）をレシーバ基板（２）上に転写するためのドナー基板（１００）であって、前記ドナー基板（１００）は、前側（１００ａ）及び後側（１００ｂ）を有し、
    －前記ドナー基板（１００）の上部（１０１）及び下部（１０２）を画定する埋め込み弱化面（３０）と、
    －前記上部（１０１）において、前記前側（１００ａ）の側の第１の層（１０）と、前記埋め込み弱化面（３０）に隣接する第２の層（２０）と、前記第１の層（１０）と前記第２の層（２０）との間に挿入された停止層（１５）であって、前記第１の層（１０）は、前記第１の材料から構成され、前記単結晶薄層（１）を形成するように意図され、前記停止層（１５）は、前記第１の材料に対して選択的エッチングを提供することができる第２の材料から形成される、停止層（１５）と、
    －イオン注入によって非晶質化され、前記上部（１０１）の厚さより厳密に小さい厚さを有し、少なくとも前記第１の層（１０）を含む、非晶質化された副部分（１０１’、１０１’’、１０１’’’）と、を備え、前記第２の層（２０）は、前記埋め込み弱化面（３０）に隣接する少なくとも１つの単結晶副層（２２）を含み、前記副層（２２）は、前記非晶質化された副部分（１０１’、１０１’’、１０１’’’）のための再結晶シードを形成するように意図されている、ドナー基板（１００）。
  2. 前記非晶質化された副部分（１０１’’，１０１’’’）は、前記停止層（１５）を含む、請求項１に記載のドナー基板（１００）。
  3. 前記非晶質化された副部分（１０１’’’）は、前記停止層（１５）に隣接する前記第２の層（２０）の部分（２１）を含む、請求項２に記載のドナー基板（１００）。
  4. 前記第２の層（２０）は、前記第１の材料から構成される、請求項１から３のいずれか一項に記載のドナー基板（１００）。
  5. 前記第１の材料は、シリコン、ゲルマニウム、又はシリコン／ゲルマニウム合金から選択される、請求項１から４のいずれか一項に記載のドナー基板（１００）。
  6. 前記第２の材料は、シリコンゲルマニウム又は高ドープシリコンから選択される、請求項１から５のいずれか一項に記載のドナー基板（１００）。
  7. 前記第１の層（１０）上に配置された非晶質シリコン結合層（５０）を備える、請求項１から６のいずれか一項に記載のドナー基板（１００）。
  8. 第１の材料から作製される単結晶薄層（１）をレシーバ基板（２）上に転写する方法であって、
    ａ）請求項１から７のいずれか一項に記載のドナー基板（１００）を提供するステップと、
    ｂ）ドナー基板（２）を提供するステップと、
    ｃ）前記ドナー基板（１００）の前記前側（１００ａ）を前記レシーバ基板（２）上に直接結合するステップと、
    ｄ）前記ドナー基板（１００）の前記上部（１０１）を前記レシーバ基板（２）上に転写するために、前記埋め込み弱化面（３０）に沿って分離するステップと、
    ｅ）前記非晶質化された副部分（１０１’、１０１’’、１０１’’’）を再結晶させて、単結晶品質を前記第１の層（１０）に回復させ、次いで前記単結晶薄層（１）を形成するステップと、
    ｆ）前記第２の層（２０）を化学的にエッチングし、次いで、前記停止層（１５）を前記単結晶薄層（１）に対して選択的に化学的にエッチングするステップと、
    を含む、方法。
  9. 前記再結晶ステップｅ）は、４５０℃～９００℃、好ましくは４５０℃～５５０℃の温度での熱処理を含む、請求項８に記載の転写方法。
  10. 第１の材料から作製される単結晶薄層（１）をレシーバ基板（２）上に転写する方法であって、
    ａ）請求項１から７のいずれか一項に記載のドナー基板（１００）を提供するステップと、
    ａ’）前記埋め込み弱化面（３０）に影響を与えることなく、単結晶品質を前記第１の層（１０）に回復させるために、前記非晶質化された副部分（１０１’、１０１’’、１０１’’’）を局所的に再結晶させるステップであって、前記再結晶された第１の層（１０）は前記単結晶薄層（１）を形成する、ステップと、
    ｂ）ドナー基板（２）を提供するステップと、
    ｃ）前記ドナー基板（１００）の前記前側（１００ａ）を前記レシーバ基板（２）上に直接結合するステップと、
    ｄ）前記ドナー基板（１００）の前記上部（１０１）を前記レシーバ基板（２）上に転写するために、前記埋め込み弱化面（３０）に沿って分離するステップと、
    ｆ）前記第２の層（２０）を化学的にエッチングし、次いで、前記停止層（１５）を前記単結晶薄層（１）に対して選択的に化学的にエッチングするステップと、
    を含む、方法。
  11. 前記再結晶ステップａ’）は、前記ドナー基板（１００）の前記前側（１００ａ）に適用され、前記非晶質化された副部分（１０１’、１０１’’、１０１’’’）の固相エピタキシを誘導するように構成された、レーザによる熱処理を含む、請求項１０に記載の転写方法。
  12. 前記分離ステップｄ）は、４００℃以下、選択的には２５０℃～４００℃の温度での熱処理を含む、請求項８又は１０に記載の転写方法。
  13. 前記ドナー基板（１００）を提供する前記ステップａ）は、前記非晶質化された副部分（１０１’、１０１’’、１０１’’’）を形成するために、最初は単結晶品質の前記基板（１００）の前記上部（１０１）にイオンを注入することを含む、請求項８又は１０に記載の転写方法。
  14. ステップｆ）において、前記第２の層（２０）の前記化学エッチングは、前記停止層（１５）に対して選択的である、請求項８又は１０に記載の転写方法。
JP2023533212A 2020-12-01 2021-11-19 薄層を転写するためのドナー基板及び関連する転写方法 Pending JP2024501139A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2012496A FR3116943B1 (fr) 2020-12-01 2020-12-01 Substrat donneur pour le transfert d’une couche mince et procede de transfert associe
FR2012496 2020-12-01
PCT/FR2021/052047 WO2022117930A2 (fr) 2020-12-01 2021-11-19 Substrat donneur pour le transfert d'une couche mince et procede de transfert associe

Publications (1)

Publication Number Publication Date
JP2024501139A true JP2024501139A (ja) 2024-01-11

Family

ID=74045978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023533212A Pending JP2024501139A (ja) 2020-12-01 2021-11-19 薄層を転写するためのドナー基板及び関連する転写方法

Country Status (8)

Country Link
US (1) US20240030061A1 (ja)
EP (1) EP4256606A2 (ja)
JP (1) JP2024501139A (ja)
KR (1) KR20240065035A (ja)
CN (1) CN116583931A (ja)
FR (1) FR3116943B1 (ja)
TW (1) TW202240652A (ja)
WO (1) WO2022117930A2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
FR2978603B1 (fr) 2011-07-28 2013-08-23 Soitec Silicon On Insulator Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
FR3045934B1 (fr) * 2015-12-22 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un empilement de dispositifs electroniques

Also Published As

Publication number Publication date
WO2022117930A2 (fr) 2022-06-09
TW202240652A (zh) 2022-10-16
EP4256606A2 (fr) 2023-10-11
FR3116943A1 (fr) 2022-06-03
US20240030061A1 (en) 2024-01-25
CN116583931A (zh) 2023-08-11
WO2022117930A3 (fr) 2022-09-01
KR20240065035A (ko) 2024-05-14
FR3116943B1 (fr) 2023-01-13

Similar Documents

Publication Publication Date Title
US7018909B2 (en) Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
JP5133908B2 (ja) エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造
US5877070A (en) Method for the transfer of thin layers of monocrystalline material to a desirable substrate
KR101972926B1 (ko) 결함의 형성을 제한하는 헤테로구조의 제조방법
KR101476066B1 (ko) 매립 절연 층과 결합된 응력기의 탄성 에지 이완을 사용하는 변형 반도체
US8067298B2 (en) Relaxation of a strained material layer with application of a stiffener
JP5258564B2 (ja) 支持体上に薄膜を転写する方法
US7833877B2 (en) Method for producing a semiconductor substrate
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
TWI711118B (zh) 用於製作應變式絕緣體上半導體底材之方法
JP5588448B2 (ja) 埋め込み電気絶縁連続層を備えたハイブリッド基板を製造する方法
JP2012084897A (ja) 共注入後に中温で薄膜を分離する方法
EP1523771B1 (fr) Procede de transfert d'une couche mince electriquement active.
JP2006505928A5 (ja)
JP2022542224A (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
JP4980049B2 (ja) 遷移後の薄層の緩和
JP2024501139A (ja) 薄層を転写するためのドナー基板及び関連する転写方法
KR100951839B1 (ko) 적어도 하나의 두꺼운 반도체 물질층을 포함하는헤테로-구조 제조 방법
TWI842398B (zh) 絕緣體上半導體型多層結構之製造方法
JP2005539392A (ja) バッファ層を有しないウエハからの緩和された有用層の形成

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20240408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20240408