JP2010532928A - 基板の再利用方法、積層化ウェーハの作製方法、及び適切な再利用を施したドナー基板 - Google Patents
基板の再利用方法、積層化ウェーハの作製方法、及び適切な再利用を施したドナー基板 Download PDFInfo
- Publication number
- JP2010532928A JP2010532928A JP2010515370A JP2010515370A JP2010532928A JP 2010532928 A JP2010532928 A JP 2010532928A JP 2010515370 A JP2010515370 A JP 2010515370A JP 2010515370 A JP2010515370 A JP 2010515370A JP 2010532928 A JP2010532928 A JP 2010532928A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- removal
- wafer
- donor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 244
- 238000000034 method Methods 0.000 title claims abstract description 119
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000004064 recycling Methods 0.000 title claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 73
- 230000004048 modification Effects 0.000 claims abstract description 15
- 238000012986 modification Methods 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 16
- 239000012530 fluid Substances 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 238000011109 contamination Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 55
- 235000012431 wafers Nutrition 0.000 description 42
- 238000000926 separation method Methods 0.000 description 18
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 11
- 238000002407 reforming Methods 0.000 description 10
- 239000000243 solution Substances 0.000 description 10
- 230000008901 benefit Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
- Y10T428/24488—Differential nonuniformity at margin
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
Abstract
【課題】 再利用されたドナー基板の汚染が大幅に軽減される再利用方法、積層化ウェーハの作製方法、及び適切な再利用を施したドナー基板を提供する。
【解決手段】 本発明は、基板表面の第1の領域に、特に、基板の縁部に沿って、基板の残りの第2の領域の表面に対して突出する段差状の残留物を有する基板の再利用方法であって、第1の領域が、基板の残りの第2の領域の表面の平面に対応する平面内にあり、及び/又は基板の縁部に向かって面取りされた、改質ゾーン、特に、イオン注入ゾーンを備える方法に関する。再利用方法は、第1の領域における基板の表面が、材料の除去前の改質ゾーンの高さよりも低い位置にあるように実行される材料除去ステップを備える。また、本発明は、再利用基板を使用する積層化ウェーハの作製方法と、第1の領域の表面が、第2の領域の表面より低い位置にある再利用基板とに関する。
【選択図】 図1
Description
Claims (23)
- 基板の表面の第1の領域(21)に、特に、前記基板の縁部に沿って、前記基板の残りの第2の領域(25)の表面(23)に対して突出する段差状の残留物(19)を有する基板の再利用方法であって、前記第1の領域(21)が、前記基板の残りの第2の領域(25)の表面(23)の平面に対応する平面内にあり、及び/又は、前記基板の前記縁部に向かって面取りされた、改質ゾーン(27)、特に、イオン注入ゾーンを備え、
前記第1の領域(21)において材料の除去が実行され、前記材料の除去後、前記第1の領域(21)にある前記基板の表面(31)が、少なくとも部分的に、特に、全体的に、前記材料の除去前の前記改質ゾーン(27)の高さより低い位置にある、基板の再利用方法。 - 前記材料の除去後、前記第1の領域(21)にある前記基板の表面(31)が、前記材料の除去前の前記改質ゾーン(27)の高さより、少なくとも1μm、好ましくは、少なくとも2μm、特に、5μm、更に、特に、10μmだけ低い位置にあるように、前記材料の除去が実行される、請求項1に記載の基板の再利用方法。
- 前記材料の除去が、前記第1の領域(21)においてのみ実行される、請求項1又は2に記載の基板の再利用方法。
- 前記基板の前記第1の領域(21)が、第2の改質ゾーン(37)、特に、第2のイオン注入ゾーンを備え、前記基板の前記第1の領域(21)から再度材料を除去するステップを備え、再度の前記材料の除去後、前記第1の領域(21)にある前記基板の表面(39)が、再度の前記材料の除去前の前記第2の改質ゾーン(37)の高さより低い位置になるように、再度の前記材料の除去が実行される、請求項1〜3のいずれか一項に記載の方法がすでに施された基板の再利用方法。
- 前記第1の領域(21)にある前記基板の表面(39)が、再度の前記材料の除去前の前記第2の改質ゾーン(37)の高さより、少なくとも1μm、好ましくは、少なくとも2μm、特に、5μmだけ低い位置になるように、再度の前記材料の除去が実行される、請求項4に記載の基板の再利用方法。
- 前記第2の改質ゾーン(37)が、前記基板の前記第1の領域(21)を越えて前記基板の前記第2の領域(25)中まで横方向に延伸することで、前記基板の第3の領域(33)を形成し、前記基板の前記第3の領域の表面が、再度の前記材料の除去前の少なくとも前記第1の領域(21)にある前記第2の改質ゾーンの高さより、少なくとも1μm、好ましくは、少なくとも2μm、特に、5μm、更に、特に、10μmだけ低い位置にあるように、再度の前記材料の除去が実行される、請求項4又は5に記載の基板の再利用方法。
- 前記第3の領域(33)が、前記第2の領域(25)中へ、少なくとも100μm、特に、少なくとも150μmだけ延伸する、請求項6に記載の基板の再利用方法。
- 再度の前記材料の除去後、前記第1の領域(21)の表面の高さと前記第3の領域(21、33)の表面の高さとが同一の高さにあるように、再度の前記材料の除去が実行される、請求項4〜7のいずれか一項に記載の基板の再利用方法。
- 請求項6〜8のいずれか一項に記載の方法が少なくとも一回繰り返され、各再利用ラン後、前記第2の改質ゾーン(37)が、更に前記基板の前記第2の領域(25)中へ横方向に延伸する、基板の再利用方法。
- 前記材料の除去が、研削によって、及び/又は、ドライエッチング又はウェットエッチング、及び/又は研磨、特に、前記縁部の研磨によって実行される、請求項1〜9のいずれか一項に記載の基板の再利用方法。
- 前記ドライエッチング又は前記ウェットエッチングが、前記第2の領域(25)の表面の上方に又は表面上に、マスク(63)及び/又は、好ましくは、前記第2の領域(25)の中心から前記縁部へ半径方向に流れる保護流体(71)を供給する工程を含む、請求項10に記載の基板の再利用方法。
- 前記段差状の残留物(19)を有する側面と反対の側面(67)上にエッチング溶液(61)が供給され、特に、毛管により、前記第1の領域(21)に誘導される、請求項10又は11に記載の基板の再利用方法。
- 前記基板が、Siウェーハ、SiGeウェーハ、Geウェーハ、GaAsウェーハ、歪みシリコンウェーハ、又はIII−V族半導体ウェーハである、請求項1〜12のいずれか一項に記載の基板の再利用方法。
- 前記基板が、Siウェーハ、バッファ層、特に、勾配SiGeバッファ層、及びSiGe層を備える、請求項1〜13のいずれか一項に記載の基板の再利用方法。
- 少なくとも突出する前記段差状の残留物(19)に、歪みSi層を更に備える、請求項14に記載の基板の再利用方法。
- 前記第1の領域(21)の前記材料の除去のステップの後、好ましくは、研磨によって、前記表面の全体を処理するステップを更に含む、請求項1〜15のいずれか一項に記載の基板の再利用方法。
- 積層化ウェーハの作製方法であって、
a)ドナー基板(1)として請求項1〜16のいずれか一項に従って再利用された前記基板を使用するステップと、
b)前記ドナー基板(1)内に所定の分割エリア(7)を形成するステップと、
c)前記ドナー基板(1)をハンドル基板(3)に、特に、接合によって取り付けるステップと、
d)前記ドナー基板(1)から前記ハンドル基板(3)へ層(11)を転写させて前記積層化ウェーハ(13)を形成するために、前記所定の分割エリア(7)で前記ドナー基板(1)を分離するステップと、
を備える、積層化ウェーハの作製方法。 - 各再利用ラン中に層が転写されると共に、請求項6〜13のいずれか一項に従って再利用された同一の基板を毎回使用して、ステップa)〜d)が少なくとも一回繰り返される、請求項17に記載の方法。
- 前記積層化ウェーハ(13)が、歪みシリコン・オン・インシュレータ、又はSixGe1−x・オン・インシュレータであり、前記ドナー基板(1)が、歪みシリコン層及び/又はSixGe1−x層を備え、ここでxが0%〜100%である、請求項17又は18に記載の積層化ウェーハの作製方法
- 第1の領域(21)及び第2の領域(25)を有する再利用ドナー基板であって、特に、前記基板の縁部に沿った前記第1の領域(21)が、特に、少なくとも、前記基板の前記第1の領域(21)及び前記第2の領域(25)が交差する点で、前記基板の前記第2の領域(25)より低い位置にある、再利用ドナー基板。
- 前記第1の領域(21)の表面(31)が、前記第2の領域(25)の表面(23)より、少なくとも2μm、特に、5μm、更に、特に、10μmだけ低い位置にある、請求項20に記載の再利用ドナー基板。
- 前記基板の縁部に沿った前記第1の領域(21)が、前記基板の表面上にわたって、少なくとも300μm、特に、少なくとも500μm、更に、特に、少なくとも1000μm、及び更には、特に、少なくとも1500μmだけ横方向に延伸する、請求項20又は21に記載の再利用ドナー基板。
- 前記基板(1)が、Siウェーハ、SiGeウェーハ、Geウェーハ、GaAsウェーハ、歪みシリコンウェーハ、又はIII−V族半導体ウェーハである、請求項20〜22のいずれか一項に記載の再利用ドナー基板。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07290869A EP2015354A1 (en) | 2007-07-11 | 2007-07-11 | Method for recycling a substrate, laminated wafer fabricating method and suitable recycled donor substrate |
EP07290869.2 | 2007-07-11 | ||
EP08290490.5 | 2008-05-28 | ||
EP08290490A EP2037495B1 (en) | 2007-07-11 | 2008-05-28 | Method for recycling a substrate, laminated wafer fabricating method and suitable recycled donor substrate |
PCT/EP2008/005107 WO2009007003A1 (en) | 2007-07-11 | 2008-06-24 | Method for recycling a substrate, laminated water fabricating method and suitable recycled donor substrate |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010532928A true JP2010532928A (ja) | 2010-10-14 |
JP2010532928A5 JP2010532928A5 (ja) | 2012-05-31 |
JP5099859B2 JP5099859B2 (ja) | 2012-12-19 |
Family
ID=38896813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010515370A Active JP5099859B2 (ja) | 2007-07-11 | 2008-06-24 | 基板の再利用方法、積層化ウェーハの作製方法、及び適切な再利用を施したドナー基板 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8324075B2 (ja) |
EP (2) | EP2015354A1 (ja) |
JP (1) | JP5099859B2 (ja) |
KR (1) | KR101487371B1 (ja) |
CN (1) | CN101689530B (ja) |
AT (1) | ATE504083T1 (ja) |
DE (1) | DE602008005817D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190117573A (ko) * | 2017-02-17 | 2019-10-16 | 소이텍 | 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8871109B2 (en) | 2009-04-28 | 2014-10-28 | Gtat Corporation | Method for preparing a donor surface for reuse |
FR2999801B1 (fr) * | 2012-12-14 | 2014-12-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure |
US20140268273A1 (en) * | 2013-03-15 | 2014-09-18 | Pixtronix, Inc. | Integrated elevated aperture layer and display apparatus |
US8946054B2 (en) | 2013-04-19 | 2015-02-03 | International Business Machines Corporation | Crack control for substrate separation |
US10535685B2 (en) | 2013-12-02 | 2020-01-14 | The Regents Of The University Of Michigan | Fabrication of thin-film electronic devices with non-destructive wafer reuse |
CN104119815B (zh) * | 2014-08-04 | 2015-08-19 | 博洛尼家居用品(北京)股份有限公司 | 一种双面胶带 |
FR3048548B1 (fr) * | 2016-03-02 | 2018-03-02 | Soitec | Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant |
US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
FR3074608B1 (fr) * | 2017-12-05 | 2019-12-06 | Soitec | Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat |
KR102287395B1 (ko) * | 2019-02-28 | 2021-08-06 | 김용석 | 플렉시블 전자 소자의 제조방법 및 그로부터 제조된 플렉시블 전자 소자 |
KR102523640B1 (ko) | 2022-01-28 | 2023-04-19 | 주식회사 이노와이어리스 | 이동통신 단말 시험용 실드 박스 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349319A (ja) * | 1999-06-08 | 2000-12-15 | Canon Inc | 半導体基材及び太陽電池の製造方法 |
JP2001155978A (ja) * | 1999-11-29 | 2001-06-08 | Shin Etsu Handotai Co Ltd | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
JP2006520539A (ja) * | 2003-03-14 | 2006-09-07 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 有用層の転写を含む、マイクロ電子、光電子、もしくは光学用の基板又は基板上の部品を製造する方法 |
JP2007116161A (ja) * | 2005-10-18 | 2007-05-10 | Soi Tec Silicon On Insulator Technologies | エピタキシ済みドナー・ウェファをリサイクルする方法 |
JP2009500839A (ja) * | 2005-07-08 | 2009-01-08 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 被膜の生成方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5668045A (en) * | 1994-11-30 | 1997-09-16 | Sibond, L.L.C. | Process for stripping outer edge of BESOI wafers |
JP3932369B2 (ja) | 1998-04-09 | 2007-06-20 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
US6664169B1 (en) * | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
EP1158581B1 (en) * | 1999-10-14 | 2016-04-27 | Shin-Etsu Handotai Co., Ltd. | Method for producing soi wafer |
TWI233154B (en) | 2002-12-06 | 2005-05-21 | Soitec Silicon On Insulator | Method for recycling a substrate |
FR2892228B1 (fr) * | 2005-10-18 | 2008-01-25 | Soitec Silicon On Insulator | Procede de recyclage d'une plaquette donneuse epitaxiee |
US7402520B2 (en) | 2004-11-26 | 2008-07-22 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
JP4715470B2 (ja) * | 2005-11-28 | 2011-07-06 | 株式会社Sumco | 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ |
-
2007
- 2007-07-11 EP EP07290869A patent/EP2015354A1/en not_active Withdrawn
-
2008
- 2008-05-28 DE DE602008005817T patent/DE602008005817D1/de active Active
- 2008-05-28 AT AT08290490T patent/ATE504083T1/de not_active IP Right Cessation
- 2008-05-28 EP EP08290490A patent/EP2037495B1/en active Active
- 2008-06-24 CN CN2008800213829A patent/CN101689530B/zh active Active
- 2008-06-24 US US12/663,254 patent/US8324075B2/en active Active
- 2008-06-24 KR KR1020097024059A patent/KR101487371B1/ko active IP Right Grant
- 2008-06-24 JP JP2010515370A patent/JP5099859B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349319A (ja) * | 1999-06-08 | 2000-12-15 | Canon Inc | 半導体基材及び太陽電池の製造方法 |
JP2001155978A (ja) * | 1999-11-29 | 2001-06-08 | Shin Etsu Handotai Co Ltd | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
JP2006520539A (ja) * | 2003-03-14 | 2006-09-07 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 有用層の転写を含む、マイクロ電子、光電子、もしくは光学用の基板又は基板上の部品を製造する方法 |
JP2009500839A (ja) * | 2005-07-08 | 2009-01-08 | エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ | 被膜の生成方法 |
JP2007116161A (ja) * | 2005-10-18 | 2007-05-10 | Soi Tec Silicon On Insulator Technologies | エピタキシ済みドナー・ウェファをリサイクルする方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190117573A (ko) * | 2017-02-17 | 2019-10-16 | 소이텍 | 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹 |
KR102537290B1 (ko) | 2017-02-17 | 2023-05-30 | 소이텍 | 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹 |
Also Published As
Publication number | Publication date |
---|---|
EP2037495B1 (en) | 2011-03-30 |
CN101689530B (zh) | 2013-05-22 |
KR101487371B1 (ko) | 2015-01-29 |
CN101689530A (zh) | 2010-03-31 |
JP5099859B2 (ja) | 2012-12-19 |
US8324075B2 (en) | 2012-12-04 |
EP2015354A1 (en) | 2009-01-14 |
EP2037495A1 (en) | 2009-03-18 |
DE602008005817D1 (de) | 2011-05-12 |
US20100181653A1 (en) | 2010-07-22 |
KR20100044142A (ko) | 2010-04-29 |
ATE504083T1 (de) | 2011-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5099859B2 (ja) | 基板の再利用方法、積層化ウェーハの作製方法、及び適切な再利用を施したドナー基板 | |
US6146979A (en) | Pressurized microbubble thin film separation process using a reusable substrate | |
US7781309B2 (en) | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method | |
US7018909B2 (en) | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate | |
JP4926077B2 (ja) | 溶融層を用いた歪み層の歪み緩和 | |
KR100712042B1 (ko) | 웨이퍼의 제조 방법 | |
JP4943426B2 (ja) | 被膜の生成方法 | |
US6291314B1 (en) | Controlled cleavage process and device for patterned films using a release layer | |
KR20160002814A (ko) | 하이브리드 기판의 제조 방법 및 하이브리드 기판 | |
US20070122997A1 (en) | Controlled process and resulting device | |
EP1667214B1 (en) | Method for cleaning a multilayer substrate and method for bonding substrates and method for producing bonded wafer | |
EP1911085B1 (en) | Method of production of a film | |
WO2009007003A1 (en) | Method for recycling a substrate, laminated water fabricating method and suitable recycled donor substrate | |
US9159605B2 (en) | Controlled process and resulting device | |
WO2011018780A1 (en) | A process for manufacturing a hybrid substrate | |
CN118633150A (zh) | 用于制造双绝缘体上半导体结构的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120404 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20120404 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20120419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120921 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5099859 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |