JP4943426B2 - 被膜の生成方法 - Google Patents

被膜の生成方法 Download PDF

Info

Publication number
JP4943426B2
JP4943426B2 JP2008520025A JP2008520025A JP4943426B2 JP 4943426 B2 JP4943426 B2 JP 4943426B2 JP 2008520025 A JP2008520025 A JP 2008520025A JP 2008520025 A JP2008520025 A JP 2008520025A JP 4943426 B2 JP4943426 B2 JP 4943426B2
Authority
JP
Japan
Prior art keywords
wafer
coating
layer
protective layer
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008520025A
Other languages
English (en)
Other versions
JP2009500839A (ja
Inventor
オールネット セシル
カイレフォルク イアン
マズル カルロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority claimed from PCT/IB2006/003071 external-priority patent/WO2007017763A2/en
Publication of JP2009500839A publication Critical patent/JP2009500839A/ja
Application granted granted Critical
Publication of JP4943426B2 publication Critical patent/JP4943426B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Description

本発明は、初期ウェハーから開始して、決定された深さに埋込み注入ゾーンを形成するために、その面の1つを通して原子種を注入するステップを含み、次いでウェハーの注入面によって、およびこの注入ゾーンによって境界が定められる、被膜の生成に関する。
この技法は特に、前記注入の後、下記のステップ(図1Aおよび1Bにより示される)を実施することによって、即ち
ウェハー10のその注入面を受容基板20に結合するステップと、
被膜15が注入ゾーン12から切り離されるように、エネルギー(典型的には熱および/または機械エネルギー)を供給するステップ(このステップは、Smart−Cut(登録商標)という用語でも知られる)と
を実施することによって前記被膜をリフトオフするために用いられる。
次いで被膜15をウェハー10から離脱させて、受容基板20上に移す(図1B参照)。
図1Aおよび1Bを参照すると、ウェハー10の面は、通常その周縁が面取りされており(面取り部11および11’)、したがって、受容基板20とウェハー10との結合は、主に、面取り11上には位置していないウェハー10の表面のみに生じる。
したがって、図1Bおよび1Cを参照すると、離脱後に注入ゾーンによって最初に境界が定められた被膜の面取り部分は、ウェハー10に取着されたままであるので、被膜15はウェハー10の全表面から完全に離脱しているわけではなく、したがって、離脱させた被膜15の体積にほぼ相当する中空体積を取り囲む、環14が形成される。
被膜15が結晶質材料で形成される特定の場合には、歪み(ゾーン13aおよび13bから始まる)が被膜15全体に伝播し、したがって大々的に有害な結果をもたらす可能性がある。
さらに受容基板20そのものは、ウェハー10の面取り部11と必ずしも同一ではない周縁面取り部であって、そのため面取り部11に対して斜めになる可能性のある周縁面取り部を有することもあり、したがって被膜15は、縁部に沿って不規則に切り離される。
後者の作用は、結合界面での結合力が、当然ながら中心部分の場合よりも縁部に沿って弱いという点によっても強調される。
したがって、離脱させた被膜15には、かなり不規則な縁部と内部欠陥または損傷がある。
この離脱問題を解決するための、文書に提案されている技法(例えば、特許文献1および2参照。)を、図2Aから2Cに示す。この技法は、離脱前に、周縁面取りゾーンが除去されるようにウェハー10のルーティングを行うこと、およびそのゾーンの代わりに、ウェハー10の厚みの中に高さhのステップを形成することにある。
したがって、この高さhは、離脱を目的としてウェハー10に形成された注入高さh1よりも、大きくなるように選択することができる。したがって注入ゾーン12は、ステップ11の底面から、したがってウェハー10の周縁ゾーンから、(h−h1)に等しい距離だけ離れている。したがって、注入ゾーン12および注入面によって境界が定められた被膜15は、もはや面取りされた周縁ゾーンを含まず、その自由面は、受容基板20との良好な結合に適切な平面のみからなる。
次に図2Bを参照すると、この被膜15の全体は、縁部に沿った前記破断問題を有することなく離脱される。
したがって、離脱された被膜15は、より良好な品質のものである。
しかし、受容基板20および被膜15は、その周縁部分に沿って(即ち、ステップ11上)、ウェハー10により汚染される。この理由は、ステップ11にも注入が行われており、したがって、上にある部分を弱める注入ゾーン12’を含むからである。さらに、注入ゾーン12’が、被膜15を切り離すために実施される熱処理のような外部応力にかけられると、この脆弱な部分から粒子が離れるようになることもあり、その後これらの粒子が、被膜15および受容基板20を汚染する。
この粒子汚染問題は、再び離脱されることになる、清浄な被膜を改善するのに必要な「再生」処理中にも、顕著になることもある。
この汚染は、同じウェハー10を、数回の連続離脱作業で使用する場合に悪化することもあり、同じステップ11が、その後、注入と熱処理とを交互に受けることになる。
したがって文書に基づいて(例えば、特許文献3参照。)、ウェハー10’を再使用することができるように残りの注入ゾーン12の除去を助けるため、離脱後のウェハー10’(図2Cに示すような)を、熱および/または機械および/または化学再生処理にかけることも提案される。
しかし、文献により提案された再生作業は(例えば、特許文献3参照。)、環の選択的処理を必要とし、かつこの処理は離脱ごとに繰り返さなければならないので、依然として複雑で費用がかかる。
本発明は、これらの問題を解決することを提案する。
米国特許出願公開第2004/0121557号明細書 国際公開第2005/038903号パンフレット 米国特許第6596610号明細書 欧州特許第1519409号明細書 FR02/08600
したがって本発明の1つの目的は、汚染を最小限に抑えながら、被膜が良好な結晶品質のものでありかつ規則的な境界を有するような手法で、ウェハーから被膜を離脱させることである。
別の目的は、汚染のリスクを最小限に抑えながら別の被膜を再び提供することができるように、被膜を提供したウェハーを再生するための手段を見出すことである。
第1の態様によれば、本発明は、初期ウェハーから開始して、この初期ウェハーの面の1つを通して原子種を注入するステップを含む、電子工学、光学、オプトロニクスでの利用を目的とした被膜の生成方法であって、下記の段階、即ち
(a)ウェハーの周縁を巡る、決定された高さのステップを形成する段階であって、このステップでのウェハーの平均厚さが、ウェハーの残りの平均厚さ未満である、ステップを形成する段階と、
(b)原子種の注入に対して前記ステップを保護する段階と、
(c)決定された注入深さで注入ゾーンが形成されるように、前記ステップを有するウェハーのその面を通して原子種を注入する段階と
を含み、
前記被膜は、その片側が、ウェハーの注入面によって決定され、もう一方の側が、注入ゾーンによって決定される方法を提案する。
被膜を生成するこの方法のその他の特徴は、下記の通りである:
段階(a)は、前記初期ウェハーを形成するために、被膜と基板との結合を含み、これらが一旦結合した後は、前記ステップがこの被膜と基板との間の面積の差によって少なくとも部分的に決定されるように、この被膜が基板よりも小さい面積を有する;
段階(a)は、前記ステップが形成されるように、ウェハーの周縁面から決定された除去深さまで至る、材料の除去を含む;
段階(a)はさらに、ステップの厚化を含む;
注入深さは、ステップの高さ以下である;
本発明の第1の実施形態によれば、段階(b)は、少なくとも前記ステップ上に広がる保護層の形成と、このステップ上に位置付けられていない保護層の部分を、任意選択で異方性エッチングによってまたは研磨によって除去する作業とを含む;
本発明の第2の実施形態によれば、段階(b)は、注入中にステップをマスキングすることによって、段階(c)の間に示される;
段階(c)は、注入ゾーンが脆弱ゾーンになるように実施され、この方法はさらに、下記の段階を含む:
受容基板をウェハーの注入面に結合し;次いで
脆弱ゾーン内でウェハーから被膜が切り離されるように、エネルギーを供給する;
この方法はさらに、下記の連続する段階を1回または複数回含む:
切離し面の下に新しい被膜を画定する脆弱ゾーンが形成されるように、前述の被膜の切離し面から原子種を注入する段階;および
受容基板をウェハーの注入面に結合する段階。
第2の態様によれば、本発明は、ウェハーの周縁を巡るステップが形成されるように、ウェハーの残りの部分よりも約1ミクロン以上小さい平均厚さを有する周縁ゾーンを含む、電子工学、光学、またはオプトロニクスでの利用を目的とする被膜を提供するためのウェハーであって、このステップは、このステップに原子種が注入されるの防止するために保護層で被覆されている、埋込み注入ゾーンを有するウェハーを提案する。
このウェハーのその他の特徴は、下記の通りである:
保護層は、非晶質材料で作製される;
保護層は、酸化ケイ素、窒化ケイ素、PSG、またはBPSGを含む;
第1の実施形態によれば、ウェハーは、バルク結晶質材料で作製される;
第2の実施形態によれば、ウェハーは、主に結晶質材料からなる複合構造である;
ウェハーは、支持基板と、緩衝構造と、Smart−Cut(登録商標)によって被膜をそこから切り離すことができるように十分厚い上層とを含み、この上層は、任意選択でSi1−xGeおよびSi1−yGeを含み、但しxはyとは異なり、xおよびyはそれぞれ0と1の間である;
ステップの高さは、上層の厚さ以上である。
本発明のその他の特徴、目的、および利点は、次に示す図によって例示される下記の記述から、よりはっきりと明らかにされよう。
本発明による好ましい方法は、Smart−Cut(登録商標)およびウェハー結合技法を使用する被膜離脱方法である。
本発明は、詳細には、引き続き実施されることになる離脱作業を目的としたドナーウェハーの作製に関し、下記の段階を実施する:
(a)ウェハーの周縁を巡るステップが形成されるように、ウェハーのルーティングを行うが、ステップ上のウェハーの平均厚さは、ウェハーの残りの部分の平均厚さ未満である;
(b)ステップ上に、原子種が注入されるのを防止するように保護層を形成する;
(c)原子種を、ルーティングがなされたウェハーの面を通して注入し、その内部に弱い埋込みゾーンが形成されるようにする。
これらの段階は、ステップの高さが注入高さよりも大きくなるように実施されることが有利である。
したがって、ウェハーの周縁ゾーンは、受容基板がウェハーの注入面に結合され、次いで注入ゾーン内の結合が破断されるとき、引き続き行われる離脱の品質を損なわない。
さらに保護層の存在は、ウェハーの周縁部分が、段階(c)の間に原子種の注入に対して保護されることを保証し、したがって、引き続き行われる再生がより容易になり、かつ/または引き続き行われる離脱作業の品質が改善される。
図3Aから3Fは、初期ウェハー30から被膜をリフトオフするための、本発明による方法の様々な段階を示す。
ウェハー30は主に、有利な場合には半導体材料などの1種または複数の結晶質材料からなる。
ウェハー30は、バルク材料で作製され、または一続きの層からなる複合構造である。
第1の実施形態によれば、ウェハー30は、面取り周縁ゾーン(上記にて論じられた)を含む。そのようなウェハー30が、典型的には円形を有すると考えると、この面取り周縁ゾーンは、ウェハー30の周縁を巡る環状の形を有する。この第1の実施形態によれば、ウェハー30は真新しいウェハーであり、即ち本発明による離脱がまだ行われていない。
第2の実施形態によれば、ウェハー30は、面取り周縁ゾーンを含み、上記にて論じられかつ図1Aおよび1Bによって例示されたものと一致する少なくとも1つの薄膜離脱作業が施されている。したがって、この第2の実施形態によれば、ウェハー30は、先にリフトオフされた被膜の体積とほぼ同一の中空体積を取り囲む、周縁環14を含む。
本発明の第3の実施形態によれば、ウェハー30は、本発明による離脱作業を事前に受けており、したがって既に、本発明によるルーティングが行われている。したがって初期ウェハー30は、既に周縁ステップを含む。
本発明の第4の実施形態によれば、ウェハー30は、先の作業の間に表面に被膜が移されている、支持基板から形成されたハイブリッド基板からなる。ウェハー30は、例えばSOI(シリコンオンインシュレーター)ウェハーからなり、あるいはSSOI(ストレインドシリコンオンインシュレーター)またはSiGeOI(SiGeオンインシュレーター)ウェハーからなる。この場合、ウェハー30が被膜の移動によって生成されるので、ステップは既に、このウェハーの周縁を巡って存在するが、これは移動作業中の非移動環ゾーンに対応するものである。しかしこの「ステップ」は、十分ではないこともあり、ルーティング作業をこのタイプの基板に実施することも必要である。読者は、このタイプのウェハー30およびこれを製造する方法に関するさらなる詳細について、文献(例えば、特許文献4参照。)を参照することができる。
図3Aを参照すると、ウェハー30のルーティングは、幅lおよび深さhにわたって実施される。
ルーティングは、このように形成されたステップ31が、ウェハー30の前面1に本質的に垂直に位置する垂直壁31aと、任意選択でウェハー30の前面1に平行に位置する水平壁31bとからなり、これらの2つの壁31aおよび31bが互いに交差するような方法で実施される。
ステップ31の幅lは、上記4つの実施形態の1つにおけるウェハー30の周縁ゾーンの幅(即ち、実施形態1による面取り部、実施形態2による環、および実施形態3または4によるステップ)に等しいか、それ以上になるように選択されることが有利である。例えば幅lは、数ミリメートルに等しくてもよい。
ルーティングは、そこから除去される材料の深さhが、引き続き実施される注入深さe(図3Cに例示される)以上になるように実施される。したがってルーティングの深さhは、約1000Åから数百μmの間に及ぶように選択してもよい。このステップの厚さは、当然ながらウェハーの厚さ(数百μm)によって設定される限度内で、典型的にはリフトオフ被膜および再生作業中に除去された材料の厚さ(数μm)の1つまたは複数に対応させるために、除去される厚さ(典型的には1000から2000Å)よりも大きくなければならない。
このように、ウェハー30が本質的に円形である場合、ルーティング後に得られた中空体積は、外形がウェハー30の直径に等しくかつ内径がちょうど前記垂直壁31aにまで延び、高さがhに等しい輪状円筒形である。
このルーティングに用いられる技法は、参照のためにその内容が本明細書に組み込まれる文献(例えば、特許文献1参照。)に記載されているものと、実質的に同じである。これらの技法は特に、ウェハー30の周縁ゾーンの機械加工または化学エッチングを含んでもよい。
図3Bを参照すると、本発明による第2の段階は、引き続き実施される注入の際(図3Cに例示されるように)、ステップ31上に(および特に前記ステップの水平壁31b上、また壁31a上にも)、下にある部分38を保護するのに十分な厚さの材料で保護層36を形成することにある。保護層は、この壁31aに完全に平行ではないイオンビームに曝されないようにするために、垂直壁31b上にも設けられる。そのような「傾斜」注入作業は、ときどき、チャネリングの現象が防止されるように、非晶質保護層なしで結晶質材料を注入する場合にも実施される。
この保護層36は、この機能を実現させることが可能な任意のタイプの材料から生成してもよい。したがって、非晶質相の材料として、酸化ケイ素(SiO)、窒化ケイ素(Si)、PSG(リン酸シリケートガラス)、またはBPSG(ホウケイ酸ガラス)などを選択することができる。したがって保護層の厚さは、注入されるイオンに対して十分な停止力が示されるように、選択された材料に一致する。
この保護層を生成するための概略的方法は、図4Aおよび4Bによって例示され、下記の段階を含む:
ウェハー30上に、保護材料で作製された層36’を形成する段階(図4A);および
ステップ31上に厚さeh3の保護層36のみがその上部に保たれるように、ステップ31上に位置付けられていない層36’の部分を任意選択で除去する段階(図4B)。
図4Aを参照すると、第1の段階は、ウェハー30上に保護材料の層36’を形成することにあり、この層36’は、ウェハー30の前面1上の平均厚さがeh1であり、ステップ31の水平壁31b上の平均厚さがeh2であり、ステップ31の垂直壁31a上の平均厚さがeである。
これらの層は、材料の堆積および/または熱酸化法によって形成してもよい。
層36’を堆積するために用いられる技法は、LPCVD(低圧化学気相成長法)、PECVD(プラズマ増速化学気相成長法)、またはCVD(化学気相成長法)タイプのその他の技法でもよい。
層36’をSiOで作製する場合、この層は、SiO堆積によって堆積させることができ、あるいは、テトラエトキシシラン(TEOS)を用い、任意選択で酸素および/またはオゾンと組み合わせ、ケイ素を含有する表面に付着させて形成することができ、あるいはシランおよびO(HTOとも呼ぶ)を使用して、LPCVDまたはPECVDで形成することができる。
任意選択で、リンなどのドーパントをSiO層36’に付着させてもよく、したがってPSG層36’が形成され、またはホウ素およびリンでもよく、したがってBPSG層36’が形成される。
保護層36’をSiまたはSiで作製する場合、SiClおよびNH(LPCVDで)またはSiHおよびNH(PECVD)を使用して堆積してもよい。
LPCVD技法を使用すると、典型的には、実質的に一定の厚さ(即ちeh1、eh2、およびeがほぼ等しい)を有する層36’が、露出表面全体にわたって形成される。したがって層は、ウェハー30上の前面1、裏面2、およびステップ31上に、実質的に均一に形成されることになる。
PECVD技法を使用すると、典型的には、実質的に一定の厚さを持たない層36’が形成され、その堆積は主に、直接的に露出している面(ステップ31の前面1、裏面2、および水平壁31b)に生じ、側壁(ステップ31の垂直壁31a)上にはより少ない程度で生ずる。
層36’を、ウェハー30の露出面の熱酸化によって形成する場合、これらの面は、ケイ素または別の容易に酸化可能な材料を含まなければならない。酸化は、前面1、裏面2、および側壁上に異なる酸化厚さを有する層36’の形成をもたらすことができ、この酸化速度は、酸化される面上の結晶格子の向きに依存する。
層36’は、最終的には樹脂またはポリマーのコーティングを含んでもよく、あるいはそこから完全に形成してもよい。
したがって、層36’の全体は、熱酸化によって、材料の堆積によって、または酸化とその後に続く材料の堆積によって形成することができる。最後のケースでは、パシベーション層を形成することが可能であるウェハー30との界面の品質を改善する目的で、または、引き続き行われる堆積によって引き起こされるあらゆる汚染を抑制する目的で、または、堆積層の選択的エッチングによる除去中に停止層を形成する目的で、堆積前の薄膜酸化を実際には考えることができる。
いずれにせよ、その保護の役割を達成するには、層36’の形成から最終的に形成されたステップ31上の保護層36の厚さを、意図されるエネルギーおよび線量に合わせた材料へのイオンの侵入よりも大きくしなければならない。厚さがR+5ΔR以上(Rは、注入のガウス分布のピークに関連した深さであり、ΔRは、この分布の標準偏差である−例示として図5を参照されたい)である保護層36は、その保護機能を実現するのに十分であると見なすことができる。これは、そのような厚さが、十分に保護を行う保護層36の形成に十分であることを、出願人が予測しているからである。
堆積される材料を最小限に抑えることが可能であり、したがって層36’の厚さを調節することによって、作業のコストを最小限に抑えることが可能である。
任意選択で、図4Bに例示されるように、ステップ31上には厚さeh3の保護層36のみが保持されるように、前面1上に存在しかつステップ31上には位置していない層36’の部分を、除去するステップを設けてもよい。
したがって、離脱されることになる被膜(前面1上)を露出させ、ステップ31を、後で行われる注入から保護する。
この目的で、また第1の技法を使用して、ウェハー30の前面1を等方的にまたは異方的にエッチングしてもよい。例えば、好ましい技法であるプラズマRIE(反応性イオンエッチング)異方性エッチング技法を使用してもよい。異方性エッチングは特に、層36’を、厚さeh1>1で均一に堆積する場合(例えばLPCVD技法を用いて)に適切である。ステップの幅lは1mm程度であるので(典型的には0.5mmから3mmの間)、eh1を、材料内へのイオン侵入の最大深さよりも実質的に大きくすることが好ましい。引き続き行われる、典型的にはeh1から1.3eh1の間(安全域)の厚さの除去は、ステップ31上の保護層36が保存されることを意味する。
ステップ31上には位置していない層36’の部分を除去するために用いられる技法は、少なくとも部分的に、SiOが、前面1上および任意選択で裏面2上で、下にあるシリコン表面よりも迅速に除去される研磨のような、選択的研磨を含んでもよい。
あるいは、材料の除去を必要としない保護層36を形成するための技法を用いてもよい。したがって例えば、そのような関わりのある材料の性質によって可能である場合には、ウェハー30の単純な酸化によって、(離脱される被膜の)前面1を酸化させることなく、ステップ31を選択的に酸化させることができる。これは例えば、ウェハー30が、Si基板(これ自体が酸化する)上のGe層(酸化せず、またはその酸化物は安定ではない)から形成されたハイブリッド基板からなり、ステップ31がSiで作製され、前面1がGeで作製される場合に事実である。
保護層36の形成:
−薄いSiO層のLPCVD堆積;
−前面1上に存在する保護材料を除去するための、RIEエッチングなどの異方性エッチング。
保護層36の形成:
−任意選択の薄膜熱酸化の後の、SiOまたはSiのPECVD堆積;R+5×ΔR(上記参照)以上の厚さを選択してもよい。したがって、層36’の厚さを調節することにより、堆積される材料の量を、したがって作業のコストを最小限に抑えることが可能である;
−下にある材料上でSiOまたはSi層を選択的に除去するための、少なくとも前面1上のCMP(化学的機械平坦化)研磨。
保護層36の形成:
−ウェハー30の熱酸化;および
−下にある材料上でSiOまたはSi層を選択的に除去するための、少なくとも前面1のCMP研磨。
保護層36の形成:
−PSGまたはBPSG形成を伴う汚染物質からウェハー30が保護されるように、少なくとも厚さが約5から約50ナノメートルの間の薄いSiまたはSiO+Si層を優先的に形成すること;
−PSGまたはBPSGの堆積;
−PSGまたはBPSGの流れが形成されるような、約850℃から約1100℃の間の熱アニーリング。したがってステップ31上の有効厚さeh3は、ステップ上に最初に形成された厚さeh2およびe、前面1上の材料の厚さeh1、アニーリング温度、およびPの濃度、および任意選択でBの濃度に依存して、増加する;
−下にある材料上でSiOまたはSi層を選択的に除去するための、少なくとも前面1のCMP研磨。
全ての場合において、層36’を形成するステップおよび除去するステップは、問題となっている材料に関し、ステップ31上の残りの保護層36の厚さeh3が十分真っ直ぐに繋がって、下にあるウェハー30の周縁ゾーン38に、被膜離脱の調製に使用されるタイプの原子種が注入されるのを防ぐような方法で実施される。
したがって、注入エネルギーが20keVから210keVの間でありかつ原子種(水素および/またはヘリウム)線量が1×1016原子/cmから1×1017原子/cmの場合、厚さeh3が約2ミクロンよりも大きいSiO保護層36は、十分な保護をもたらすことができる。
最後に図3Bを参照すると、ウェハー30は、ステップ31を有する正面部分310と、ルーティングされなかった部分に対応する裏面部分320とを含む。裏面部分320の周縁部分38は、ステップ31の水平壁31aを超えて存在する部分として決定される。
したがって、ウェハー30のこの周縁部分38は、保護層36によって、ウェハー30の前面1を通した原子種のあらゆる注入から保護される。したがって、ウェハー30の下部320は、従来技法の場合とは異なって、イオン注入に起因するいかなる脆弱化からも保護される。
図3Cを参照すると、原子注入ステップは、有利な場合にステップ31の高さh以下であると決定された深さeで、注入ゾーン32が生成されるように、ウェハー30の正面1を通して実施される。
用いられる原子種は、線量が1×1016原子/cmから約1×1017原子/cmであるヘリウムおよび/または水素および/またはその他のタイプのイオン化原子種でよい。
注入エネルギーは、典型的には20keVから210keVの間である。
任意選択で、保護層36を除去する(好ましくは選択的に)作業が実施される。機械的な除去作業では、形成される結合および構造の品質に有害な粒子状汚染が生ずる可能性があるので、エッチングによってこれを除去することが好ましい。例えば、SiO保護層36を選択的にエッチングするために、HFを使用することができる。
次いで離脱される被膜35は、注入ゾーン32によって、かつウェハー30の前面1によって境界が定められる。
したがって注入ゾーン32は、被膜35と下にあるウェハー30の部分との間の結合が他の部分よりも弱い、脆弱なゾーンを構成する。
図3Dは、受容基板40を、ウェハー30のその前面1に結合する段階を示す。
これらの面がより親水性になるように、かつ結合するのにより良好な品質になるように、結合作業の前に、結合される面の片方または両方を調製することが有利である。例えば、RCA清浄化、またはプラズマ活性化、または塩酸をベースにした化学清浄化、化学的機械平坦化、研磨などを実施することが可能になる。
任意選択で、また注入の前に、結合の品質が改善されるように、結合される面の片方または両方の上に結合層を形成する。任意選択で、この結合層またはこれらの結合層は、一旦離脱させた被膜35が受容基板40から電気的に分離されるように、絶縁材料で作製される。したがってSiOまたはSi結合層を使用することができる。
変形例として、ウェハー30上の結合層は、ウェハー30の前面1上に堆積された保護材料36’の少なくとも一部を残すことにより、保護層36中に形成されていてもよい(図4A参照)。
結合強度を増大させるための熱処理は、任意選択で、例えば数時間にわたって約200℃から約350℃の間の温度で結合した後に、実施することができる。
第1の実施形態で、受容基板40は、面積がウェハー30の前面1よりも大きい結合表面を有する。次いで離脱される被膜35は、これが表面に移されることになる受容基板40よりも小さい面積を有する。
第2の実施形態では、受容基板40は、その面積がウェハー30の前面1と実質的に同一である結合表面を有し、したがって受容基板40と離脱される被膜35との組合せには、目に見える周縁ステップがない。このため、特に、結合前に受容基板40に対して適切なルーティング作業を実施すること、または受容基板40よりも僅かに広い開始時ウェハー30を選択すること、および最終的には前面1が受容基板40と実質的に同一である面積を有するような方法で、適切なルーティングを実施することが可能である。この第2の実施形態は、ルーティングによって引き起こされた空きスペースに対して、ルーティング後のウェハー30が受容基板40とは異なるサイズを有していた場合に生成される可能性のある最終生成物上のあらゆる排他ゾーン(非移転ゾーン)を排除し、または最小限に抑えることが可能になるので、好ましいと考えられる。
次いで熱および/または機械エネルギーなどのエネルギーの供給により、注入ゾーン32における結合が破壊され、したがって、被膜35をウェハー30から受容基板40上に移すことが可能になり、したがって、図3Eに示される構造50が生成される。
リフトオフされた被膜35が半導体材料で作製される場合、および絶縁材料で作製された結合層がウェハー30と受容基板40との間に設けられる場合、得られる構造50は、セミコンダクターオンインシュレーター構造である。
次いで被膜35の切り離された面からあらゆる粗さを無くすために、またこの面を高品質にするために、任意選択の仕上げ段階を設けてもよい。
図3Fを参照すると、離脱後のウェハー30’は、被膜35から切断された前面部分310’を含み、完全に保存された裏面部分320は、ステップ31上の保護層36の存在のおかげである。
次いで保護層36は、まだ行われていない場合には、例えばエッチングによって、任意選択で選択的エッチングによって、おそらくは除去してもよい。
次いでこのウェハー30’を、新たな被膜離脱用のドナーウェハーとしてもう一度使用するために、任意選択で再生することができる。
このため前面1’は、別の受容基板との良好な結合を確実にするのに十分な品質の結合表面になるように、処理することが有利である。
この処理で化学種を使用する場合、保護層36は、ウェハー30の裏面部分320、特にステップ31(垂直壁31aおよび水平壁31b)をあらゆる化学的侵襲から保護するのに役立てることができる。したがって保護層36の材料は、この目的で選択することができる。したがって、まだ行われていない場合には、エッチングの前に保護層36を生成することに注意すべきである。
次いでウェハー30の前面部分310’を、後で行われる被膜離脱を目的として新たに注入された原子種が受容されるように処理された、前面1’上でのエピタキシャル成長を用いることによって、厚くすることができる。このエピタキシーは、任意選択で研磨またはエッチングステップの後に行ってもよい。
したがって、エピタキシーがウェハー30’の前面1’上にのみ生じかつステップ31上には生じないように、非晶質材料で作製された保護層36が選択されていることが好ましい。したがってこの場合、保護層36は、ステップ31をいかなる堆積からも保護する機能を果たす。
第1の実施形態では、次の離脱を調製するための注入は、保護層36が既に形成されている場合、前面1’の処理の直後に実施され、または既に形成されていない場合には、保護層36の形成直後に実施される。
第1の特定の場合には、新しい注入は、ステップ31の高さh’よりも大きい深さに位置付けられる。したがって離脱の後、この場合には無傷のままであるウェハー30の裏面部分320以外、従来の技術から知られているものと一致した環(特に図1C参照)が再び得られる。
別の特定のケースでは、注入深さがステップ31の高さh’未満であり、次いで離脱は実質的に、図3Bから3Fを参照した本発明による離脱に従う。したがってこの特定の場合、ある深さまで下がってルーティングが行われることになり、したがってウェハー30の裏面部分320を侵害することなく、ウェハー30の前面部分310から2つの被膜をリフトオフする手段がある。
第2の実施形態では、ステップの高さh’が増大するように別のルーティング作業を実施し、その結果、次の原子注入がステップ31の次の高さ以下の深さで生ずるようになる。次いで図3Aから3Fを参照しながら既に記述された離脱のためのウェハー30の作製方法を、この最後の離脱のためのプロセスの残りで利用する。
図6および7は、本発明により保護される周縁ステップ31を有する、同じウェハー30から連続して離脱される被膜の特定の場合を示す。
図6を参照すると、このウェハー30におけるステップ31の高さは、ウェハー30の前面部分310が、各離脱間でルーティングを行う必要なくそこから1つまたは複数の被膜を連続して離脱させるのに十分厚くなるような高さである。
このステップ31の第1の実施形態では、ルーティング作業は、上記内容に従って、適切な深さまでかつ適切な幅全体にわたって実施される。
ウェハー30の切離し面は、各離脱間で簡単に再生される。
この構造は、ドナーウェハー30を依然として保護したままで、いくつかの連続被膜を迅速にかつ簡単に離脱させる可能性をもたらすので、特に効率的である。
さらに保護層6は、ウェハー30の裏面部分320の保護を保証し、特に、通常なら連続原子注入に曝される可能性のある、下にある部分38を、連続原子注入から保護する。したがって、この保護層36が存在しなかったなら、下にある部分38は、被膜が徐々に離脱されるにつれ、粒子が切り離されて前面部分310、リフトオフされた被膜50、および受容基板40を汚染する可能性があるポイントまで、益々脆弱になる可能性がある。
したがって、例えばウェハー30の裏面部分320は、シリコン支持基板と、その後に続く、決定された面上で濃度x(0から1の間)に達するまで厚み全体にわたって徐々に増加するゲルマニウム濃度を有するSiGeで作製された緩衝構造からなるものでもよい。正面部分310は、この場合、例えばエピタキシャル成長させたSi1−xGe材料で作製してもよく、その濃度xは、下にある緩衝層の表面を構成する材料の場合と実質的に同一である。
図6のステップ31の第2の実施形態では、正面部分310が裏面部分320に結合されており、この正面部分310は裏面部分320よりも小さい面積を有し、したがって結合の後、前記ステップ31が現れるが、追加のルーティング作業を実施することは必要不可欠なものではない。この既存のステップ31の高さは、移される被膜の高さのおよそ半分である(例えば1700Åであり、結晶質層が約200Å、結合層が約1500Åである)。したがって前面部分310は、被膜移転技法、例えばSmart−Cut(登録商標)を使用して、初期ドナーウェハーを離脱させることができる。
ステップ31のこの第2の実施形態でも、結合段階は、結合される面の片方または両方の上での、絶縁材料で作製された結合層の形成を含んでよい。次いで生成されたウェハー30は、SiGeOIタイプ(例えば緩和SiGeで作製された前面部分310を結合することによる)のウェハー30などの、セミコンダクターオンインシュレータータイプのものであり、例えば、参照のため本明細書に組み込まれる文献(例えば、特許文献5参照。)に記載されている技法を参照されたい。特にこのウェハー30は、酸化物/酸化物結合によって生成することができ、即ち、例えば厚さが約1500Åの酸化物結合層が、前面部分310上に形成されており(緩和SiGe層)、例えば厚さが約1500Åの酸化物結合層は、裏面部分320上に形成されることになる(例えばバルクSiで作製される)。
裏面部分320上に形成される結合層は、ステップ31の水平面31a上の保護層36としても働くことができる。
任意選択の熱処理の後、移された被膜の結晶品質を改善するつもりで、この前面部分310を、約2ミクロンまで厚くしてもよい。したがってこの堆積の後に、図6に示されるウェハー30が得られる(特定のルーティング作業を実施することなく)。
次いで任意選択で、ステップ31上にシャープな輪郭が生成されるように、横方向の距離(例えば約1mmから約3mmの間)でルーティングを実施してもよい。次いで本発明による保護層36を形成する。
図7は、各離脱間でルーティングを必ずしも行わずに、前面部分310が本発明による離脱によっていくつかの被膜を提供することができるように、ある高さにわたってルーティングが行われたウェハー30を示す。
正面部分310は、第1の材料(34a、34b、34c、34d、34e)の層と、第2の材料(39a、39b、39c、39d、39e)の層を交互に含む複合構造であり、これらの層は最初に、ウェハーの裏面部分320から始まってルーティングの前に、エピタキシーにより形成される。したがって、一連のSiGe層(34a、34b、34c、34d、34e)および一連の弾力的に歪みのある材料Si1−yGe層(39a、39b、39c、39d、39e)(但し、xはyとは異なり、xおよびyはそれぞれ0から1の間である)からなる前面部分310を有することが可能になり、これらの層は、SiGe緩衝層37bおよびバルクSi支持基板37aも含めた裏面部分320からエピタキシャル成長させたものである。
したがって、連続離脱の調製のための連続注入の1つは、Si1−xGe層(34e)内で実施することがき、したがって、下にある歪みSi1−yGe層(39e)によって、受容基板40上に移すことが可能になる。
したがって、Si1−xGe層の一部のみが保存されるように、受容基板およびこれらのリフトオフされた被膜を含む構造を処理することが可能になり、その結果、歪みSi1−xGe/Si1−yGeオンインシュレーター構造が得られる。
代替例として、残りのSi1−xGe全体は、最終的には歪みSi1−yGeオンインシュレーター構造が得られるように除去される。このため、これら2種の材料の間での選択的エッチングを実施してもよい。
残されたウェハー30に関し、離脱表面は、研磨または化学エッチング作業によって、原子種が注入される層34eの少なくとも一部が保存されるように再生することができる。
代替例として、層34eの残り全体を、Si1−xGEとその下のSi1−yGe(層39d)との間で選択的エッチングを実施することによって、除去する。
保護層36は、プレート30の裏面部分320、特にステップ31(垂直壁31aおよび水平壁31b)を、そのような化学的侵襲から保護できることにも留意すべきである。そのような停止層を生成するのに適切な材料を、特に選択することができる。
図7に示される、提案される方法による1つの特定の場合では、歪みSi1−yGe層(層39a、39b、39c、39d、39e)が弾性的に歪んだSiで作製されるように、yは、0に等しくなるように選択される。
より一般的には、本発明は、上述の実施例のみに限定されず、特にウェハー30は、ステップ31上に形成された保護層36によって必ずしも保護されず、ステップ31を注入から保護することが可能な任意のタイプの保護にまで及ぶ。
したがって第1の代替の保護方法では、注入中に、ステップ31上にマスクを設けてもよい。したがってこのマスクは、ウェハー30の前面1の下にある脆弱ゾーン32を形成しようとするイオンのみ通過するように、またイオンがステップ31に到達するのを防ぐように設計することができる。このマスクは、インプランターと同一レベルに、またはウェハー30と同一レベルに、または中間レベルに位置付けることができる。
ステップ31を保護する第2の代替方法では、また、イオンビームで所定経路に沿って1つまたは複数のウェハー30を走査させる注入システムを使用するという文脈では、この所定経路は、イオンが各ウェハー30の前面1のみに到達するように、かつステップ31には到達しないように決定される。したがって、イオンビームおよび/またはウェハー30用の移動支持体を制御するのに適切な手段は、各ウェハー30上のイオンの経路を予め画定する。したがって走査は、例えばオートメーションコンピュータプログラムを使用して経路を予め決定することにより、自動的に制御することができる。
したがって当然ながら、当業者なら、本発明がSiGeおよび歪みSiの場合に限定されず、任意の結晶質または非結晶質材料に利用することができ、本発明による離脱または原子注入を実施することができることが理解されよう。特に結晶質材料は、第II、VI族、または第III、V族の合金、および/またはドープ材料、および/または濃度が約5%から約50%に及ぶ炭素を含む材料に属するものを選択することができる。
被膜をリフトオフするための、第1の既知の方法の、様々な段階を示す図である。 被膜をリフトオフするための、第1の既知の方法の、様々な段階を示す図である。 被膜をリフトオフするための、第1の既知の方法の、様々な段階を示す図である。 被膜をリフトオフする第2の既知の方法の、様々な段階を示す図である。 被膜をリフトオフする第2の既知の方法の、様々な段階を示す図である。 被膜をリフトオフする第2の既知の方法の、様々な段階を示す図である。 本発明による被膜のリフトオフ方法の、様々な段階を示す図である。 本発明による被膜のリフトオフ方法の、様々な段階を示す図である。 本発明による被膜のリフトオフ方法の、様々な段階を示す図である。 本発明による被膜のリフトオフ方法の、様々な段階を示す図である。 本発明による被膜のリフトオフ方法の、様々な段階を示す図である。 本発明による被膜のリフトオフ方法の、様々な段階を示す図である。 本発明による保護層の形成における2段階を示す図である。 本発明による保護素の形成における2段階を示す図である。 注入材料の厚さ全体にわたる、注入エネルギーの分布を示すグラフである。 本発明による、いくつかの連続被膜離脱作業を受けることができる、第1のウェハーを示す図である。 本発明による、いくつかの連続被膜離脱作業を受けることができる、第2のウェハーを示す図である。

Claims (38)

  1. 初期ウェハーから開始して、電子工学、光学、またはオプトロニクスでの利用を目的とした被膜(35)の生成方法であって、下記の段階、即ち
    (a)前記ウェハーの周縁を巡る、決定された高さ(h)のステップ(31)を形成する段階であって、前記ステップでの前記ウェハーの平均厚さが、前記ウェハーの残りの平均厚さ未満である、ステップを形成する段階と、
    (c)決定された注入深さで注入ゾーン(32)が形成されるように、前記初期ウェハーの面の1つを通して原子種を注入する段階と
    を含み、
    前記方法は、段階(a)と(c)の間に、前記ステップを有する前記ウェハーの面からの原子種の注入に対する保護層(36)を前記ステップ(31)上に形成する段階(b)を含み、前記保護層(36)の厚さは、段階(c)で使用されるエネルギーおよび線量に合わせた材料内へのイオンの侵入の最大深さよりも大きく、段階(c)の注入が、前記ステップ(31)を有する前記ウェハーの前記面を通して行われ、前記被膜(35)は、その片側が、前記ウェハーの注入面によって決定され、もう一方の側が、前記注入ゾーン(32)によって決定されることを特徴とする方法。
  2. 段階(a)は、前記初期ウェハーを形成するために、被膜と基板との結合を含み、これらが一旦結合した後は、前記ステップが前記被膜と前記基板との間の面積の差によって少なくとも部分的に決定されるように、前記被膜が前記基板よりも小さい面積を有することを特徴とする請求項1に記載の被膜生成方法。
  3. 段階(a)は、前記ステップが形成されるように、前記ウェハーの周縁面から決定された除去深さにまで至る、材料の除去を含むことを特徴とする請求項1または2に記載の被膜生成方法。
  4. 段階(a)は、前記ステップの厚化をさらに含むことを特徴とする請求項1〜3のいずれかに記載の被膜形成方法。
  5. 注入深さは、前記ステップの高さ以下であることを特徴とする請求項1〜4のいずれかに記載の被膜生成方法。
  6. 前記ウェハーは、被膜離脱作業に事前にかけられており、したがって前記ウェハーは、周縁ゾーンに環を有し、段階(a)は、この環の事前の除去を含むことを特徴とする前記請求項1〜5のいずれかに記載の被膜生成方法。
  7. 前記ステップの高さは、約1ミクロン以上になるように選択されることを特徴とする請求項1〜6のいずれかに記載の被膜生成方法。
  8. 前記保護層は、前記ステップ上に位置付けられていない前記ウェハー部分上に、段階(b)中に形成されることを特徴とする請求項1〜7のいずれかに記載の被膜生成方法。
  9. 段階(b)は、形成された前記保護層の厚さが、平均して、前記注入のガウス分布のピークに関連付けられた前記注入深さと、この分布の標準偏差の約5倍に相当する深さとの合計に実質的に等しく、またはそれよりも大きくなるように実施されることを特徴とする請求項1〜8のいずれかに記載の被膜生成方法。
  10. 前記保護層は、前記ステップ(31)上に位置付けられていない前記ウェハー部分上に、段階(b)中に形成されていて、前記ステップ上に位置付けられていない前記保護層部分を除去する作業をさらに含むことを特徴とする請求項1〜のいずれかに記載の被膜生成方法。
  11. この除去段階は、異方性エッチングによって実施されることを特徴とする請求項1に記載の被膜生成方法。
  12. 前記除去は、前記ウェハーを研磨することによって実施されることを特徴とする請求項1に記載の被膜生成方法。
  13. 段階(c)の後に、前記保護層を除去するステップをさらに含むことを特徴とする請求項から1のいずれかに記載の被膜生成方法。
  14. 段階(b)は、前記保護層が非晶質材料で作製された層になるように実施されることを特徴とする請求項1〜1のいずれかに記載の被膜生成方法。
  15. 前記保護層は、酸化ケイ素、窒化ケイ素、PSG、またはBPSGを含むことを特徴とする請求項1〜4のいずれかに記載の被膜生成方法。
  16. 段階(c)は、前記注入ゾーンが脆弱ゾーンになるように実施され、下記の段階、即ち:
    −受容基板を前記ウェハーの注入面に結合する段階;次いで
    −前記脆弱ゾーン内で前記ウェハーから前記被膜が切り離されるように、エネルギーを供給する段階
    をさらに含むことを特徴とする請求項1〜1のいずれかに記載の被膜生成方法。
  17. 前記受容基板は、前記ウェハーと実質的に同一の結合面を有するように、結合前に、段階(a)の場合と同様の材料離脱も受けていることを特徴とする請求項1に記載の被膜生成方法。
  18. 切離しの後に、段階(b)から(c)を再び実施することを特徴とする請求項1または1に記載の被膜生成方法。
  19. 前記初期ステップの高さおよび前記注入深さは、前記被膜の切離し後に、前記ステップの平均高さ以下の第2の注入深さで、切離し面を通して原子種を注入することにより、第2の被膜を形成する手段があるように選択されることを特徴とする請求項1または1に記載の被膜生成方法。
  20. 下記の連続する段階、即ち:
    −切離し面の下に新しい層を画定する脆弱ゾーンが形成されるように、先の被膜が切り離された面を通して原子種を注入する段階と;
    −受容基板を前記ウェハーの注入面に結合する段階と;
    −前記脆弱ゾーン内で前記ウェハーから前記被膜が切り離されるように、エネルギーを供給する段階と
    を、1回または複数回さらに含むことを特徴とする請求項1または1に記載の被膜生成方法。
  21. 前記初期ステップ高さおよび連続する注入深さは、連続的に切り離された被膜の最後から切り離した後に、前記ステップと同一高さである得られた前記ウェハーの平均厚さが、最後の切離し面と同一高さである得られた前記ウェハーの平均厚さ以下になるように選択されることを特徴とする請求項2に記載の被膜生成方法。
  22. 前記初期ステップ高さおよび連続する注入深さは、連続的に切り離された被膜の最後から切り離した後に、前記ステップの平均高さ以下の深さで切離し面を通して原子種を注入することにより、別の層を形成する手段を有するように選択されることを特徴とする請求項2に記載の被膜生成方法。
  23. 清浄化および/または化学エッチング作業は、被膜の切離し後に、切離し面の品質が、ウェハーからの別の被膜離脱のための受容基板に対してさらなる結合作業を実施するのに十分であるように実施されることを特徴とする請求項2から2のいずれかに記載の被膜生成方法。
  24. 段階(b)で形成された前記保護層は、清浄化および/または化学エッチング作業中に使用される化学薬品から前記ステップを保護することも可能であることを特徴とする請求項2に記載の被膜生成方法。
  25. 前記保護層を形成した後に、次の注入ステップの前に前記ウェハーの前面(1’)にエピタキシャル層を成長させることを特徴とする請求項2に記載の被膜生成方法。
  26. 前記ウェハーは、基板上にSi1−xGe層を含み、但しxは0から1の間であり、各被膜はこのSi1−xGe層から離脱されることを特徴とする請求項1から2のいずれかに記載の被膜生成方法。
  27. 前記ウェハーは、基板上に、Si1−xGe層を含み次いで弾性的に歪みのあるSi1−yGe層を含み、但しxおよびyは0から1の間であり、yは実質的にxとは異なり、前記注入はSi1−xGe層で行われることを特徴とする請求項1から2のいずれかに記載の被膜生成方法。
  28. 前記ウェハーは、支持基板上に複合構造を含み、複合構造は、Si1−xGe層と弾性的に歪みのあるSi1−yGe層とが交互に配されて形成され、但しxおよびyは0から1の間であり、yは、実質的にxとは異なり、各注入は、Si1−xGe層で行われることを特徴とする請求項2から2のいずれかに記載の被膜生成方法。
  29. 少なくとも1つの選択的エッチング作業は、前記Si1−xGe層の残りの部分が少なくとも除去されるように、離脱後に実施されることを特徴とする請求項28に記載の被膜生成方法。
  30. 前面(1)および裏面(2)を含み、ウェハーの周縁を巡るステップ(31)を有する正面部分(310)とルーティングされない裏面部分(320)が形成されるように、ウェハーの残りの部分よりも小さい平均厚さを有する周縁ゾーンを含む、電子工学、光学、またはオプトロニクスでの利用を目的とする被膜(35)を提供するためのウェハー(30)であって、前記ステップ(31)が、前記前面(1)に本質的に垂直に位置する垂直壁(31a)と前記前面(1)に並行に位置する水平壁(31b)とからなり、これらの2つの壁(31a、31b)が互いに交差していて、前記ステップ(31)の高さ(h)は約1ミクロン以上であり、前記ウェハー(30)が前記ステップ(31)の高さ(h)以下である前面(1)からの深さ(e)で前面部分(310)内に位置する埋込み注入ゾーン(32)を含み、前記被膜(35)は、前記前面(1)と前記埋込み注入ゾーン(32)との間に延在しており、前記ステップ(31)、前記前面(1)からの原子種の注入に対する保護層(36)で被覆されており、前記保護層(36)の厚さが前記被膜(35)の1つよりも厚いことを特徴とするウェハー。
  31. 前記保護層(36)は、非晶質材料で作製されることを特徴とする請求項3に記載のウェハー。
  32. 前記保護層(36)は、酸化ケイ素、窒化ケイ素、PSG、またはBPSGを含むことを特徴とする請求項3または3に記載のウェハー。
  33. 前記ウェハーは、バルク結晶質材料で作製されることを特徴とする請求項3〜3のいずれかに記載のウェハー。
  34. 前記ウェハーは、主に結晶質材料からなる複合構造であることを特徴とする請求項3から3のいずれかに記載のウェハー。
  35. 前記ウェハーは、支持基板、緩衝構造、およびSmart−Cut(登録商標)によって被膜をそこから切り離すことができるように十分厚い上層を含むことを特徴とする請求項30から34のいずれかに記載のウェハー。
  36. 前記上層は、Si1−xGe層を含むことを特徴とする請求項3に記載のウェハー。
  37. 前記上層は、任意選択でSi1−xGeおよびSi1−yGeを含み、但しxはyとは異なり、xおよびyはそれぞれ0と1の間であることを特徴とする請求項3に記載のウェハー。
  38. 前記ステップ(31)の高さは、前記上層の厚さ以上であることを特徴とする請求項3〜3のいずれかに記載のウェハー。
JP2008520025A 2005-07-08 2006-07-06 被膜の生成方法 Active JP4943426B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0507300 2005-07-08
FR0507300A FR2888400B1 (fr) 2005-07-08 2005-07-08 Procede de prelevement de couche
US11/221,045 2005-09-06
US11/221,045 US7572714B2 (en) 2005-07-08 2005-09-06 Film taking-off method
PCT/IB2006/003071 WO2007017763A2 (en) 2005-07-08 2006-07-06 Method of production of a film

Publications (2)

Publication Number Publication Date
JP2009500839A JP2009500839A (ja) 2009-01-08
JP4943426B2 true JP4943426B2 (ja) 2012-05-30

Family

ID=36127344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008520025A Active JP4943426B2 (ja) 2005-07-08 2006-07-06 被膜の生成方法

Country Status (6)

Country Link
US (1) US7572714B2 (ja)
JP (1) JP4943426B2 (ja)
CN (1) CN101213651A (ja)
AT (1) ATE528793T1 (ja)
FR (1) FR2888400B1 (ja)
TW (1) TWI311776B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
KR100731055B1 (ko) * 2005-11-08 2007-06-22 동부일렉트로닉스 주식회사 반도체소자의 제조방법
FR2893446B1 (fr) * 2005-11-16 2008-02-15 Soitec Silicon Insulator Techn TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
EP2015354A1 (en) 2007-07-11 2009-01-14 S.O.I.Tec Silicon on Insulator Technologies Method for recycling a substrate, laminated wafer fabricating method and suitable recycled donor substrate
WO2009007003A1 (en) * 2007-07-11 2009-01-15 S.O.I. Tec Silicon On Insulator Technologies Method for recycling a substrate, laminated water fabricating method and suitable recycled donor substrate
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8633090B2 (en) * 2009-07-10 2014-01-21 Shanghai Simgui Technology Co., Ltd. Method for forming substrate with buried insulating layer
FR2953988B1 (fr) * 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
WO2014089437A1 (en) * 2012-12-07 2014-06-12 Graphene Frontiers, Llc Method and apparatus for transfer of films among substrates
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
TWI665718B (zh) * 2018-04-03 2019-07-11 環球晶圓股份有限公司 磊晶基板
JP7164777B2 (ja) * 2018-11-13 2022-11-02 東京エレクトロン株式会社 ウェハ上の欠陥、金属粒子汚染及び膜成長を抑制するシステム及び方法
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
CN111834200A (zh) * 2020-09-16 2020-10-27 南京晶驱集成电路有限公司 一种半导体结构及其制造方法
FR3135819B1 (fr) * 2022-05-18 2024-04-26 Commissariat Energie Atomique Procédé de transfert d'une couche depuis un substrat source vers un substrat destination

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3410524A1 (de) 1984-03-22 1985-10-03 Vdo Schindling Druckschalter
CA2246087A1 (en) * 1998-08-28 2000-02-28 Northern Telecom Limited Method of cleaving a semiconductor wafer
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2002075917A (ja) 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
JP2002313757A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
JP2002353081A (ja) 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び分離方法
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
FR2842349B1 (fr) 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US7018910B2 (en) 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
FR2842651B1 (fr) * 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
JP4147578B2 (ja) * 2002-07-30 2008-09-10 信越半導体株式会社 Soiウエーハの製造方法
WO2004021420A2 (en) * 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
FR2852445B1 (fr) 2003-03-14 2005-05-20 Soitec Silicon On Insulator Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
JP4415588B2 (ja) * 2003-08-28 2010-02-17 株式会社Sumco 剥離ウェーハの再生処理方法
US6831350B1 (en) * 2003-10-02 2004-12-14 Freescale Semiconductor, Inc. Semiconductor structure with different lattice constant materials and method for forming the same
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
DE10355728B4 (de) * 2003-11-28 2006-04-13 X-Fab Semiconductor Foundries Ag Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
JP4714423B2 (ja) * 2004-01-06 2011-06-29 Okiセミコンダクタ株式会社 半導体ウエハとその製造方法
CN1922732B (zh) * 2004-02-25 2010-06-09 S.O.I.Tec绝缘体上硅技术公司 光电检测装置

Also Published As

Publication number Publication date
ATE528793T1 (de) 2011-10-15
FR2888400A1 (fr) 2007-01-12
TW200721263A (en) 2007-06-01
CN101213651A (zh) 2008-07-02
FR2888400B1 (fr) 2007-10-19
JP2009500839A (ja) 2009-01-08
TWI311776B (en) 2009-07-01
US20070023867A1 (en) 2007-02-01
US7572714B2 (en) 2009-08-11

Similar Documents

Publication Publication Date Title
JP4943426B2 (ja) 被膜の生成方法
US5877070A (en) Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) Method for the transfer of thin layers monocrystalline material onto a desirable substrate
JP5412289B2 (ja) 注入によってGaN薄層を調製および出発基板を再利用するための方法
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP4489671B2 (ja) 複合材料ウェーハの製造方法
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
JP5025957B2 (ja) 欠陥クラスタを有する基板内に形成された薄い層を転写する方法
US20060073674A1 (en) Strained gettering layers for semiconductor processes
JP5099859B2 (ja) 基板の再利用方法、積層化ウェーハの作製方法、及び適切な再利用を施したドナー基板
CN1708843B (zh) 在共注入后在中等温度下分离薄膜的方法
KR101015158B1 (ko) 필름의 제조 방법
US7776714B2 (en) Method for production of a very thin layer with thinning by means of induced self-support
JP2011515838A (ja) セミコンダクタオンインシュレータ型基板を製作する方法
JP5113182B2 (ja) 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法
EP1599896B1 (en) Preventive treatment process for the ring of a multilayer wafer
JP5722038B2 (ja) 基板とその一方の面上に堆積させた層とを含む構造体の製造方法
US8013417B2 (en) Low cost substrates and method of forming such substrates
EP2040285A1 (en) Method for fabricating a mixed orientation substrate
JP2024510756A (ja) キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法
KR20070019697A (ko) 반도체 층의 열처리 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120229

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4943426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250