JP2010114456A - 剥離可能な基板または剥離可能な構造、およびそれらの製造方法 - Google Patents
剥離可能な基板または剥離可能な構造、およびそれらの製造方法 Download PDFInfo
- Publication number
- JP2010114456A JP2010114456A JP2009297080A JP2009297080A JP2010114456A JP 2010114456 A JP2010114456 A JP 2010114456A JP 2009297080 A JP2009297080 A JP 2009297080A JP 2009297080 A JP2009297080 A JP 2009297080A JP 2010114456 A JP2010114456 A JP 2010114456A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- region
- interface
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 206
- 238000004519 manufacturing process Methods 0.000 title description 42
- 238000000034 method Methods 0.000 claims abstract description 126
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 58
- 238000000926 separation method Methods 0.000 claims description 46
- 238000005530 etching Methods 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 32
- 239000000126 substance Substances 0.000 claims description 31
- 238000005498 polishing Methods 0.000 claims description 30
- 238000011282 treatment Methods 0.000 claims description 28
- 239000012634 fragment Substances 0.000 claims description 24
- 230000010070 molecular adhesion Effects 0.000 claims description 22
- 238000005520 cutting process Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 20
- 239000000853 adhesive Substances 0.000 claims description 14
- 230000001070 adhesive effect Effects 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000004377 microelectronic Methods 0.000 claims description 10
- 239000002253 acid Substances 0.000 claims description 8
- 238000005304 joining Methods 0.000 claims description 8
- 230000002829 reductive effect Effects 0.000 claims description 7
- 238000007788 roughening Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 235
- 239000000463 material Substances 0.000 description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 34
- 229910004298 SiO 2 Inorganic materials 0.000 description 29
- 238000012546 transfer Methods 0.000 description 24
- 235000012431 wafers Nutrition 0.000 description 22
- 238000005516 engineering process Methods 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 19
- 238000003486 chemical etching Methods 0.000 description 17
- 230000012010 growth Effects 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 16
- 238000000137 annealing Methods 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 14
- 230000032798 delamination Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 11
- 238000004026 adhesive bonding Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 239000002344 surface layer Substances 0.000 description 7
- 230000003313 weakening effect Effects 0.000 description 7
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 230000009471 action Effects 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 230000005693 optoelectronics Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 4
- 238000007373 indentation Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910003465 moissanite Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910017214 AsGa Inorganic materials 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 239000002313 adhesive film Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005868 electrolysis reaction Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000003698 laser cutting Methods 0.000 description 3
- 239000000696 magnetic material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000006392 deoxygenation reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 2
- -1 embedded defects Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000031070 response to heat Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052950 sphalerite Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
Abstract
【課題】薄層の形成に使用される層と基板との間の界面を形成する工程を含む薄層形成方法を提供する。
【解決手段】第1のレベルの機械的強度を有する少なくとも1つの第1の領域(Z1)と、前記第1の領域よりも実質的に低いレベルの機械的強度を有する第2の領域(Z2)とが提供されるように前記界面が形成され、前記第1の領域は前記第2の領域内に含まれることを特徴とする。前記界面は、異なる方法で処理された表面を、前記領域に異なる方法で埋め込まれ脆化する層、または中間多孔質層によって接合させることによって形成することができる。
【選択図】なし
【解決手段】第1のレベルの機械的強度を有する少なくとも1つの第1の領域(Z1)と、前記第1の領域よりも実質的に低いレベルの機械的強度を有する第2の領域(Z2)とが提供されるように前記界面が形成され、前記第1の領域は前記第2の領域内に含まれることを特徴とする。前記界面は、異なる方法で処理された表面を、前記領域に異なる方法で埋め込まれ脆化する層、または中間多孔質層によって接合させることによって形成することができる。
【選択図】なし
Description
本発明は、基板上の薄層からの構成要素の製造と、この薄層/基板アセンブリの製造と関する。この基板は、初期基板または中間基板であってよく、剥離可能となることができ、すなわち薄層からの分離に適合させることができる。
構成要素の製造に使用される支持体とは異なる支持体上に構成要素が集積される必要性が高まってきている。
例えば、プラスチック材料基板上または可撓性基板上の構成要素を挙げることができる。構成要素とは、完全または部分的に「処理される」、すなわち完全または部分的に製造されるあらゆるマイクロエレクトロニクス、オプトエレクトロニクス、またはセンサ(例えば、化学的、機械的、熱的、生物学的、または生化学的なセンサ)のデバイスを意味する。
可撓性支持体上に構成要素を集積するために、層を転写する方法を使用することができる。
本来製造に不適当である支持体上に構成要素または層を集積するための好適な解決方法を層転写技術が提供しうる用途の他の例は多数存在する。同様の考え方で、層転写技術は、構成要素を有する場合も有さない場合もある薄層を、例えば後に分離または除去することによって、最初の基板から分離する必要がある場合にも非常に有用である。さらに同様の考え方で、薄層を剥離してこれを別の支持体に転写する方法は、他の方法では不可能となる構造を設計するために有用な自由度を技術者に提供する。薄膜のサンプリングおよび剥離は、通常の状況とは異なりコンデンサが最初に形成され、続いて別のシリコン基板上に転写されてから、新しい基板上に回路の残りの部分が製造されるダイナミック・ランダム・アクセス・メモリ(DRAM)の埋め込みコンデンサなどの埋め込み構造の形成に使用することができる。別の例はダブルゲート構造と呼ばれるトランジスタ構造の製造に関する。CMOSトランジスタの第1のゲートは従来技術を使用して基板上に形成され、続いてこれが剥離されて第2の基板に転写されて第2のゲートが形成されてトランジスタが完成し、これによって構造内に第1のゲートが埋め込まれた状態で残留する(たとえば、K.スズキ(Suzuki)、T.タナカ(Tanaka)、Y.トサカ(Tosaka)、H.ホリエ(Horie)およびT.スギイ(Sugii)、「高速かつ低出力のn+−p+ダブルゲートSOICMOS」(High−speed and Low−Power n+−p+ Double−Gate SOI CMOS)、IEICE Trans.Electron.、vol.E78−C、1995、360〜367ページを参照されたい)。
たとえば、W.Sウォン(Wong)ら、Journal of Electronic MATERIALS、1409ページ、第28巻、第12号、1999、およびI.ポレンティエ(Pollentier)ら、1056ページ、SPIE Vol.1361 新規オプトエレクトロニクスデバイス用途の物理的概念I(Physical Concepts of Materials for Novel Opto−electronic Device Applications I)(1990)の文献に報告されているように、最初の基板から薄層を分離する必要性は発光ダイオード(LED)の分野で遭遇している。ここでの目的の1つは、放出光の抽出制御を向上させることである。別の目的は、この特定の例において、電気絶縁性であるため裏面への電気的接触の形成が妨害されるという理由でエピタキシャルスタックの製造に使用されるサファイア基板は後にかさ高くなるという事実と関連がある。材料の成長相に好都合となるので、後でサファイア基板を除去することができるようにすることが望ましいと思われる。
同様の状況は、例えば電気通信およびマイクロ波に関する用途の分野でも遭遇する。この状況では、通常少なくとも数kΩ・cmの高い抵抗率を有する支持体上に構成要素が最後に集積されることが好ましい。しかし、高抵抗率の基板は、通常使用される標準的な基板と同じコストおよび同じ品質で使用できるとは限らない。シリコンの場合、標準的な抵抗率の200mmおよび300mmのシリコンウエハが利用できるが、1kΩ・cmを超える抵抗率の場合、200mmサイズでの提供は非常にわずかであり300mmサイズは全く存在しない。解決法の1つは、標準的な基板上に構成要素を形成した後、最終工程中に構成要素を有する薄層をガラス、石英、サファイヤなどの絶縁性基板に転写することである。
技術的な観点から、これらの転写作業の大きな利点は、構成要素が形成される層の性質と最終的な支持体層の性質との間の関係が重要ではなくなることであり、その結果多くの他の状況で好都合となる。
構成要素の製造に好都合である基板が非常にコストが高いような状況も挙げることができる。たとえば、向上した性能(より高温での使用、最大出力および使用頻度の有意な向上など)が得られるが、シリコンと比較するとコストが非常に高い炭化ケイ素の場合、コストのかかる基板(この場合炭化ケイ素)の薄層を安価な基板(この場合シリコン)に転写し、コストのかかる基板は回収し、場合によっては再生作業の後で再利用すると好都合である。転写作業は、構成要素の製造前、製造中、または製造後に実施することができる。
上記技術は、薄い基板を得ることが最終用途で重要となるすべての分野で好都合となりうることも分かる。特に、基板が薄い場合に熱の排出に関する理由のため、または場合によっては電流が流れる必要があるためのいずれかの場合の電力用途を挙げることができる。可撓性の理由で薄い基板が必要となるスマートカード用途も挙げることができる。これらの用途では、厚いまたは標準的な厚さの基板上に回路が形成され、このような基板は、第1に種々の工程段階における機械抵抗に優れ、第2にある製造装置で使用する場合の規格に適合するという利点を有する。次に、最終的シニングが分離によって実施される。この分離は、別の支持体に転写することによって実施することができる。場合により、特にシニングで目標とされる最終厚さが自立構造を形成するために十分である場合では、別の支持体への転写は不可欠ではない。
ある支持体から別の支持体に層を転写するためには多数の方法を使用することができる。T.ハマグチ(Hamaguchi)ら、Proc.IEDM 1985、688ページによる1985年に開示された技術を例として上げることができる。これらの技術は、ある基板から別の基板にある層を転写することが可能となるので非常に有益であるが、必ず元の基板を消費し(工程中に破壊される)、停止層が存在しなければ薄膜の均一な転写は不可能である(すなわち基板材料中に不均一層が形成される)。
当業者に公知の転写方法では、マイクロエレクトロニクス構成要素の全体または一部を含みうる材料の薄層の転写に使用することも可能である。これらの方法の一部は、1種類以上のガス状物質を導入することによって材料内に埋め込み脆弱層を形成することに基づいている。この主題に関しては、このような方法を開示している米国特許第5、374、564号(または欧州特許第533551号)、米国特許第6、020、252号(または欧州特許第807970号)、仏国特許第2767416号(または欧州特許第1010198号)、仏国特許第2748850号(または欧州特許第902843号)、および仏国特許第2773261号(または欧州特許第963598)を参照されたい。
これらの方法は、薄膜全体を最初の基板から剥離して支持体上に転写する目的で一般に使用される。こうして得られた薄膜は、最初の基板の一部を含む場合もある。これらの薄膜は、電子または光学的構成要素の製造のための活性層として機能しうる。これらは、構成要素の一部または全体を含みうる。
特に、これらの方法は分離後の基板を再利用することが可能であり、各サイクルで消費される基板は非常にわずかである。これは、移動する厚さは数μm以下であることが多いが、基板の厚さは数百μmであることが多いためである。したがって、特に米国特許第6、020、252号(または欧州特許第807970号)に開示される方法の場合には、機械的応力によって「再実装可能な」(すなわち剥離可能な)基板と同様の基板を得ることができる。この特殊な方法は、最終転写の時点で切断される脆弱埋め込み領域を形成するための打ち込みに基づいている。
「リフトオフ」法に基づく別の方法も最初の支持体の残りの部分から薄層を分離するが、この場合には支持体が必ずしも消費されるわけではない。この種の方法は、種々の支持体にIII族からV族の元素を転写するために非常に広範に使用されている(C.カンペリ(Camperiら)フォトニクス技術におけるIEEE会報(IEEE Transactions on photonics technology)、第3巻、12(1991)、1123を参照されたい)。P.デミースター(Demeester)ら、Semicond.Sci.Technol.8(1993)、1124−1135の論文に説明されているように、通常はエピタキシャル成長工程後に実施される転写は、(それぞれ「後加工」または「前加工」による)構成要素の形成前または後に実施することができる。
局所的に分離を行うために、基板の残りの部分よりも機械的強度が低い(あらかじめ存在する)埋め込み層を使用する方法の中では、エルトラン(ELTRAN)(登録商標)法を挙げることができる(特開平7−302889号)。この場合、単結晶シリコンを主成分とするスタックは、多孔質領域を形成することによって局所的に脆弱化される。 他の場合にも一般的となりうる(すなわち任意の特定の剥離効果を追求しない場合に形成される)が、別の解決方法は絶縁体上シリコン(SOI)構造の場合に埋め込み酸化物の存在を利用することである。この構造が別の基板に十分強く接合し、この構造に大きな応力が加わる場合、酸化物に優先的に発生する制御できない局所的破損によって、基板全体の規模で切断作用が発生しうる。文献「PHILIPS Journal of Research」、第49巻、第1/2号、1995の53〜55にこの例が示されている。残念ながら、この破損は制御が困難であり、これが生じるためには大きい機械的応力が必要であり、基板が破壊されたり構成要素が損傷したりする危険性はなくならない。
このような埋め込み脆弱層法の利点は、均一性が非常に良好な数十Åから数μmの範囲の厚さの結晶シリコン(またはSiC、InP、AsGa、LiNbO3、LiTaO3など)を主成分とする層を形成するためにこの方法を使用できることである。これを超える厚さも実現可能である。
別の支持体または基板に後で層を転写可能となる剥離可能な構造を製造するためには、欧州特許第0702609 A1号に記載されるように層と基板の間の接合エネルギを制御することが当業者には公知である。
本発明者らは、剥離可能な基板を製造するために、薄層と、後に薄層が剥離される基板とを一時的に互いに組み合わせるための「剥離」表面で存在する接合力の制御を含む方法を使用することも可能であることも発見した。接合が分子接着によって得られるような状況は特に好都合である。分子接合によって得られるアセンブリの分類の中では、これらの接合技術によって得られる絶縁体上シリコン(SOI)基板は特に有用な分類となる。この分類は多数の変形を含んでおり、これらの原理は、書籍「半導体ウエハ接合科学技術」(Semiconductor Wafer Bonding、Science and Technology)、Q.−Y.トン(Tong)およびU.ゴーセル(Gosele)、ワイリー・インターサイエンス・パブリケーションズ(Wiley Interscience Publications)、ジョン・ワイリー・アンド・サンズ(John Wiley & Sons、Inc)に記載されている。ある変形は、接合SOI(BSOI)、または接合およびエッチバックSOI(BESOI)として知られている。分子接着を含む接合以外に、これらの変形は、研磨技術および/または化学エッチング技術によって最初の基板を物理的に除去することに基づいている。層転写技術で部分的に前述した他の変形は、分子接着による接合に加えて、米国特許第5、374、564号(または欧州特許第533551号)および米国特許第6、020、252号(または欧州特許第807970号)(打ち込まれた領域に沿った分離)、または欧州特許第0925888号(多孔質にした埋め込み層に沿って破壊することによる分離)に記載される方法などによって脆弱化された領域に沿って「切削」による分離に基づいている。厳密にはどの技術が使用されても、これらの変形の胸中の特徴は、分子接合を使用することであり、文献で見いだされたほとんどの場合では接触する表面にシリコン(Si)または酸化ケイ素(SiO2)を有する2つの基板の間の分子接合を使用している。その他の材料が使用されていることもある(窒化物、ケイ化物など)。
剥離不可能なSOI構造が得られる場合は、通常1J/m2から2J/m2の高い接合エネルギを得るための表面処理作業が最後に実施されることが意図されており、多くの場合は接合後にアニールも使用される。従来、SiO2/SiO2接合の場合の標準的な製造作業では、構造の接合エネルギは室温で100mJ/m2程度になり、400℃で30分間アニールした後で500mJ/m2となる(マザラ(Maszara)の開発したブレード法で結合エネルギを測定した(マザラ(Maszara)ら、J Appl.Phys.、64(10)、4943ページ、1988)を参照されたい)。この構造を高温(1100℃)でアニールすると、その接合エネルギは一般に2J/m2程度になる(C.マレビル(Maleville)ら、半導体ウエハ接合、科学技術および応用IV(Semiconductor wafer bonding、Science Technology and Application IV)、PV 97−36、46、電気化学学会会報シリーズ(The Electrochemical Society Proceedings Series)、ニュージャージー州ペニントン(Pennington、NJ)(1998))。接合させる表面にプラズマ(例えば酸素プラズマ)に曝露するなどの接合前の他の処理方法も存在し、常にこのようなアニールを必要としなくても同等の接合エネルギを得ることができる(YA、リー(Li)およびR.W.バウアー(Bower)、Jpn.J:Appl.Phys.、第37巻、737ページ、1998)。
上記とは対照的に、本発明者らは剥離可能なSOI構造を意図している。表面の親水性および粗さを調整することによって異なる機械的強度を得られることが分かった。たとえば、O.レイサック(Rayssac)らの論文(第2回マイクロエレクトロニクス材料国際会議、IOMコミュニケーションズ((Proceedings of the 2nd International Conference on Materials for Microelectronics、IOM Communications)、183ページ、1998)に示されるように、フッ化水素酸エッチングは酸化ケイ素層の粗さを増加させる。この論文は、8000ÅエッチングによってRMS粗さが約0.1nmから0.625nmまで増大させる方法を記載している。対面する表面のRMS粗さが0.625nmおよび0.625nmであるSiO2/SiO2接合は、1100℃におけるアニールの後に500mJ/m2程度の最大接合エネルギ値が得られることが確認されている、すなわち前述の標準的な状態よりもはるかに低い値である。本発明者らはこの場合に、粗面化によって、1100℃までの高温でアニールした後でさえも剥離可能な接合界面が得られることを発見した。接合前の粗面化処理と好適な熱アニーリング処理を慎重に組み合わせることによって、剥離可能なSOI基板が、アセンブリ界面における早期の剥離が起こらずに、CMOSトランジスタ製造工程のほとんどの工程(高温、通常は1100℃における特定の熱処理、ならびに窒化物層などの強制的な層の付着工程を含む)に耐えることができ、制御された機械的応力を意図的に加えることによって、接合界面で後に分離可能であることが分かった。
K.スズキ(Suzuki)、T.タナカ(Tanaka)、Y.トサカ(Tosaka)、H.ホリエ(Horie)およびT.スギイ(Sugii)、「高速かつ低出力のn+−p+ダブルゲートSOICMOS」(High−speed and Low−Power n+−p+ Double−Gate SOI CMOS)、IEICE Trans.Electron.、vol.E78−C、1995、360〜367ページ
W.Sウォン(Wong)ら、Journal of Electronic MATERIALS、1409ページ、第28巻、第12号、1999
I.ポレンティエ(Pollentier)ら、1056ページ、SPIE Vol.1361 新規オプトエレクトロニクスデバイス用途の物理的概念I(Physical Concepts of Materials for Novel Opto−electronic Device Applications I)(1990)
T.ハマグチ(Hamaguchi)ら、Proc.IEDM 1985、688ページ
C.カンペリ(Camperiら)フォトニクス技術におけるIEEE会報(IEEE Transactions on photonics technology)、第3巻、12(1991)、1123
P.デミースター(Demeester)ら、Semicond.Sci.Technol.8(1993)、1124−1135
PHILIPS Journal of Research」、第49巻、第1/2号、1995
「半導体ウエハ接合科学技術」(Semiconductor Wafer Bonding、Science and Technology)、Q.−Y.トン(Tong)およびU.ゴーセル(Gosele)、ワイリー・インターサイエンス・パブリケーションズ(Wiley Interscience Publications)、ジョン・ワイリー・アンド・サンズ(John Wiley & Sons、Inc)
マザラ(Maszara)ら、J Appl.Phys.、64(10)、4943ページ、1988
C.マレビル(Maleville)ら、半導体ウエハ接合、科学技術および応用IV(Semiconductor wafer bonding、Science Technology and Application IV)、PV 97−36、46
電気化学学会会報シリーズ(The Electrochemical Society Proceedings Series)、ニュージャージー州ペニントン(Pennington、NJ)(1998)
YA、リー(Li)およびR.W.バウアー(Bower)、Jpn.J:Appl.Phys.、第37巻、737ページ、1998
O.レイサック(Rayssac)ら、第2回マイクロエレクトロニクス材料国際会議、IOMコミュニケーションズ(Proceedings of the 2nd International Conference on Materials for Microelectronics、IOM Communications)、183ページ、1998
(本発明による技術的問題および解決方法)
層間剥離は、多層構造の分野、特にマイクロエレクトロニクス構成要素、センサなどの製造技術分野でよく知られている問題である。これは、構成要素の製造、付着および/またはエピタキシャル成長工程に必要な熱処理、化学処理(フッ化水素エッチングなど)、材料を除去するための機械的および/または物理的作業(研磨など)、ならびに不均一スタックの製造中に発生する機械的応力によって、層縁端部での剥離、または構造の縁端部でのリフトオフが発生することが多いからである。たとえばSOIの場合では、Si表面の脱酸素に使用される多くのフッ化水素処理が、場合によっては埋め込み酸化物の重要なオーバーエッチングを引き起こすことがあり、それによってウエハ縁端部で表面層が脆弱化しうる。
層間剥離は、多層構造の分野、特にマイクロエレクトロニクス構成要素、センサなどの製造技術分野でよく知られている問題である。これは、構成要素の製造、付着および/またはエピタキシャル成長工程に必要な熱処理、化学処理(フッ化水素エッチングなど)、材料を除去するための機械的および/または物理的作業(研磨など)、ならびに不均一スタックの製造中に発生する機械的応力によって、層縁端部での剥離、または構造の縁端部でのリフトオフが発生することが多いからである。たとえばSOIの場合では、Si表面の脱酸素に使用される多くのフッ化水素処理が、場合によっては埋め込み酸化物の重要なオーバーエッチングを引き起こすことがあり、それによってウエハ縁端部で表面層が脆弱化しうる。
中間層または脆弱界面(物質の打ち込み、多孔質領域の形成、接合エネルギの調整などのいずれかによる脆弱化による)を形成することによって剥離可能な基板を製造することに基づく層転写技術(構成要素を有するまたは有さない)では、意図的な分離の前の加工が過酷すぎるとタイミングのずれた層間剥離と関連する問題に直面する。亀裂は、構成要素の全体または一部の製造工程中に縁端部で意図せず発生することがあり、歩留りを低下させうる。遠端部で薄膜が剥離することによって活性薄膜の表面積が減少すること以外に、これらの問題はウエハの粒子上汚染物質の増加を引き起こすことがあり、そのため構成要素の製造の歩留まりが大きく低下し、使用するプラントが汚染される(特に加熱炉)。
本発明の一目的は、所望の時点で容易に分離することと、必要であれば、マイクロエレクトロニクス構成要素、光学的構成要素、または音響的構成要素、あるいはセンサの全体または一部の製造、あるいエピタキシャル成長工程に必要な熱または機械的処理に対して、早期の分離または層間剥離を生じずに耐えられることとを確実に兼ね備える層/基板界面によって前述の欠点を軽減することである。
より一般的には、本発明は、基板上の薄層を含む組み合わせで構成され、制御されたレベルの機械的強度を有する界面または中間層によって前記層が前記基板に連接される。
この目的のため、第1に、薄層と基板との間に界面または中間層を形成する工程を含む薄層の形成方法を提案し、この方法は、第1のレベルの機械的強度を有する第1の領域と、第1のレベルよりも有意に大きな第2のレベルの機械的強度を有する少なくとも1つの第2の領域とを有するように前記界面が形成されることを特徴とする。
言い換えると、本発明は、ある領域の機械的強度が他の領域よりも大きい埋め込み構造(界面または層)を有する構造を形成する方法を提案する。したがって、界面(または中間層)は必要条件に応じて最適化することができ、意図される加工を界面に対して実施することができる。
本明細書全体で、表現「機械的強度」は、「材料の強度」の意味における機械的強度を意味するが、より一般的には、純粋な機械的応力(牽引、曲げ、圧縮、ねじれなど)、熱処理中、または薬品による腐食中、ならびにすべての可能性のある組み合わせのいずれかに対する応答としての、連続または不連続な媒体(層間剥離などが生じうる界面やスタックなど)の破壊または分離に対する感受性を意味しうる。
前述の特定の問題の場合には、早期ではなく正確な時点で層からの基板の剥離が必要な場合、より低い機械的強度を有する第1の領域は、第2の領域内部に含まれる領域である。
ウエハの規模で薄層全体が転写される場合、機械的強度が最大の領域は好ましくはリングであり(円形の基板の場合には環状の輪)、その幅は数百μmから数mmを変動することができ、場合によっては1cm程度となりうる。したがって、このリングは、コアがより低い機械的強度を有する円形、正方形、多角形、またはその他の形状の周辺部となりうる。
薄層部分の高さで分離する状況では(ダイごと、構成要素ごと、またはダイのセットおよびサブセットなど)、前記層の形成は、前記層の少なくとも1つのフラグメントが基板から分離され、前記第2の領域が前記フラグメントのの輪郭にそって延在する工程を含むことが好ましい。したがって、第1の領域はフラグメント化されることができ、機械的強度のより大きな領域で各フラグメントは取り囲まれる。
したがって、薄層と基板との間に形成される界面または中間層は、周辺部よりも中央部分が機械的に弱い。このため、早期の層間剥離の危険性が大きく軽減される。
前記界面または埋め込み層は種々の形態をとりうる。特に、
−接合界面(接着剤を有するまたは有さない、例えば分子接着で接合する)、中間層(酸化物、窒化物)を有するまたは有さない、
−微小空隙層(および/または微小気泡および/または小板)、より一般的には欠陥を有する層、
−基板や層とは異なる性質を有する中間層、例えば多孔質シリコン層、機械的強度や、化学エッチング(化学的および機械的)に対する感受性などに関して差が生じうる、
−選択的化学エッチングが起こるように意図された異なる化学組成の中間層、
のように規定することができる。
−接合界面(接着剤を有するまたは有さない、例えば分子接着で接合する)、中間層(酸化物、窒化物)を有するまたは有さない、
−微小空隙層(および/または微小気泡および/または小板)、より一般的には欠陥を有する層、
−基板や層とは異なる性質を有する中間層、例えば多孔質シリコン層、機械的強度や、化学エッチング(化学的および機械的)に対する感受性などに関して差が生じうる、
−選択的化学エッチングが起こるように意図された異なる化学組成の中間層、
のように規定することができる。
より高いまたはより低い機械的強度で連接する領域の差、またはその他の種類の連接による差は、
−接合界面の場合には、得られる連接エネルギ、たとえば、接合前の異なる処理(粗さ、異なる親水性、化学的な表面連接状態など)および/または特に接合のための接触の後での熱処理の差、
−微小空隙層の場合には、第2の領域における打ち込み量の減少、または第1の領域における優先的な微小割れの成長、
−多孔質層の場合、第1の領域で多孔度がより高くなるような多孔度の調整、
−選択的化学エッチングが起こるように意図された異なる化学組成の中間層の場合、化学エッチングの感受性のあらゆる変動に関して直接影響するドーピングの差、または半導体物質の組成の比率の差などであってもよい化学組成の変動、
によって生じさせることができる。
−接合界面の場合には、得られる連接エネルギ、たとえば、接合前の異なる処理(粗さ、異なる親水性、化学的な表面連接状態など)および/または特に接合のための接触の後での熱処理の差、
−微小空隙層の場合には、第2の領域における打ち込み量の減少、または第1の領域における優先的な微小割れの成長、
−多孔質層の場合、第1の領域で多孔度がより高くなるような多孔度の調整、
−選択的化学エッチングが起こるように意図された異なる化学組成の中間層の場合、化学エッチングの感受性のあらゆる変動に関して直接影響するドーピングの差、または半導体物質の組成の比率の差などであってもよい化学組成の変動、
によって生じさせることができる。
より正確に述べると、本発明の好ましい特徴による2つの領域のみが存在する状況では、次のものの組み合わせが可能である(この場合、第2の領域が第1の領域を取り囲む)。
・界面を形成する工程の後、前記第2の領域が前記フラグメントの周辺部に沿って存在するように、前記第1の領域と前記第2の領域とを含む層のフラグメントを分離する工程が実施され、続いて、基板と薄層とがリフトオフされる分離作業が行われ、場合によってはこのリフトオフ工程の前に、第1の領域に対して第2の領域を物理的に範囲を画定する工程を行うと好都合となる場合があり、たとえば、部分的または全体的な切削後、全体的または部分的な化学エッチング、全体的または部分的な機械的破壊によって範囲を画定する。
・基板の表面と層の表面との間に界面が形成され、界面を形成する工程は、これらの表面の少なくとも1つを形成する工程と、分子接着接合によって前記表面を他の表面に接合させる接合工程とを含み、界面を形成する工程は、基板および層の表面のそれぞれについて形成する工程を含むことが好ましく好都合である。表面形成工程は、たとえば前記第1の領域の前記表面の親水性が低くなるか粗さが局所的に増加する処理工程を含むことが好ましく、これはたとえば、この第1の領域の方面の局所的酸エッチングによって実施され、より正確に説明すると、少なくとも1つの表面が酸化物層を含み、フッ化水素酸を使用して酸エッチングが実施されるとさらにより好ましく、この第2の領域の表面は、後に除去される保護(例えば窒化物)層によって塩基エッチングから保護される。別の変法では、2つのウエハの少なくとも一方の表面は全体的に粗面化され、続いて接合力をより強くするためにある部分の粗さが増大するように実質的に改質され、この改質には化学研磨処理、機械的処理または化学的機械的処理、またはイオン処理、あるいはドライエッチングが使用される。
・表面を加工し粗さを制御するために、特に表面のうちの1つが酸化物である場合には、フッ化水素酸を使用する部分的酸エッチングを実施することができる。
・界面を形成する工程は、出発基板の埋め込み層を脆弱化させる工程を含み、それによって少なくとも第1の領域が第2の領域よりも弱くなり、前記埋め込み層は、前記層を形成する部分と前記基板を形成する部分との間にある。好ましくは脆弱化させる工程は、少なくとも1種類の元素、好ましくは気体を注入する工程を含み、注入工程は、第1および第2の領域で別々の方法で実施される。
・界面または中間層を形成する工程は、基板の表面層を多孔質にするよう適合させた処理工程を含み、この処理工程は第1の領域と第2の領域で異なる方法で実施され、続いて、前記多孔質層の上部に層が形成される被覆工程が実施される。基材がシリコンである特殊な場合には、この処理工程がフッ化水素酸媒体中の電気分解を含むと好都合である。
・接合する粗面化表面、多孔質材料、埋め込み欠陥、気体、またはその他の微小空隙のいずれが問題になるかによって、界面または連接層の機械的および/または化学的強度は、別の領域と比較してある領域を選択的に強化または選択的に脆弱化するために不均一な熱処理によって調整される。
・界面を形成する工程の後で、層を基板から分離する工程が実施される。界面を形成する工程と、リフトオフ工程との間に、層を第2の基板に接合する接合工程が実施されると好都合である。前記接合工程は好都合には、分子接着接合または接着接合からなり、後者の場合にはUVによって硬化する接着剤、またはポリマー接着剤などが使用される。これらの場合、分離工程は好都合には、酸エッチングおよび/または機械的応力の付与によって実施される。
前記層は、半導体材料(Si、Ge、SiGe、SiC、GaN、および他の同等の窒化物、AsGa、InPなど)、あるいは強誘電材料または圧電材料(LiNbO3、LiNbO3)、あるいは処理済みまたは未処理の磁性材料である。
・分離可能な基板上の薄層は、最初の半導体材料基板のシニングによって得た。
・シニングは、機械加工および/または化学的機械的研磨またはその他の研磨および/または化学エッチングによって実施される。
・分離可能な基板上の薄層は、最初の半導体材料基板を切削することによって得た。
・切削は、埋め込み脆弱層の高さで切削することによって行われる。
・埋め込み脆弱層は打ち込みによって得られ、分離は熱処理および/または機械的処理および/または化学処理によって実施される。
・打ち込まれる物質はガス(水素、ヘリウムなど)である。
製品に関して、本発明は、基板上に層を含むアセンブリを提案し、少なくとも第1の選択された領域が第1のレベルの機械的強度を有し、第2の選択された領域が第1のレベルよりも有意に高いレベルの機械的強度を有する界面によって前記層が前記基板と連接され、第2の領域は第1の領域を取り囲む。
好ましい特徴によると、以下のものの組み合わせが可能である。
・フラグメントは、前記第2の領域が前記フラグメントの周囲部に沿って延在するように、前記第1の領域と前記第2の領域とを有する前記層中で完全または部分的に範囲が画定される(切削、エッチングなどによって)。
・界面は、基板の表面と層の表面との間に形成され、分子接着によって接合される。界面の少なくとも1つの表面は、前記第2の領域の方が第1の領域よりも粗さが低い。
・界面は、最初の基板の埋め込み層によって形成され、第1の領域は第2の領域よりも脆弱化される。
・界面は、前記層と前記基板との間の多孔質層によって形成され、前記層は前記第1および第2の領域の間で異なる多孔度を有する。
・前記層は、好都合には分子接着接合、またはUV線によって硬化する接着剤などを使用する接着接合によって第2の基板とさらに接合される。
・接合する粗面化表面、多孔質材料、埋め込み欠陥、気体または非気体の微小空隙のいずれが問題になるかによって、界面または連接層の機械的および/または化学的強度は、別の領域と比較してある領域を選択的に強化または選択的に脆弱化するために、局在かまたは不均一な処理(熱処理、UV曝露処理、レーザー照射処理など)によって選択的に調整される。
・前記層は、「加工」された、またはされていない半導体材料(Si、Ge、SiGe、SiC、GaN、および他の同等の窒化物、AsGa、InPなど)、あるいは強誘電材料または圧電材料(LiNbO3、LiNbO3)、あるいは磁性材料または超伝導材料(YbaCuO、NbNなど)である。
本発明の目的、特徴、および利点は、非限定的な代表例によって提供される以下の説明および添付の図面を参照することによって明らかとなる。
(1−分子接着接合界面)
詳細な説明のために選択された好ましい実施例は、直径200mmなどの円形基板の形態で多くの場合入手可能なシリコンに主として関連している。これらの方法は、非限定的な方法で本発明の範囲から逸脱せずに、特にシリコン以外の材料を特徴とする他の系に容易に移行される。
詳細な説明のために選択された好ましい実施例は、直径200mmなどの円形基板の形態で多くの場合入手可能なシリコンに主として関連している。これらの方法は、非限定的な方法で本発明の範囲から逸脱せずに、特にシリコン以外の材料を特徴とする他の系に容易に移行される。
本発明による一部の実施形態は、全体の高さ、すなわち基板全体の規模で基板のリフトオフを促進する傾向にあるが、他の方法では範囲が画定されたフラグメントでリフトオフされる傾向にある。
前者の場合に製造されるアセンブリが図1および2に概略的に示されており、図2に概略的に示される界面または中間層は、局所的な接合の差が生じる領域を示している。これらの図以外に、特に図3は、本発明により機械的強度が異なる2つの領域を有する界面に関与することを意図した表面の加工の例を示している。より正確に言うと、図に示される例では、その目的は、中央領域の周囲の領域Z2の機械的強度Ec2よりも小さい機械的強度Ec1を有する中央領域Z1を得ることである。
周囲領域Z2の接合エネルギが中央領域Z1よりも高くなるようにするためには、種々の方法を使用することができる。SiO2/SiO2接合およびSi/SiO2接合の例が考慮される。異なる種類の層の場合(Si3N4は別の従来の例であるが、ケイ化物も存在する)、後述の方法から類推して、好適な化学処理(例えばSiの場合のNH4OH/H2O2/H2O(SC1とも呼ばれる)であり、Si3N4の場合にはH3PO4またはHFである)を使用すれば十分である。図4は、基板11と薄層14とが単結晶シリコンであり、2つの中間層12および13はそれぞれ基板11および薄層14に接合される前に形成される例を示している。当然ながら、2つの中間層12または13のうち1つだけ存在すれば十分となりうるし、どちらも存在しない場合(すなわちSi/Si接合の場合)も考慮する必要がある(すなわち2つの特殊な場合が存在する)。中間層12および13が存在しどちらもSiO2である場合、この系をSiO2/SiO2接合と呼ぶ。2つの中間層のうち1つのみが存在しその層がSiO2からなる場合、その系をSi/SiO2接合と呼ぶ。
分子接着接合に関する特定の態様以外に、図4に示されるような構造の形には多数の方法を使用可能であり、そのような方法としては、剥離不可能なSOI基板の製造の場合に前述した方法(半導体ウエハ接合科学技術(Semiconductor Wafer Bonding、Science and Technology)、Q.Y.トン(Tong)およびU.ゴーセル(Gosele)、ワイリー・インターサイエンス・パブリケーションズ(Wiley Interscience Publications)を参照されたい)が挙げられる。以降、層14を活性層と呼び、別にエピタキシャル層などが層14上に付着する特殊な場合を除けばこの層は構成要素を含む層である。本発明ある変形では、化学的および/または機械的な構造のシニングによって薄層が得られる。これらの変形は、接合SOI(BSOI)、ならびに接合およびエッチバックSOI(BESOI)として知られている。分子接着接合に加えて、これらの変形は、研磨技術および/または化学エッチング技術によって最初の基板を物理的に除去することに基づいている。層転写技術で部分的に前述した他の変形は、分子接着接合に加えて、米国特許第5、374、564号(または欧州特許第533551号)および米国特許第6、020、252号(または欧州特許第807970号)に記載される方法のような脆弱化領域に沿った「切削」または分裂による分離、打ち込まれた領域に沿った分離、または欧州特許第0925888号の方法、多孔質となった埋め込み層に沿って破壊することによる分離に基づいている。
SiO2/SiO2(またはさらにSi/SiO2)接合の場合の、分離可能な基板の製造の場合の接合に関する特定の態様に関して、酸化ケイ素SiO2層のリング12および/または13のみの上の窒化ケイ素Si3N4などの保護層を付着させるために最初に一時的マスクを使用することができる。酸化物層は数種類の方法(付着、シリコンの熱酸化)によって形成可能であり、用途に応じて異なる厚さを有することができる。この例では、厚さ1μmの熱酸化物が選択される。たとえば、中央ディスク表面は酸化物のみで形成され、外部リング(通常は)幅が数mm)の表面は別の保護層(例えば窒化物)で覆われた酸化物で形成される構造が得られる。
これに続いて、酸化物表面を粗面化するためのフッ化水素酸エッチングが行われ、この粗面化は除去される酸化物の厚さを増加させるために必要である。それぞれの用途で、特に、層間剥離が起こらないことが必要な構成要素の製造方法(エピタキシャル成長方法)、および最終的な剥離に適合した方法に依存して粗さを最適化させることができる。通常、数百Åから数千Å程度の厚さの酸化物を除去するフッ化水素酸エッチングが最初のよい妥協点となる。1000Å程度の厚さの窒化物は下にある酸化物をフッ化水素酸エッチングから保護し、酸化物層12および/または13の中央領域の粗さを増大させる。窒化物は、熱(>110℃)オルトリン酸(H3PO4)などでエッチングすることによって後に除去される。これは、領域Z1およびZ2の間で異なる親水性を得るための選択的な湿式または乾式洗浄を併用することができる。これによって得られる効果は、中央で標準的な接合よりも弱い接合が得られ、リングの位置で標準的な接合と同じ接合が得られることである。
除去される酸化が厚い場合、特に用途によってそのような厚さ(特に数千Åの範囲、多くの場合5000Åが最初のよい妥協点となる)が必要な場合、局所的に粗さを増大させることが要求されるだけでなく、中央領域(フッ化水素酸でエッチングされている)およびリング(このエッチングからは保護されている)の間にある差が生じることも必要である。リングで非常に高品質の接合が得られ、さらに中央領域で十分な品質の接合が得られるようにするためには、場合によっては差をなくすまたは軽減することが必要となりうる。このためには研磨(例えば化学的機械的研磨)を使用すると適切となりうる。差が存在するため、マイクロエレクトロニクス分野の当業者には公知である平坦化作用によって、本来は均一である研磨によって、出現領域、すなわち本発明のリングの領域が優先的に研磨される。しかし、研磨は、リングに意図的に局在化させることもできる。基板が円形の場合、例えば中央に開口部を有する研磨クロスを使用するとリングを優先的に研磨することができ、それによって、フッ化水素酸エッチングが行われた中央領域の高さまでリングの高さを下げることができる。さらに、研磨によって、従来の分子接着接合(研磨は実施せず)の場合よりも高い接合エネルギが得られることが知られている。したがって、これによって2つの作用が組み合わされ、中央で標準的な接合よりも弱い接合が得られ、リングの位置ではより強い接合が得られる。この組み合わせは、図3に示される別の特殊な例である。リングの高さを中央の高さまで下げる別の方法は、局所的なウェットエッチングまたはドライエッチングである。
この変形では、中間層12および/または13の全体が粗面化され、すなわちリングは保護されないが、接合強度が有意に増加する局所的な処理がリングに実施される。このような処理としては、たとえば、流動効果によって酸化物の表面の粗さを復元および減少させる目的での酸素プラズマや局所的アニーリングの使用や、あるいはアセンブリの凝集性を増加させるための当業者に公知のあらゆる他の処理が挙げられる。これらの処理は、逃げが全く生じないので好都合である。
別の方法は、接合作業後の局所的熱アニール(レーザービーム、不均一加熱炉、ランプによる加熱など)の使用に関する。C.マレビル(Maleville)ら、半導体ウエハ接合、科学技術および応用IV(Semiconductor wafer bonding、Science Technology and Application IV)、PV 97−36、46、電気化学学会会報シリーズ(The Electrochemical Society Proceedings Series)、ニュージャージー州ペニントン(Pennington、NJ)(1998)の報告によると、接合後の100℃のアニール温度差では、接合エネルギを有意に向上することがあり、特に800℃を超える温度範囲で向上が起こりうる。この変法は、少なくとも1つの中間層12または13の粗面化と併用したり、あるいは単独で実施したり(すなわち粗面化工程は全く実施しない)することができる。非常に特殊な例では、本発明を限定するものと見なすわけでは決してないが、SiO2/SiO2接合について1000℃で構造全体のアニールが行われ、リングは選択的に1200℃まで加熱される。別の方法では1000℃の温度でのリング全体のアニールは行わない。この選択的なアニール法では、熱伝導現象と、完全な選択性で局所的に加熱する装置を製造するのが困難であることとが理由で、局所的加熱では入熱勾配が生じうることを理解されたい。この場合、アニール温度は、基板の縁端部で最高となり、基板中央に近づくと低下すると見なすことができる。
分離可能な基板を製造する方法の別の変法は、領域Z1と領域Z2の間の化学的性質の差に基づいている非網羅的な例として、Z1=SiO2とZ2=Si、Z1=Si3N4とZ2=SiO2、Z1=Si3N4とZ2=Siなどの組を挙げることができる。Z1=SiO2とZ2=Siの組のみ本明細書で説明する。
図5に示されるように、幅数mmの保護リング(樹脂、付着PECVDなど)がシリコン基板上に付着され、領域Z2の大きさが画定される。
この構造は次にエッチングが行われ(ウェットまたはドライ、シリコンのエッチングに従来使用されているあらゆる方法で)、それによって保護されていない領域のみがエッチングされる。機械的作用(粉砕、研磨など)も考慮することができ、その場合にはその構造および/または大きさの工具を使用して中央のみが機械加工される。上記の場合では、保護層を付着させる作業はもはや不可欠ではない。使用される方法とは無関係に(保護リングを除去する工程を含む場合がある)、図6に示すように中央にくぼみを有するシリコンウエハが得られる。
これによって、領域Z1(くぼみを有するディスク)および領域Z2(外部リング)の位置が画定される。
くぼみが形成された基板上にCVD法によって酸化物を付着させる。付着した酸化物の層の厚さは、くぼみの深さよりもはるかに大きく、図7に示す構造が得られる。
研磨による平坦化によって、リングと構造中央の高さの差がなくなり、さらにこの種の付着に固有の大きな粗さもなくなる(図8参照)。次にフッ化水素酸エッチングによって図9に示す構造が得られる。この場合、シリコンがリングと面一になる時点でフッ化水素酸エッチングを終了する。これによって、「シリコンリングと中央の粗面化酸化物」の構造が形成され、領域Z1とZ2の間にエネルギ差が生じ、その第1の理由はこれら2つの領域は異なる粗さを有するからであり、第2の理由は材料の性質が異なるからである(異なる分子接着接合特性)。
領域Z1およびZ2の間に必要なエネルギ差に応じて、「シリコンリングおよび中央の非粗面化酸化物」の構造が得られるように上記一連の工程を修正することができる。この目的のために、例えばフッ化水素酸エッチング工程を省略することができ、シリコンリングの研磨によって面一の表面が得られるように先の研磨工程を延長することができる。この場合、領域Z1およびZ2の間のエネルギ差は、材料の性質の差によって実質的に決定される。この場合、この差はより小さくなる。
くぼみおよび酸化物の付着物については基板11上に形成する場合で前述している(図10の構造は接合後に得られる)。ある変法では、薄層14の一面(図12参照)、場合によっては両面(図11参照)でこれらの作業を実施する。
機械的強度に差が生じるうる材料に関する方法は、少数の追加工程を含みうる。たとえば、Z1=Si3N4とZ2=SiO2の組を得ることが目的の場合は、酸化物に加えてSi3N4を付着させる必要があり、従来のマスキング技術(フォトリソグラフィー、機械的方法など)を使用して構造全体を形成するために必要なリングの画定が行われる。この構造は、優れた化学エッチング(例えばフッ化水素酸エッチング)に対して対象となる2種類の材料の間で選択的となるという利点を有し、このため化学エッチングによって容易かつ選択的にリングが除去されるので分離が容易になりうる。
他の構造としては例えば以下のものが可能である。
−図13は図11の変形であり、中央の層は基板中と薄層中とで同じ寸法ではない。
−図14は、基板と薄層との間の界面層が、周囲部分Z2の材料(SiO2)とは異なる材料(Si3N4)の中央部分Z1を有するアセンブリを示しており、これら2つの部分の材料は基板や薄層(この場合Si)とは異なる材料である。
−図15は図10の変形であり、支持体とは異なる材料の複数の領域Z1が存在する。
−図16は図14の変形であり、基板および薄層の材料(この場合Si)とは異なる材料(この場合Si3N4およびSiO2)の複数の領域Z1と複数の領域Z2とが存在する。
図15および16は、図17および18が例示する複数の形状(ダイの高さなどで)に対応しうる。
−図17は、複数の同心の帯Z1またはZ2を有する構造を示している。
−図18は、ある種類の領域(ここではZ1)の配列(行と列で構成される)が別の種類の領域(Z2)全体の中に存在する構造を示している。
分離可能な基板自体の製造以外に、分子接合に基づいた技術を使用して、その使用およびその実施に関するいくつかの手段が存在する。
未処理活性層または処理済み活性層の厚さ(すなわち構成要素のすべてまたは一部を形成するために処理した場合の厚さ)に依存するが、分離可能な基板の利点は、自立層(製造時に分離可能な基板中にすでにその厚さが存在するか、あるいはエピタキシャル成長工程の場合のように製造後の付着工程中にその厚さが得られるかのいずれかによる比較的厚い層)、または一般により薄く目標支持体上に転写される表面層のいずれかを得るために活性層の分離を実施できることであり、後者の支持体は最終支持体であるか、それ自体の剥離が意図された単なる一時的支持体であるかのいずれかである。
種々の方法によって表面層が目標基板に転写される。
最初に、転写は、別の基板に転写されるべき薄層となる層の分子接着結合によって実施することができる。
例として、本明細書では第2のSOI構造と呼ぶ新しいSOI構造を形成する場合の分離方法を以下に説明する。この種の方法は、前述の方法よりも直接的ではないが、多数の利点を有する。ここで選択される例は、この種の方法を直接使用して実現するのは困難な厚さである厚さ500Åの埋め込み酸化物層を有する第2のSOIの形成に関する。
第1の構造は、図4に対応する分離可能な基板を作製するための前述の方法の1つによって得られる。この例では、単結晶シリコン層14が活性層になる。連接する層の中央領域が接合前に粗面化されており、非常に高温(好ましくは1100℃未満であり、より好ましくは1000℃未満であり、さらには900℃未満である)における強化熱処理が実施されていないこの分離可能な基板の上に、熱酸化によって500Åの酸化物層16が形成されて、図20に示される構造が得られる。この酸化物は、第2のSOI構造の埋め込み酸化物になる。この例では、分離可能な基板(11+12+13+14+15)は、活性層の最終支持体となるシリコン基板16に分子接着接合される(図2参照)。得られるスタックは、層15および16の界面における第2の接合を強固にするために高温(1100℃)で安定化させることが好ましい。機械的強度が異なる領域の間に差が存在しないという意味で、この第2の接合は従来の意味を有する。しかし、同じ処理が実施される場合でも、第1の接合は、少なくとも領域Z1に相当する中央部分で第2の接合よりも機械的強度が低い。化学的および/または機械的分離方法を使用することができる。たとえば、上記のようにして得られたスタックは最初にフッ化水素酸浴に浸漬されるが、その一目的はアセンブリの端部の方から酸化物層12および13にオーバーエッチイングを生じさせて、領域Z2に対応するリングをなくし領域Z1まで到達することである。2つの界面12/13および15/16が優先的にエッチングされる。さらに、分離可能な基板の界面12/13は好都合には酸化物/酸化物界面である。したがって、酸化物とシリコンとの間の界面15/16よりも容易にエッチングが進行する。したがって、機械的強度のより高いリングのこのリフトオフ工程中、分離可能な基板の界面よりも第2の接合の界面の方が表面のエッチングが少ない。酸が低エネルギ領域(中央領域、図21参照)に到達すると、機械的分離(欧州特許第0925888号に記載されるような加圧水ジェット、仏国特許第2796491号に記載されるような圧縮空気ジェット、WO00/26000号に記載されるような牽引、ブレードの挿入などによる)によって、最終構造13+14+15+16(図22参照)が完全に分離する。フッ化水素エッチングなどによって酸化物13を除去すると、最終SOI構造が得られる。分離可能な基板内で基板として機能するSiウエハ11は、たとえば別の剥離可能な基板などを作製するために再生して再利用することができる(層12を除去した後が好ましい)。
領域Z1に到達するためにリングをなくす別の手段は、リングを少なくとも部分的に除去することであってもよい。この目的のために、湿式または乾式化学エッチング法、あるいは他の機械的研磨、レーザー切断などの方法をリングに局在化して使用することができる(図39および40参照、第2の基板の接合前の機械的または化学的切削部分の形成に対応している(斜線領域))。
前述のように層14に形成される厚さ500Åの埋め込み酸化物層15は、層14上に接合させる前に基板16上に形成することができる。別の変法では、500Åの厚さが2つの部分に分割され、一方の部分は例えば厚さ250Åで基板16上にあり、もう一方の部分もこの例では厚さ250Åであり層14上にある。
2つの分子接着接合した界面がどちらも酸化物/酸化物型である場合、高温における第2の接合の安定化は、フッ化水素酸エッチングが第1の界面で優先的に起こる様な方法で実施することができる。この方法では、機械的に弱い領域Z1が形成されることによってa第1の接合界面でスタックが優先的に完全に分離し、領域Z2からは最初に良好な品質の活性層14が得られ、次に、歩留まりが低下したり、縁端部で薄膜が剥離されることによって活性薄膜の表面が減少することよってウエハの粒子状汚染物質が非常に増加したりする原因となる亀裂の発生が防止される。
本発明による方法の使用の別の例は、ダブルゲートトランジスタ構造の形成に関する。トランジスタの製造に関する第1の作業は、従来技術を使用して分離可能な基板(図23参照)上に第1のCMOSトランジスタゲート(図24参照)を形成することから実質的になり、たとえば、図4に示したような薄い埋め込み酸化物層を有するSOI構造の形成に関して前述した方法と全く同じである。接合の安定化温度は、900℃から1000℃程度の温度範囲に低下させることができる。次に、従来の付着法(例えばCVD)を使用してこの基板上に厚さが1μm程度の酸化物層を付着させる(図25参照)。従来の化学的機械的研磨法を使用して酸化物の平坦化を行う(図26参照)。これに続いて、別のシリコン基板16との分子接着接合が行われる(図27参照)。この接合は、第1のゲートに形成される構造が高温に耐えられる場合には1000℃から1100℃の温度で優先的に安定化され、そうでない場合には900℃から1000℃程度の温度で実施される。最後に(図28参照)、分離は、前述した方法(ブレードの挿入、加圧水ジェット、圧縮空気ジェットなど)と全く同じ方法で実施される。トランジスタ製造工程を再開する前に、特に第2のゲートを形成するために(図28に示される新しい「基板」上に)、残りの酸化物層13が化学エッチングで除去される。シリコンに対してエッチング選択的を有することが知られているフッ化水素酸溶液で酸化物のエッチングが行われるため、酸化物が完全にエッチングされると自然にエッチングが停止し、シリコン表面が現れる。打ち込み法などで得られる破壊などに基づく他の方法に対するこの剥離法の大きな利点は、最終研磨作業などでは欠陥が生じる可能性があるということが問題な過度に複雑な仕上順序を必要としないことである。ダブルゲートトランジスタの残りの部分の製造工程は当業者には明らかである。
他の多くの用途に同じ方法を使用することができる。第1のSOI構造(図4参照)がトランジスタ、回路、または構成要素などの製造に使用される場合、最終的にこれらを多くの種類の専用の支持体に転写することができる。たとえば、マイクロ波および電気通信回路に理想的な支持体を得るためには、基板16はその電気絶縁性(高抵抗率シリコン、石英、サファイアなど)から選択することができ、それによって基板の損失が制限される。フラットスクリーンに関する用途の場合、透明基板が最終支持体として選択される。
分離の別の例として、薄い基板上に回路を形成する場合について本明細書で簡潔に説明する(図29から図32)。対象となる最終厚さは通常数百μm未満であり、数十μm程度となる場合もある。これらは、たとえば、電力用途、あるいはスマートカードや、ある程度の可撓性が必要とされる(プラスチック材料支持体、湾曲支持体など)その他の回路などの用途に関する。変法の1つは、目標基板に転写する必要がない種類の分離に関する。この場合の目的は、層14層が自立型となるために十分な厚さを有するが、集合的回路製造工程で損傷なしに耐えるには薄すぎる場合(通常は数百μm未満であり、数十μm程度となることもある)に、回路または構成要素Cを製造後に層14を転写せずに剥離を実施することである。分離可能な基板の製造方法は、例えば図4の構造の製造に関して前述した任意の方法のそれぞれと同じである。直径200mmのシリコンウエハの場合、標準的な基板の厚さは725μmである。最終基板の厚さが80μmとなる必要がある用途では、たとえばシリコン基板725−80=645μmが支持基板11として選択される。次に、この厚さ645μmの基板は、たとえば725μmのウエハに分子接着接合され、より低い機械的強度の領域が形成される。次に725μmのウエハは、平坦化および化学的機械的研磨などによって必要な厚さ80μまで厚さを減少させる。したがって、得られるアセンブリは標準的な厚さに相当し、構成要素の一部またはすべての製造工程に十分耐えられる。構成要素の製造後、前述の分離法のうちの1つを使用することができるが(図31参照、フッ化水素酸エッチングおよび機械的応力)、基板16は省略することができる。しかし、この基板の存在が有用となる場合もある。分離後、自立層14単独が、対象となる目標基板となり、構成要素を含めた基板厚さ80μmを特徴とする。基板の残りは再生することができる。
必要であれば、図33および34から明らかなように、分離前にダイを切断することができ、図33は後の分離領域のすぐ下まで延在する構成要素の間での切断を示しており、図34はフラグメントの1つに接合した引き抜き支持体SAを示しており、必要であればフッ化水素酸エッチング後に引き抜きを行えるように適合させることができる。
脆弱化パラメータは、機械的応力の性質に応じて、分離前に、分離可能な基板に実施する必要がある技術的作業、特に熱処理および化学処理に適合させる必要がある。たとえば、分離可能な基板が、エピタキシャル成長温度550℃(宇宙空間で使用する太陽電池を構成するためのGaInAsの成長の場合には一般的な温度である)に耐える必要があるSiO2−SiO2接合界面を有するゲルマニウム表面層からなる場合、分離可能となる基板のrms粗さは好都合には0.4nmとなる必要がある。
別の使用例は、第1に回路のサイズの増大のため、第2に変形に対する抵抗性がより高いカードが必要とされる傾向にあるために支持体の可撓性が重要となるスマートカードの回路の製造に関する。厚さが約50μmを超える単結晶シリコン支持体は、スマートカードに通常発生しうる曲げの力が加わる場合に厚すぎるため、この場合には脆弱性が高すぎる。
図35は、図4と同様の出発アセンブリを示しており、出発基板11’は酸化ケイ素の層12’で覆われ、層12’は酸化ケイ素の第2の層13’と分子接着接合し、層13’はシリコン層14’で覆われている。回路はシリコン層14’内部に形成される。続いて、第2の支持体16’と組み合わせるため(図36参照)、接着剤は、非常に薄い層15を形成するように選択され、さらにこの接合工程後に形成される活性層の構成要素を損傷する危険性がなくなるように例えば<400℃の低温で機械的強度が最高となりうるように選択されることが好ましい。これらは、熱またはUV線への曝露(この後者の場合ではUVに対して透明である最終基板16’が選択されると十分である)によって硬化する接着剤であれば好都合となりうる。
分離可能な基板の脆弱化領域(この場合接合界面12’/13’)に沿って切断する場合、UVに対して透明である接着剤および基板(実際では石英製やガラス製)は化合物(フッ化水素酸、溶媒など)に対して全体的に不活性ではないため、純粋に化学的なリフトオフを実施するのは困難となる可能性がある。一方、リングの接合エネルギが接着剤と集積回路を構成する種々の層との強度よりも低くなるのであれば、弱い界面12’/13’における構造は純粋な機械的作用によって十分にリフトオフ可能である(これは比較的容易に実施可能である)。この後、分離可能な基板の基板は数回使用することができる。リングの制限された化学エッチング以外に、接着接合後に構造を環状に切断することによってリングを除去することもさらに可能である。この切断は、高接合エネルギ領域と低接合エネルギ領域との境界でレーザーによって実施すると好都合となりうる。リングの幅がわずか数mmまたはそれより狭い場合には、その基板を再利用することが可能である。
一般に、第1の基板の残分が得られ、基板の支持体はこれ以降「分離可能」と呼ばれ(図37)、層12’は好ましくは研磨した後で再利用可能であり、活性層14’(図38)は別の支持体16’上に転写されるか、あるいは層14’の厚さが適切であれば分離したままで自立層となる。
上記の例とは異なり、第2の基板16’は、はるかに長い工程における単なる中間基板であってもよく、中間基板16’の単純な除去、または多くの場合は基板16’の除去を伴うさらに別の支持体上への別の層の転写作業のいずれかが続けられる。前述の方法を使用して得られる分離可能な基板は、「処理された」後で中間基板に接合される。中間基板は剛性でも可撓性でもよい(上記例を参照)。基板が剛性である場合、その基板はシリコンであってもよい。
当業者に公知の接着フィルムを使用することで接着接合、特に、シリコンウエハの切削、および集積回路の封止、あるいは実装またはバックエンドの作業を想定することができる(「ブル・タック」(Blu Tak)、テフロン(Teflon)(登録商標)接着フィルムなど)。接着フィルムが両面接着である場合、フィルムの裏面に中間基板を付着させて、切削時にアセンブリを強化するための基板または支持体として機能させることもできる。
想定されうるリフトオフ法としては、牽引力および/または剪断力および/または屈曲力を加えることが挙げられる。界面の化学エッチング、または超音波などの他の手段により付与される力を併用することもできる。リフトオフされる界面が酸化物型である場合、低エネルギ界面のエッチングは接合界面で促進され、これによって処理された層の中間基板への転写が促進される。これらの条件下では、処理された層が保護されると好都合である(例えばフッ化水素酸エッチングの場合に窒化物をさらに付着させるなどによって)。
薄膜または中間基板(取扱基板とも呼ぶ)に応力を直接加えることができる。これらは、機械的応力(特に、接合界面へのブレードの挿入による)、および/またはリフトオフ工具の使用(WO00/26000号参照)、および/またはジェット、あるいは仏国特許第2796491号に記載されるような気流、および/または液体(欧州特許第0925888号、欧州特許第0989593号参照)の挿入であってよい。気流(または液体流、例えば、界面が酸化物である場合フッ化水素酸の流れなど)の場合、接合界面に局所的に流体を供給する前に分離可能な基板の処理(例えば化学エッチングによって)を行うと好都合となることがある。これによって、多層構造接合界面において優先的にリフトオフが促進され、この場合、構成要素を有する構造の種々の層を保護することによってリフトオフ行う必要がある。したがって、内部構成要素層の間の接着性が弱い場合でも接合界面のリフトオフが可能である。この点に関しては図39および40を参照されたい。
「取扱層」とも呼ばれる中間基板は、全体的または部分的(ノッチを形成したり、切削前駆体を形成するため)に切削して電子構成要素に対応する素子を形成することができ、これらを異なる支持体に転写することができる。転写は集合的に行うことができ、支持体によってのみ互いに連結している場合でさえも、すべての構成要素の場合に、同一の技術的作業で同時に転写されるか、あるいは構成要素ごと(またはダイごと)に順番に転写される。支持体はスマートカードの場合のようにプラスチック材料であってよく、この場合には接着剤が転写のために好都合に使用される。これらの素子は、他の電子素子または光電子素子を含むウエハ上に転写することも可能であり、この場合も転写は分子接着技術を使用することができる(図4および図19から図22参照、層14に形成された構成要素がさらに存在する状態を想像されたい)。これらの素子はピックアンドプレース手段などの従来手段で転写することもできる。これらの素子は、熱的性質などを向上させるために別の支持体に転写することもできる。
続いて、応力または局所的な熱(例えばレーザーを使用)を加えることによって、先に最終支持体に接合させた薄層を、機械力の手段によって取扱層から分離(素子ごとに、または全体的に)することができる。
図17および18を参照すれば分かるように、領域Z1およびZ2は、外部リングZ2で取り囲まれる中央の円形領域Z1を含む系を画定しない場合がある。多数の他の構造を想定することができる。図18における正方形の配列は、別の形状(行、列、同心円)の配列で置き換えることができ、それらのピッチおよび他の幾何学的寸法は、用途および使用される分離技術に応じて変動させることができる。配列構造を採用することの利点は、連接する界面に伝達される高い機械的応力(この場合、高い機械的強度の領域で短時間で繰り返されることが好ましい)が構造に加わる場合、あるいは層14が構造的に穴を有しうるとき、意図的またはそうでない場合もあるが、連接する領域が部分的に露出し、早期の層間剥離の中心がその穴となりうる場合、あるいはダイ製造の場合の方法の単純化のため(例えば個々のダイに切断するため)に好ましくなりうることである。基本的に、高い応力に耐える必要がある構造の場合(たとえば、構造にかなりの張力または圧縮力が加わるヘテロエピタキシーまたはその他の付着または技術的工程)、または小型回路の場合、またはサブミクロン解像のフォトリソグラフィーで製造される回路の場合には、1μm程度の大きさが好ましい。逆の状況では、1mm程度、場合によっては1cm程度の規模が好ましい。3つ以上の領域の多くの組み合わせも当然ながら想定することができる(Z1、Z2、Z3など)。特定の機械的強度の領域がばらばらの数で存在するのではなく、機械的強度が連続的に変動することを特徴とする連続した領域も想定することができる。たとえば、縁端部近傍での最大値から、中央部分での最小値まで連続的に減少する機械的強度も想定することができる。この変動は、場合によっては基板の面に対して垂直な軸に関して回転対称であってもよい。使用される幾何学的形状(選択的粗さのための保護層を形成するためのマスクの形状、選択的付着のためのマスクの形状、偏心性リングを優先的に研磨するための研磨布の形状など)が好適であるなら、この種の基板が得られる製造工程、および分離におけるそれらの使用は、図1から図8を参照にした説明とすべての点で同様である。
上記幾何学的形状は、分離可能な最初の基板11+12+13+14から目標基板16に層14全体を転写できるように適合している。
全体的、すなわち基板全体の規模で基板からの層の剥離を促進する傾向にある本発明による方法の実施形態とは対照的に、他の方法は、活性層から形成されるべきダイまたは構成要素と明確に関連する形状であるフラグメントの範囲を画定する傾向にある。図41はこの一例を示しており、後にダイ(またはあらゆる他の構成要素)を収容する領域が拡大されている。最初の基板上に分離される構成要素が存在するだけ、この構造を繰り返すことができる。理想的には、各領域Z2は、領域Z1の各フラグメントの輪郭を取り囲むか単にこれに沿って延在する。構成要素(またはダイなど)の表面積は、領域Z1と正確に対応する場合もあるが、構成要素の表面または領域Z1の表面の一方が他方を含んでいる状況ではこの面積よりも大きくなったり小さくなったりすることもある。採用される構造は、使用される分離技術に依存し、中央ディスクZ1の周囲にリングZ2のみを有する基板の分離に関して前述した場合と同様となりうる。興味深い変法の1つは、トレンチ、少なくとも部分的に丸いダイ、フラグメントなどを切断または範囲を画定するために従来の構成要素切断技術(のこ引き、レーザー切断など)を使用する。別の好都合な変法は、フォトリソグラフィー作業と関連する化学エッチングの使用に基づいて、同一のトレンチの形成および/または領域Z2に対応する連接領域の除去が行われる。図41はある特殊な例を示しており、垂直の破線は必要なフラグメントの輪郭を示している。たとえば、広い面積で分子接着接合を形成した後、示される輪郭で層3および4のみが図の輪郭で切断され、その後、各フラグメントの基板からのリフトオフが考慮される量で、各フラグメントが基板からリフトオフされる(別の方法では、すべての層またはすべてのフラグメントを一度にすべて切断することができる)。切断後に、高い機械的強度領域が周辺部になる程度で、たとえば層3または4の上に電子的、光学的、またはその他の構成要素を製造するための処理工程中の層間剥離の危険性は低下し、一方リフトオフが必要な場合には、中央領域で制御された方法で容易にリフトオフを実施することができる(リフトオフは周辺部で開始してもよい)。
図4に示されるように基板の高さで外部リングを形成する目的で領域Z1およびZ2を分布させ、同時に図13に示されるように各ダイを保護するように分布させることは、有益な組み合わせの1つである。
当然ながら、上記の実施形態は、単結晶シリコンの場合のみに限定されることはなく、他の半導体材料(Ge、SiGe、SiC、GaN、およびその他の同等の窒化物、AsGaInPなど)、強誘電材料および圧電材料(LiNbO3、LiTaO3)、および処理された磁性材料などの多くの材料に拡張することが可能であり、構成要素は剥離前または剥離後に形成される。
前述したように、剥離可能な基板が、エピタキシャル成長温度550℃(宇宙空間で使用する太陽電池を構成するためのGaInAsの成長の場合には一般的な温度である)に耐える必要があるSiO2−SiO2接合界面を有するゲルマニウム表面層からなる場合、分離可能となる基板のrms粗さは好都合には0.4nmとなる。
別の例は、分離可能な基板上でのエピタキシャルスタックのエピタキシャル成長である。この方法は、青色および白色LEDならびに薄層レーザーダイオード(たとえば、銅またはダイヤモンドなどの熱伝導性の優れた基板に転写することによって、発光の抽出の向上、または熱の排出の向上をはかる)の製造に特に利用される。この場合、関与するエピタキシャルスタックは、GaNから誘導される複合半導体(AIN、GaAIN、GaAIInNなど)を主成分とする。ある方法は、図4(または図26または図35)と同等の分離可能な構造を形成するための方法の1つを使用することからなり、層14がSiC6Hであり(転写されたSi面は図の上部にある)、層12および13は図4の例のように酸化ケイ素であり、基板11は多結晶SiC(またはサファイア)である。窒化物を主成分とするスタック15”(図43)は、この構造上でエピタキシャル成長する(図42)。使用されるエピタキシャル技術は当業者に公知の技術であってよく、たとえば、ある分類の分子線エピタキシー(MBE)、および別の分類の有機金属化学気相成長(MOCVD)などであってよい。前者の場合、エピタキシャル成長温度が600℃を超えることはまれであるが、第2の分類における一般的な温度は1050℃から1100℃程度である。上記2つの技術のそれぞれについて、領域Z1、Z2などの組またはセットの選択を最適化する必要がある。第2の場合では、たとえば、フッ化水素酸エッチングによる2つの酸化物層12および13の粗面化に基づく前述の方法の1つが選択され、別の変法は基板の縁端部から幅5mmのリングの形成を含む。引き続く、1100℃におけるこの構造のMOCVDエピタキシャル成長によって、厚さが1μm程度のスタックが形成される。場合によってはこの構造は、リングの機械的強度を強くするためにエピタキシャル成長段階の前に通常900℃から1200℃の温度範囲でアニールが行われる。成長工程の後、アセンブリについて、酸化物の付着、CMPによる平坦化、利用可能な場合には基板16の分子接着接合(例えばシリコン基板上)、およびこの後者の接合を強化するための1100℃におけるアニーリングが行われる。層16が形成される(図44)。最後に接合界面で分離される(図45)。50%フッ化水素酸浴に数時間浸漬することからなる予備工程を行うと、基板の端部から数mmの深さで側方に酸化物層をエッチングするためには十分であり、この界面は領域Z2に対応し、そのため領域Z1が露出する。この後、ブレードの挿入、加圧水ジェットの使用、または圧縮空気ジェットなどの使用による機械力により、例えば前述した方法を使用して分離が行われる。最後の脱酸素工程によって酸化物層13残留物が除去される(図46)。エピタキシャルスタックの核生成層として機能するSic層14は少なくとも、場合によってはエッチングによって除去することができる(図41)。ダイオードは、最終の転写の前または後に製造することができる。
(2−微小空隙、マイクロバブル、または小板を含む脆弱埋め込み層)
基板と、「活性層」となる層との間の界面は、微小空隙、マイクロバブル、または小板などで形成される埋め込み脆弱層の形態をとることができる。この方法は多くの半導体および他の材料を使用することができる。
基板と、「活性層」となる層との間の界面は、微小空隙、マイクロバブル、または小板などで形成される埋め込み脆弱層の形態をとることができる。この方法は多くの半導体および他の材料を使用することができる。
異なる機械的強度を有する領域間の差は、異なるレベルの脆弱化によって得られ、図1から図3のような場合では、中央領域はより大きな機械的強度の周囲領域で囲まれる必要があり、領域の脆弱化のための物質(例えば水素の注入)を周辺部ではより少量導入することによって周辺部における構造の脆弱化が中央部よりも少なくなるようにすると十分であり、このことは、注入作業の一部の間に層の一部をマスキングするか、あるいは注入中に掃引を変化させることによって実施可能であり、性質が異なる種々の領域で異なる条件下で連続的に注入を行うことによっても実施可能である。領域は異なる熱処理を実施して異なる脆弱化を行うこともでき、それによって異なるレベルの脆弱化が実現される。
領域Z1およびZ2の分布(1つのリング、フラグメント、領域の配列、複数の領域など)、これらの構造を分離する技術(機械的応力、化学処理、熱処理、リングおよび領域Z2の選択的除去など)およびこれらの領域を実際に現象させる方法に関しては、分子接着によって形成される界面または中間層に関する第1項に示される要素および例が有効である。
(3−多孔質層で形成される界面)
特に、単結晶、多結晶、または非晶質の形態のSi、GaAs、InP、GaAsP、GaAIAs、InAs、AIGaSb、ZnS、CdTe、およびSiGeの材料から多孔質層を得られることは、特に欧州特許0843346A2号によって当業者には公知である。
特に、単結晶、多結晶、または非晶質の形態のSi、GaAs、InP、GaAsP、GaAIAs、InAs、AIGaSb、ZnS、CdTe、およびSiGeの材料から多孔質層を得られることは、特に欧州特許0843346A2号によって当業者には公知である。
したがって、単なる例として、本明細書の説明の残りはシリコンに言及する。
フッ化水素酸中の電気分解によって多孔質シリコンを得ることが可能である。フッ化水素酸濃度や電流を変更することによってSiの多孔度を変動可能であることは当業者には公知である。たとえば、フッ化水素酸濃度を50%から20%に低下させると、多孔度は2.1g/cm3から0.6g/cm3に変化する。
したがって、 Siウエハの外部リングを厚い付着物(窒化物、酸化物、または多結晶シリコンなど)で保護すると、シリコン層の中央領域を多孔質にして、周辺部は元の状態を維持することができる。次に、周辺部に付着した層を除去して、ウエハ全体を電気分解すれば十分である。これら2つの電気分解操作の結果、ウエハ中央部は周辺部よりも多孔度が高くなる。
次に、エピタキシャル成長によってこの多孔質層上に単結晶Si層を形成する(図48参照、この図は、基板21と、領域Z1とZ2の間で制御された多孔度の差を有する多孔質層22と、薄層23とを含む構造を表している)。エピタキシャル成長工程の前に、孔隙表面少なくとも一部がつまるまで水素アニール型の平滑化アニールを実施すると好都合である。
同じ成分を有する場合は種々の層の間で連続した結晶格子となってもよい。
これによって活性層となるこの単結晶層の厚さは、意図する用途に依存する。
活性層の厚さに依存して、分離後に、その層は自立層(比較的厚い場合)になることができるし、特に層が薄い場合は目標基板に転写することもできる(例えば分子接着によって)。化学的手段、または多孔質層への局所的な流体の導入によって、活性層は基板からリフトオフすることができる。
別の方法では、わずか数mmの長さで周辺部が多孔質となる(図49において、基板21’、一部の領域が多孔質である層22’、および単結晶層23’である)。次に、切断(機械的、またはレーザー切断、またはHF/HNO3やTMAHを使用した化学処理によって)によってこのリングを除去することが適切となる。
領域Z1およびZ2の分布(1つのリング、フラグメント、領域の配列、複数の領域など)、これらの構造を分離する技術(機械的応力、化学処理、熱処理、リングおよび領域Z2の選択的除去など)およびこれらの領域を実際に現象させる方法に関しては、分子接着によって形成される界面または中間層に関する第1項に示される要素および例が有効である。
以下のことに注意されたい。
−界面は、単なる接触面または連接層となりうる。
−フラグメントは、正方形、線、同心円などの網目構造中に分布しうる。
−フラグメントの幾何学的画定は、ダイの位置および寸法と関連することが好ましい(最も近い領域Z2または最も近い切断性まで)。
−接合前の表面処理工程は酸化物層の粗面化を含みうる。
−接合前の処理は、粗さだけでなく親水性にも影響を与えうる。
−第2の領域よりも第1の領域で粗さが大きくなるようにするために、両方の領域を粗面化して、第2の領域のみの粗さを低下させることができる。
−Z1とZ2の間の差は、局所的な分子接合後の熱処理によって得ることができるし、あるいは接合作業後に局所的な熱アニール(レーザービーム、不均一な加熱炉、ランプによる加熱など)を使用することもできる。
−界面が、気体元素の注入によって脆弱下埋め込み層である場合、これらの元素は気体のまま残留することが好ましい。
−リフトオフのために、領域Z2に対応する材料の一部は、化学エッチングおよび/または材料の機械的除去(機械加工)によって除去されると好都合となりうる。
−リフトオフ工程は、減圧下のエッチングおよび/または応力の付与によって実施可能であり、水、空気、または加圧流体のジェットを使用することができる。
−以上の説明はシリコン層を強調してきたが、SiC、GaN、GaAs、InP、SiGe、およびこれらから誘導される半導体も関連がある。
−分離前に層上でのエピタキシャル成長工程が存在することがあり、同様に構成要素 は分離前に完全または一部を製造することができる。
−領域Z1およびZ2とは異なる機械的強度を有する領域Z3、さらにはZ4も存在しうる。
−離散的な段階の一定値ではなく、極限値の間で機械的強度が連続的に増加して存在しうる。
−領域間の機械的強度の差は組成の違いによって生じうる(ある材料のある領域と別の材料の別の領域とを有する層で形成される界面、基板または層の材料の一部と転写した層の一部とで形成される界面)。
Claims (21)
- 薄層部分を形成することが意図される層と基板との間の分離可能な界面を形成する工程を含む薄層形成方法であって、少なくとも第1の領域(Z1、Z1’)がゼロではない第1のレベルの機械的強度を有し、さらに第2の領域(Z2、Z2’)が前記第1のレベルの機械的強度よりも有意に大きな第2のレベルの機械的強度を有するように前記界面が接合により形成され、前記第1の領域は前記第2の領域に取り囲まれ、前記基板の表面と前記層の表面との間に前記界面が形成され、前記界面を形成する前記工程が、前記表面の少なくとも1つを加工する工程と、加工された前記表面を分子接着接合によって他の表面に接合させる接合工程とを含み、前記分子接着接合が異なる機械的強度レベルの両領域を含むことを特徴とする薄層形成方法。
- 前記分離可能な界面の少なくとも一部が前記第1及び第2の領域の少なくとも一部を伴って分離され、前記分離可能な界面の前記一部は前記界面の全体又は一部を表し、前記分離可能な界面の前記一部の周辺部が前記第2の領域に沿って延在することを特徴とする、請求項1に記載の方法。
- 前記第2の領域が、前記第1の領域がコアを構成するウエハの周辺部を構成することを特徴とする、請求項1または2に記載の方法。
- 前記第1の領域が複数のフラグメントに分割され、各フラグメントは前記第2の領域によって取り囲まれることを特徴とする、請求項1から3のいずれか1項に記載の方法。
- 前記界面を形成する前記工程が、前記基板の前記表面と前記層の前記表面との各々を加工する工程を含むことを特徴とする、請求項1から4のいずれか1項に記載の方法。
- 前記表面を加工する工程が、前記第1の領域において前記表面の粗さを局所的に増大させる処理工程を含むことを特徴とする、請求項1から5のいずれか1項に記載の方法。
- 前記処理工程が、前記第1の領域における前記表面を局所的に酸エッチングすることを含むことを特徴とする、請求項6に記載の方法。
- 前記酸エッチングがフッ化水素酸を使用して実施され、前記第2の領域における前記表面は、エッチング後には除去される層によって前記エッチングから保護されることを特徴とする、請求項7に記載の方法。
- 前記表面を加工する工程が、前記表面を全体的に粗面化させる工程と、より大きな接合力を得るために一部の粗さを低下させる工程とを含むことを特徴とする、請求項1から5のいずれか1項に記載の方法。
- 化学研磨、機械的処理、または化学的機械的処理、あるいはドライエッチングによって一部の粗さを低下させることを特徴とする、請求項9に記載の方法。
- 前記界面を形成する前記工程に続いて、前記層を前記基板から分離する工程が実施されることを特徴とする、請求項1から10のいずれか1項に記載の方法。
- 前記界面を形成する前記工程の後で、前記第2の領域(Z2’)の一部が前記フラグメントの前記周辺部で前記第1の領域(Z1’)の一部に沿って延在するように前記第1の領域(Z1’)の一部と前記第2の領域(Z2’)の一部とを含む前記層の少なくとも1つのフラグメントを切断する工程が続き、その後、前記基板と前記薄層のリフトオフが行われる分離工程が実施されることを特徴とする、請求項11に記載の方法。
- 前記界面を形成する前記工程と、前記分離工程との間に、前記第2の領域を前記第1の領域に対して切断する工程が存在することを特徴とする、請求項11または12に記載の方法。
- 前記界面を形成する前記工程と、前記分離工程との間に、マイクロエレクトロニクス構成要素、光学的構成要素、または機械的構成要素の全体または一部を前記層中に形成する工程を含むことを特徴とする、請求項11から13のいずれか1項に記載の方法。
- より高い機械的強度の前記第2の領域で取り囲まれた低機械強度の前記第1の領域と対面するように各構成要素が形成されることを特徴とする、請求項14に記載の方法。
- 前記界面を形成する前記工程と、前記分離工程との間に、前記層を第2の基板(16、16’)に接合させる接合工程が存在することを特徴とする、請求項11から15のいずれか1項に記載の方法。
- 前記接合工程が分子接着接合を含むことを特徴とする、請求項11に記載の方法。
- 前記接合工程が接着接合を含むことを特徴とする、請求項11に記載の方法。
- 前記接着接合がUV線によって硬化する接着剤を使用することを特徴とする、請求項18に記載の方法。
- 前記分離工程が、酸エッチングと機械的応力の付与とによって実施されることを特徴とする、請求項11から14のいずれか1項に記載の方法。
- 前記層がシリコン製であることを特徴とする、請求項1から15のいずれか1項に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0105129A FR2823596B1 (fr) | 2001-04-13 | 2001-04-13 | Substrat ou structure demontable et procede de realisation |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002581571A Division JP4540933B2 (ja) | 2001-04-13 | 2002-04-11 | 薄層形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010114456A true JP2010114456A (ja) | 2010-05-20 |
Family
ID=8862351
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002581571A Expired - Lifetime JP4540933B2 (ja) | 2001-04-13 | 2002-04-11 | 薄層形成方法 |
JP2009297080A Withdrawn JP2010114456A (ja) | 2001-04-13 | 2009-12-28 | 剥離可能な基板または剥離可能な構造、およびそれらの製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002581571A Expired - Lifetime JP4540933B2 (ja) | 2001-04-13 | 2002-04-11 | 薄層形成方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7713369B2 (ja) |
EP (1) | EP1378003B1 (ja) |
JP (2) | JP4540933B2 (ja) |
KR (1) | KR100933897B1 (ja) |
CN (1) | CN100355025C (ja) |
AU (1) | AU2002304525A1 (ja) |
FR (1) | FR2823596B1 (ja) |
TW (1) | TW577102B (ja) |
WO (1) | WO2002084721A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101392133B1 (ko) * | 2012-08-20 | 2014-05-07 | 세종대학교산학협력단 | 서로 다른 젖음성을 갖는 영역들을 구비하는 캐리어 기판, 이를 사용한 소자 기판 처리 방법 |
KR20190117573A (ko) * | 2017-02-17 | 2019-10-16 | 소이텍 | 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹 |
Families Citing this family (112)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
FR2823599B1 (fr) * | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
FR2823596B1 (fr) | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
FR2846788B1 (fr) | 2002-10-30 | 2005-06-17 | Procede de fabrication de substrats demontables | |
FR2847077B1 (fr) * | 2002-11-12 | 2006-02-17 | Soitec Silicon On Insulator | Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation |
FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
FR2892228B1 (fr) * | 2005-10-18 | 2008-01-25 | Soitec Silicon On Insulator | Procede de recyclage d'une plaquette donneuse epitaxiee |
US20090325362A1 (en) * | 2003-01-07 | 2009-12-31 | Nabil Chhaimi | Method of recycling an epitaxied donor wafer |
EP1437426A1 (de) * | 2003-01-10 | 2004-07-14 | Siemens Aktiengesellschaft | Verfahren zum Herstellen von einkristallinen Strukturen |
US6759277B1 (en) * | 2003-02-27 | 2004-07-06 | Sharp Laboratories Of America, Inc. | Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates |
US7122095B2 (en) | 2003-03-14 | 2006-10-17 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Methods for forming an assembly for transfer of a useful layer |
FR2852445B1 (fr) * | 2003-03-14 | 2005-05-20 | Soitec Silicon On Insulator | Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique |
JP4794810B2 (ja) | 2003-03-20 | 2011-10-19 | シャープ株式会社 | 半導体装置の製造方法 |
FR2856844B1 (fr) * | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
JP4581349B2 (ja) * | 2003-08-29 | 2010-11-17 | 株式会社Sumco | 貼合せsoiウェーハの製造方法 |
FR2860249B1 (fr) * | 2003-09-30 | 2005-12-09 | Michel Bruel | Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium |
US8475693B2 (en) | 2003-09-30 | 2013-07-02 | Soitec | Methods of making substrate structures having a weakened intermediate layer |
FR2861497B1 (fr) * | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
JP4809600B2 (ja) * | 2003-10-28 | 2011-11-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
FR2871291B1 (fr) * | 2004-06-02 | 2006-12-08 | Tracit Technologies | Procede de transfert de plaques |
JP4838504B2 (ja) * | 2004-09-08 | 2011-12-14 | キヤノン株式会社 | 半導体装置の製造方法 |
FR2876220B1 (fr) * | 2004-10-06 | 2007-09-28 | Commissariat Energie Atomique | Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. |
US7405108B2 (en) * | 2004-11-20 | 2008-07-29 | International Business Machines Corporation | Methods for forming co-planar wafer-scale chip packages |
FR2878648B1 (fr) * | 2004-11-30 | 2007-02-02 | Commissariat Energie Atomique | Support semi-conducteur rectangulaire pour la microelectronique et procede de realisation d'un tel support |
FR2880189B1 (fr) * | 2004-12-24 | 2007-03-30 | Tracit Technologies Sa | Procede de report d'un circuit sur un plan de masse |
JP2006216891A (ja) * | 2005-02-07 | 2006-08-17 | Tokyo Univ Of Agriculture & Technology | 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体 |
JPWO2006118033A1 (ja) * | 2005-04-27 | 2008-12-18 | リンテック株式会社 | シート状アンダーフィル材および半導体装置の製造方法 |
FR2888400B1 (fr) * | 2005-07-08 | 2007-10-19 | Soitec Silicon On Insulator | Procede de prelevement de couche |
FR2889887B1 (fr) * | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
FR2891281B1 (fr) * | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
EP1777735A3 (fr) * | 2005-10-18 | 2009-08-19 | S.O.I.Tec Silicon on Insulator Technologies | Procédé de recyclage d'une plaquette donneuse épitaxiée |
FR2893750B1 (fr) * | 2005-11-22 | 2008-03-14 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif electronique flexible du type ecran comportant une pluralite de composants en couches minces. |
EP1801870A1 (en) * | 2005-12-22 | 2007-06-27 | Princo Corp. | Partial adherent temporary substrate and method of using the same |
US7781309B2 (en) * | 2005-12-22 | 2010-08-24 | Sumco Corporation | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method |
TWI285424B (en) * | 2005-12-22 | 2007-08-11 | Princo Corp | Substrate including a multi-layer interconnection structure, methods of manufacturing and recycling the same, method of packaging electronic devices by using the same, and method of manufacturing an interconnection device |
US7829436B2 (en) | 2005-12-22 | 2010-11-09 | Sumco Corporation | Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer |
CN1996582B (zh) * | 2006-01-06 | 2012-02-15 | 巨擘科技股份有限公司 | 包含多层内连线结构的载板及其制造、回收以及应用方法 |
WO2007104444A1 (de) | 2006-03-14 | 2007-09-20 | Institut Für Mikroelektronik Stuttgart | Verfahren zum herstellen einer integrierten schaltung |
DE102006059394B4 (de) * | 2006-12-08 | 2019-11-21 | Institut Für Mikroelektronik Stuttgart | Integrierte Schaltung und Verfahren zu deren Herstellung |
DE102006013419B4 (de) * | 2006-03-14 | 2008-05-29 | Institut Für Mikroelektronik Stuttgart | Verfahren zum Herstellen einer integrierten Schaltung |
US8051557B2 (en) | 2006-03-31 | 2011-11-08 | Princo Corp. | Substrate with multi-layer interconnection structure and method of manufacturing the same |
US20080057678A1 (en) * | 2006-08-31 | 2008-03-06 | Kishor Purushottam Gadkaree | Semiconductor on glass insulator made using improved hydrogen reduction process |
FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
FR2912839B1 (fr) * | 2007-02-16 | 2009-05-15 | Soitec Silicon On Insulator | Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud |
FR2913968B1 (fr) * | 2007-03-23 | 2009-06-12 | Soitec Silicon On Insulator | Procede de realisation de membranes autoportees. |
WO2008123117A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
FR2914493B1 (fr) | 2007-03-28 | 2009-08-07 | Soitec Silicon On Insulator | Substrat demontable. |
US7605054B2 (en) | 2007-04-18 | 2009-10-20 | S.O.I.Tec Silicon On Insulator Technologies | Method of forming a device wafer with recyclable support |
FR2922359B1 (fr) * | 2007-10-12 | 2009-12-18 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire |
FR2925221B1 (fr) * | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
FR2926671B1 (fr) * | 2008-01-17 | 2010-04-02 | Soitec Silicon On Insulator | Procede de traitement de defauts lors de collage de plaques |
FR2926672B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication de couches de materiau epitaxie |
CN101925996B (zh) * | 2008-01-24 | 2013-03-20 | 布鲁尔科技公司 | 将器件晶片可逆地安装在载体基片上的方法 |
FR2929758B1 (fr) * | 2008-04-07 | 2011-02-11 | Commissariat Energie Atomique | Procede de transfert a l'aide d'un substrat ferroelectrique |
TWI424587B (zh) * | 2008-06-30 | 2014-01-21 | Luxtaltek Corp | Light emitting diodes with nanoscale surface structure and embossing molds forming nanometer scale surface structures |
JP5478199B2 (ja) * | 2008-11-13 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
US9847243B2 (en) | 2009-08-27 | 2017-12-19 | Corning Incorporated | Debonding a glass substrate from carrier using ultrasonic wave |
US8187901B2 (en) | 2009-12-07 | 2012-05-29 | Micron Technology, Inc. | Epitaxial formation support structures and associated methods |
WO2011094391A1 (en) | 2010-01-27 | 2011-08-04 | Yale University | Conductivity based selective etch for gan devices and applications thereof |
CN102812546B (zh) * | 2010-03-31 | 2015-08-26 | Ev集团E·索尔纳有限责任公司 | 制造双面装备有芯片的晶片的方法 |
US8852391B2 (en) * | 2010-06-21 | 2014-10-07 | Brewer Science Inc. | Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate |
EP2600400A4 (en) * | 2010-07-30 | 2015-03-18 | Kyocera Corp | COMPOSITE SUBSTRATE, ELECTRONIC COMPONENT, METHOD FOR PRODUCING THE COMPOSITE COMPOSITE AND METHOD FOR PRODUCING THE ELECTRONIC COMPONENT |
US9263314B2 (en) | 2010-08-06 | 2016-02-16 | Brewer Science Inc. | Multiple bonding layers for thin-wafer handling |
TWI500118B (zh) * | 2010-11-12 | 2015-09-11 | Semiconductor Energy Lab | 半導體基底之製造方法 |
JP5926527B2 (ja) * | 2011-10-17 | 2016-05-25 | 信越化学工業株式会社 | 透明soiウェーハの製造方法 |
US10543662B2 (en) | 2012-02-08 | 2020-01-28 | Corning Incorporated | Device modified substrate article and methods for making |
US8975157B2 (en) * | 2012-02-08 | 2015-03-10 | Advanced Semiconductor Engineering, Inc. | Carrier bonding and detaching processes for a semiconductor wafer |
CN104471360B (zh) * | 2012-06-18 | 2016-04-20 | 松下知识产权经营株式会社 | 红外线检测装置 |
US9583353B2 (en) | 2012-06-28 | 2017-02-28 | Yale University | Lateral electrochemical etching of III-nitride materials for microfabrication |
WO2014020387A1 (en) | 2012-07-31 | 2014-02-06 | Soitec | Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices |
WO2014026292A1 (en) * | 2012-08-15 | 2014-02-20 | Mcmaster University | Arbitrarily thin ultra smooth film with built-in separation ability and method of forming the same |
FR2995445B1 (fr) * | 2012-09-07 | 2016-01-08 | Soitec Silicon On Insulator | Procede de fabrication d'une structure en vue d'une separation ulterieure |
FR2995447B1 (fr) | 2012-09-07 | 2014-09-05 | Soitec Silicon On Insulator | Procede de separation d'au moins deux substrats selon une interface choisie |
TWI617437B (zh) | 2012-12-13 | 2018-03-11 | 康寧公司 | 促進控制薄片與載體間接合之處理 |
US10086584B2 (en) | 2012-12-13 | 2018-10-02 | Corning Incorporated | Glass articles and methods for controlled bonding of glass sheets with carriers |
US9340443B2 (en) | 2012-12-13 | 2016-05-17 | Corning Incorporated | Bulk annealing of glass sheets |
US10014177B2 (en) | 2012-12-13 | 2018-07-03 | Corning Incorporated | Methods for processing electronic devices |
DE102012112989A1 (de) * | 2012-12-21 | 2014-06-26 | Ev Group E. Thallner Gmbh | Verfahren zum Aufbringen einer Temporärbondschicht |
US9028628B2 (en) | 2013-03-14 | 2015-05-12 | International Business Machines Corporation | Wafer-to-wafer oxide fusion bonding |
US9058974B2 (en) | 2013-06-03 | 2015-06-16 | International Business Machines Corporation | Distorting donor wafer to corresponding distortion of host wafer |
JP2015035453A (ja) * | 2013-08-07 | 2015-02-19 | アズビル株式会社 | ウエハ |
US10510576B2 (en) | 2013-10-14 | 2019-12-17 | Corning Incorporated | Carrier-bonding methods and articles for semiconductor and interposer processing |
US10381224B2 (en) * | 2014-01-23 | 2019-08-13 | Arizona Board Of Regents On Behalf Of Arizona State University | Method of providing an electronic device and electronic device thereof |
WO2017034645A2 (en) * | 2015-06-09 | 2017-03-02 | ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY | Method of providing an electronic device and electronic device thereof |
KR102353030B1 (ko) | 2014-01-27 | 2022-01-19 | 코닝 인코포레이티드 | 얇은 시트와 캐리어의 제어된 결합을 위한 물품 및 방법 |
FR3019374A1 (fr) * | 2014-03-28 | 2015-10-02 | Soitec Silicon On Insulator | Procede de separation et de transfert de couches |
KR20160145062A (ko) | 2014-04-09 | 2016-12-19 | 코닝 인코포레이티드 | 디바이스 변경된 기판 물품 및 제조 방법 |
US11095096B2 (en) | 2014-04-16 | 2021-08-17 | Yale University | Method for a GaN vertical microcavity surface emitting laser (VCSEL) |
WO2016054232A1 (en) | 2014-09-30 | 2016-04-07 | Yale University | A METHOD FOR GaN VERTICAL MICROCAVITY SURFACE EMITTING LASER (VCSEL) |
US11018231B2 (en) | 2014-12-01 | 2021-05-25 | Yale University | Method to make buried, highly conductive p-type III-nitride layers |
WO2016187421A1 (en) | 2015-05-19 | 2016-11-24 | Yale University | A method and device concerning iii-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer |
EP3297824A1 (en) | 2015-05-19 | 2018-03-28 | Corning Incorporated | Articles and methods for bonding sheets with carriers |
CN117534339A (zh) | 2015-06-26 | 2024-02-09 | 康宁股份有限公司 | 包含板材和载体的方法和制品 |
KR20170033163A (ko) | 2015-09-16 | 2017-03-24 | 임종순 | 수로관 및 이의 시공방법 |
DE102016106351A1 (de) * | 2016-04-07 | 2017-10-12 | Ev Group E. Thallner Gmbh | Verfahren und Vorrichtung zum Bonden zweier Substrate |
US20180019169A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Backing substrate stabilizing donor substrate for implant or reclamation |
TW202216444A (zh) | 2016-08-30 | 2022-05-01 | 美商康寧公司 | 用於片材接合的矽氧烷電漿聚合物 |
TWI810161B (zh) | 2016-08-31 | 2023-08-01 | 美商康寧公司 | 具以可控制式黏結的薄片之製品及製作其之方法 |
TWI756384B (zh) * | 2017-03-16 | 2022-03-01 | 美商康寧公司 | 用於大量轉移微型led的方法及製程 |
KR102179165B1 (ko) | 2017-11-28 | 2020-11-16 | 삼성전자주식회사 | 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법 |
FR3074960B1 (fr) | 2017-12-07 | 2019-12-06 | Soitec | Procede de transfert d'une couche utilisant une structure demontable |
CN111615567B (zh) | 2017-12-15 | 2023-04-14 | 康宁股份有限公司 | 用于处理基板的方法和用于制备包括粘合片材的制品的方法 |
US11752576B2 (en) * | 2018-03-14 | 2023-09-12 | Tokyo Electron Limited | Substrate processing system for removing peripheral portion of substrate, substrate processing method and computer readable recording medium thereof |
TWI791099B (zh) * | 2018-03-29 | 2023-02-01 | 日商日本碍子股份有限公司 | 接合體及彈性波元件 |
US10964664B2 (en) | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
US11101158B1 (en) * | 2018-08-08 | 2021-08-24 | United States Of America As Represented By The Administrator Of Nasa | Wafer-scale membrane release laminates, devices and processes |
US11081392B2 (en) * | 2018-09-28 | 2021-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dicing method for stacked semiconductor devices |
FR3108439B1 (fr) | 2020-03-23 | 2022-02-11 | Soitec Silicon On Insulator | Procede de fabrication d’une structure empilee |
FR3109016B1 (fr) | 2020-04-01 | 2023-12-01 | Soitec Silicon On Insulator | Structure demontable et procede de transfert d’une couche mettant en œuvre ladite structure demontable |
Family Cites Families (98)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4121334A (en) | 1974-12-17 | 1978-10-24 | P. R. Mallory & Co. Inc. | Application of field-assisted bonding to the mass production of silicon type pressure transducers |
JPS53104156A (en) | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Manufacture for semiconductor device |
US4179324A (en) | 1977-11-28 | 1979-12-18 | Spire Corporation | Process for fabricating thin film and glass sheet laminate |
JPS5831519A (ja) | 1981-08-18 | 1983-02-24 | Toshiba Corp | 半導体装置の製造方法 |
SU1282757A1 (ru) | 1983-12-30 | 2000-06-27 | Институт Ядерной Физики Ан Казсср | Способ изготовления тонких пластин кремния |
JPS62265717A (ja) | 1986-05-13 | 1987-11-18 | Nippon Telegr & Teleph Corp <Ntt> | ガリウムひ素集積回路用基板の熱処理方法 |
GB8725497D0 (en) | 1987-10-30 | 1987-12-02 | Atomic Energy Authority Uk | Isolation of silicon |
JP2927277B2 (ja) | 1988-12-05 | 1999-07-28 | 住友電気工業株式会社 | 車載ナビゲータ |
JPH0355822A (ja) | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
US5013681A (en) | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
US5310446A (en) | 1990-01-10 | 1994-05-10 | Ricoh Company, Ltd. | Method for producing semiconductor film |
US5034343A (en) | 1990-03-08 | 1991-07-23 | Harris Corporation | Manufacturing ultra-thin wafer using a handle wafer |
JPH0719739B2 (ja) | 1990-09-10 | 1995-03-06 | 信越半導体株式会社 | 接合ウェーハの製造方法 |
US5618739A (en) | 1990-11-15 | 1997-04-08 | Seiko Instruments Inc. | Method of making light valve device using semiconductive composite substrate |
JPH04199504A (ja) | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2812405B2 (ja) | 1991-03-15 | 1998-10-22 | 信越半導体株式会社 | 半導体基板の製造方法 |
US5256581A (en) | 1991-08-28 | 1993-10-26 | Motorola, Inc. | Silicon film with improved thickness control |
JP3416163B2 (ja) | 1992-01-31 | 2003-06-16 | キヤノン株式会社 | 半導体基板及びその作製方法 |
JPH05235312A (ja) | 1992-02-19 | 1993-09-10 | Fujitsu Ltd | 半導体基板及びその製造方法 |
JP3352118B2 (ja) * | 1992-08-25 | 2002-12-03 | キヤノン株式会社 | 半導体装置及びその製造方法 |
US5234535A (en) | 1992-12-10 | 1993-08-10 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
JPH07211876A (ja) * | 1994-01-21 | 1995-08-11 | Canon Inc | 半導体基体の作成方法 |
FR2715501B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
FR2715503B1 (fr) | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation. |
FR2715502B1 (fr) | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Structure présentant des cavités et procédé de réalisation d'une telle structure. |
JP3352340B2 (ja) | 1995-10-06 | 2002-12-03 | キヤノン株式会社 | 半導体基体とその製造方法 |
JP3257580B2 (ja) | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
JP3293736B2 (ja) * | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
JPH0817777A (ja) | 1994-07-01 | 1996-01-19 | Mitsubishi Materials Shilicon Corp | シリコンウェーハの洗浄方法 |
JPH0851103A (ja) | 1994-08-08 | 1996-02-20 | Fuji Electric Co Ltd | 薄膜の生成方法 |
US5567654A (en) | 1994-09-28 | 1996-10-22 | International Business Machines Corporation | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging |
JPH08133878A (ja) | 1994-11-11 | 1996-05-28 | Mitsubishi Materials Corp | グレーズドセラミック基板の製造方法 |
KR960026128A (ja) | 1994-12-12 | 1996-07-22 | ||
JP3381443B2 (ja) | 1995-02-02 | 2003-02-24 | ソニー株式会社 | 基体から半導体層を分離する方法、半導体素子の製造方法およびsoi基板の製造方法 |
FR2744285B1 (fr) | 1996-01-25 | 1998-03-06 | Commissariat Energie Atomique | Procede de transfert d'une couche mince d'un substrat initial sur un substrat final |
FR2747506B1 (fr) | 1996-04-11 | 1998-05-15 | Commissariat Energie Atomique | Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques |
FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
FR2748850B1 (fr) | 1996-05-15 | 1998-07-24 | Commissariat Energie Atomique | Procede de realisation d'un film mince de materiau solide et applications de ce procede |
JP4001650B2 (ja) | 1996-05-16 | 2007-10-31 | 株式会社リコー | 画像形成装置 |
SG65697A1 (en) | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
US6054363A (en) | 1996-11-15 | 2000-04-25 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor article |
DE19648501A1 (de) | 1996-11-22 | 1998-05-28 | Max Planck Gesellschaft | Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer |
KR100232886B1 (ko) | 1996-11-23 | 1999-12-01 | 김영환 | Soi 웨이퍼 제조방법 |
DE19648759A1 (de) | 1996-11-25 | 1998-05-28 | Max Planck Gesellschaft | Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur |
JPH10163166A (ja) | 1996-11-28 | 1998-06-19 | Mitsubishi Electric Corp | 半導体装置の製造方法及び製造装置 |
FR2756847B1 (fr) | 1996-12-09 | 1999-01-08 | Commissariat Energie Atomique | Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique |
JP3962465B2 (ja) | 1996-12-18 | 2007-08-22 | キヤノン株式会社 | 半導体部材の製造方法 |
KR100304161B1 (ko) | 1996-12-18 | 2001-11-30 | 미다라이 후지오 | 반도체부재의제조방법 |
FR2758907B1 (fr) * | 1997-01-27 | 1999-05-07 | Commissariat Energie Atomique | Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique |
JP3114643B2 (ja) | 1997-02-20 | 2000-12-04 | 日本電気株式会社 | 半導体基板の構造および製造方法 |
US6146979A (en) | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
US5877070A (en) | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
WO1999001893A2 (de) | 1997-06-30 | 1999-01-14 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente |
US6054369A (en) | 1997-06-30 | 2000-04-25 | Intersil Corporation | Lifetime control for semiconductor devices |
US6534380B1 (en) | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
JPH1145862A (ja) | 1997-07-24 | 1999-02-16 | Denso Corp | 半導体基板の製造方法 |
US6103599A (en) | 1997-07-25 | 2000-08-15 | Silicon Genesis Corporation | Planarizing technique for multilayered substrates |
FR2767416B1 (fr) | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
FR2767604B1 (fr) * | 1997-08-19 | 2000-12-01 | Commissariat Energie Atomique | Procede de traitement pour le collage moleculaire et le decollage de deux structures |
JPH1174208A (ja) | 1997-08-27 | 1999-03-16 | Denso Corp | 半導体基板の製造方法 |
JP3412470B2 (ja) | 1997-09-04 | 2003-06-03 | 三菱住友シリコン株式会社 | Soi基板の製造方法 |
US5981400A (en) | 1997-09-18 | 1999-11-09 | Cornell Research Foundation, Inc. | Compliant universal substrate for epitaxial growth |
JP2998724B2 (ja) | 1997-11-10 | 2000-01-11 | 日本電気株式会社 | 張り合わせsoi基板の製造方法 |
FR2771852B1 (fr) * | 1997-12-02 | 1999-12-31 | Commissariat Energie Atomique | Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final |
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
FR2774510B1 (fr) | 1998-02-02 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats, notamment semi-conducteurs |
JP3031904B2 (ja) * | 1998-02-18 | 2000-04-10 | キヤノン株式会社 | 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法 |
TW437078B (en) * | 1998-02-18 | 2001-05-28 | Canon Kk | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof |
JP3809733B2 (ja) | 1998-02-25 | 2006-08-16 | セイコーエプソン株式会社 | 薄膜トランジスタの剥離方法 |
US6057212A (en) | 1998-05-04 | 2000-05-02 | International Business Machines Corporation | Method for making bonded metal back-plane substrates |
US6054370A (en) | 1998-06-30 | 2000-04-25 | Intel Corporation | Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer |
US6118181A (en) | 1998-07-29 | 2000-09-12 | Agilent Technologies, Inc. | System and method for bonding wafers |
US6271101B1 (en) | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
FR2781925B1 (fr) | 1998-07-30 | 2001-11-23 | Commissariat Energie Atomique | Transfert selectif d'elements d'un support vers un autre support |
EP0989593A3 (en) | 1998-09-25 | 2002-01-02 | Canon Kabushiki Kaisha | Substrate separating apparatus and method, and substrate manufacturing method |
FR2784795B1 (fr) | 1998-10-16 | 2000-12-01 | Commissariat Energie Atomique | Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure |
FR2789518B1 (fr) | 1999-02-10 | 2003-06-20 | Commissariat Energie Atomique | Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure |
WO2000063965A1 (en) | 1999-04-21 | 2000-10-26 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
JP2001015721A (ja) | 1999-04-30 | 2001-01-19 | Canon Inc | 複合部材の分離方法及び薄膜の製造方法 |
US6664169B1 (en) | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
US6362082B1 (en) * | 1999-06-28 | 2002-03-26 | Intel Corporation | Methodology for control of short channel effects in MOS transistors |
FR2796491B1 (fr) * | 1999-07-12 | 2001-08-31 | Commissariat Energie Atomique | Procede de decollement de deux elements et dispositif pour sa mise en oeuvre |
AU6905000A (en) | 1999-08-10 | 2001-03-05 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
DE19958803C1 (de) | 1999-12-07 | 2001-08-30 | Fraunhofer Ges Forschung | Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung |
FR2811807B1 (fr) | 2000-07-12 | 2003-07-04 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
FR2818010B1 (fr) | 2000-12-08 | 2003-09-05 | Commissariat Energie Atomique | Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses |
US6774010B2 (en) | 2001-01-25 | 2004-08-10 | International Business Machines Corporation | Transferable device-containing layer for silicon-on-insulator applications |
FR2823373B1 (fr) | 2001-04-10 | 2005-02-04 | Soitec Silicon On Insulator | Dispositif de coupe de couche d'un substrat, et procede associe |
FR2823596B1 (fr) | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
US6759282B2 (en) | 2001-06-12 | 2004-07-06 | International Business Machines Corporation | Method and structure for buried circuits and devices |
US6645831B1 (en) | 2002-05-07 | 2003-11-11 | Intel Corporation | Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide |
US7535100B2 (en) | 2002-07-12 | 2009-05-19 | The United States Of America As Represented By The Secretary Of The Navy | Wafer bonding of thinned electronic materials and circuits to high performance substrates |
JP4199504B2 (ja) | 2002-09-24 | 2008-12-17 | イーグル工業株式会社 | 摺動部品及びその製造方法 |
US7071077B2 (en) | 2003-03-26 | 2006-07-04 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Method for preparing a bonding surface of a semiconductor layer of a wafer |
FR2855910B1 (fr) | 2003-06-06 | 2005-07-15 | Commissariat Energie Atomique | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque |
FR2876220B1 (fr) | 2004-10-06 | 2007-09-28 | Commissariat Energie Atomique | Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. |
FR2876219B1 (fr) | 2004-10-06 | 2006-11-24 | Commissariat Energie Atomique | Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. |
-
2001
- 2001-04-13 FR FR0105129A patent/FR2823596B1/fr not_active Expired - Fee Related
-
2002
- 2002-04-11 CN CNB028096819A patent/CN100355025C/zh not_active Expired - Lifetime
- 2002-04-11 JP JP2002581571A patent/JP4540933B2/ja not_active Expired - Lifetime
- 2002-04-11 KR KR1020037013311A patent/KR100933897B1/ko active IP Right Grant
- 2002-04-11 EP EP02732806.1A patent/EP1378003B1/fr not_active Expired - Lifetime
- 2002-04-11 WO PCT/FR2002/001266 patent/WO2002084721A2/fr active Application Filing
- 2002-04-11 US US10/468,223 patent/US7713369B2/en not_active Expired - Lifetime
- 2002-04-11 AU AU2002304525A patent/AU2002304525A1/en not_active Abandoned
- 2002-04-12 TW TW091107432A patent/TW577102B/zh not_active IP Right Cessation
-
2009
- 2009-12-28 JP JP2009297080A patent/JP2010114456A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101392133B1 (ko) * | 2012-08-20 | 2014-05-07 | 세종대학교산학협력단 | 서로 다른 젖음성을 갖는 영역들을 구비하는 캐리어 기판, 이를 사용한 소자 기판 처리 방법 |
KR20190117573A (ko) * | 2017-02-17 | 2019-10-16 | 소이텍 | 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹 |
KR102537290B1 (ko) * | 2017-02-17 | 2023-05-30 | 소이텍 | 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹 |
Also Published As
Publication number | Publication date |
---|---|
WO2002084721A2 (fr) | 2002-10-24 |
EP1378003A2 (fr) | 2004-01-07 |
US20050029224A1 (en) | 2005-02-10 |
KR20040000425A (ko) | 2004-01-03 |
EP1378003B1 (fr) | 2017-11-08 |
JP4540933B2 (ja) | 2010-09-08 |
FR2823596A1 (fr) | 2002-10-18 |
KR100933897B1 (ko) | 2009-12-28 |
TW577102B (en) | 2004-02-21 |
CN1528009A (zh) | 2004-09-08 |
AU2002304525A1 (en) | 2002-10-28 |
WO2002084721A3 (fr) | 2003-11-06 |
JP2004535664A (ja) | 2004-11-25 |
FR2823596B1 (fr) | 2004-08-20 |
US7713369B2 (en) | 2010-05-11 |
CN100355025C (zh) | 2007-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4540933B2 (ja) | 薄層形成方法 | |
KR100991395B1 (ko) | 제어된 기계적 강도를 가진 분리가능 구조물 및 동 구조물을 생산하는 방법 | |
US7045878B2 (en) | Selectively bonded thin film layer and substrate layer for processing of useful devices | |
US20040187766A1 (en) | Method of fabricating monocrystalline crystals | |
US7344957B2 (en) | SOI wafer with cooling channels and a method of manufacture thereof | |
US8420506B2 (en) | Process for cleaving a substrate | |
US20080258265A1 (en) | Methods for forming an assembly for transfer of a useful layer | |
KR100917941B1 (ko) | 임시 지지부가 분리되는 기판의 제조 공정 및 관련 기판 | |
WO2007019493A2 (en) | Process for making single crystalline flakes using deep etching | |
US7176554B2 (en) | Methods for producing a semiconductor entity | |
US7439160B2 (en) | Methods for producing a semiconductor entity | |
CN111183513A (zh) | 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆 | |
JP2007036279A (ja) | 半導体基板の作製方法 | |
KR20060033917A (ko) | 화학적 처리에 대한 보호층을 포함하는 구조체 제조방법 | |
JP3013932B2 (ja) | 半導体部材の製造方法および半導体部材 | |
JP2007019112A (ja) | 半導体チップの製造方法、分離装置及び分離方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110815 |