JP2007287965A - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP2007287965A
JP2007287965A JP2006114268A JP2006114268A JP2007287965A JP 2007287965 A JP2007287965 A JP 2007287965A JP 2006114268 A JP2006114268 A JP 2006114268A JP 2006114268 A JP2006114268 A JP 2006114268A JP 2007287965 A JP2007287965 A JP 2007287965A
Authority
JP
Japan
Prior art keywords
soi
layer
wafer
soi layer
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006114268A
Other languages
English (en)
Other versions
JP5124973B2 (ja
Inventor
Takeshi Otsuki
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2006114268A priority Critical patent/JP5124973B2/ja
Publication of JP2007287965A publication Critical patent/JP2007287965A/ja
Application granted granted Critical
Publication of JP5124973B2 publication Critical patent/JP5124973B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】SOI層の上に、より確実に高品質のエピタキシャル層を成長させることのできるSOIウェーハの製造方法を提供する。
【解決手段】少なくとも、絶縁体上にSOI層を形成した基板を作製し、該SOI層の上にエピタキシャル層を成長させて、絶縁体上にSOI層、エピタキシャル層を形成したSOIウェーハを製造する方法であって、少なくとも、前記絶縁体上にSOI層を形成した基板を作製した後、前記エピタキシャル層を成長させる前に、前記基板をHFで処理し、その後、前記SOI層の上にエピタキシャル層を成長させることを特徴とするSOIウェーハの製造方法。
【選択図】図1

Description

本発明は、絶縁体上にSOI(Silicon On Insulator)層、エピタキシャル層を形成したSOIウェーハの製造方法に関する。
SOI層を用いた半導体デバイスとしては、例えば、CMOS等のMOS型ICや、高耐圧型ICさらには、D−RAMなどのRAM等の半導体メモリやシステムLSIといったものがあり、種々の電子部品として開発・製品化されている。SOIウェーハとしては、例えば、シリコン単結晶基板(以下、ベースウェーハともいう)上に絶縁体となるシリコン酸化膜を形成し、その上にシリコン単結晶をSOI(Silicon on Insulator)層として積層形成したものがある。
上記したSOIウェーハを製造するにあたり、その代表的な製造方法に貼り合わせ法がある。この貼り合わせ法は、支持基板となる第一基板(ベースウェーハ)と、デバイス形成領域であるSOI層となる第二基板(以下、ボンドウェーハともいう)とをシリコン酸化膜などの絶縁体を介して貼り合わせた後、ボンドウェーハを所望の膜厚まで減厚し、薄膜化する過程を経てボンドウェーハをSOI層とするものである(例えば、特許文献1参照)。また、SOIウェーハを製造する方法としては、貼り合わせに水素イオン注入を組み合わせたイオン注入剥離法(UNIBOND、Smart Cut(登録商標)ともいう)(例えば、特許文献2,3参照)や、あるいは、酸素イオンを注入し熱処理により絶縁体となる埋め込み酸化膜(BOX膜)を形成するSIMOX法などもある。
この貼り合わせ法やその他の方法により製造されるSOIウェーハは、鏡面研磨ウエーハ(PW)と比較して多種多様な熱処理工程を経ている。例えば、貼り合わせ法では、BOX膜となる酸化膜形成のための熱処理や、結合強度を得るための熱処理、SIMOX法では、注入酸素イオンを元にしたBOX膜形成のための熱処理などである。
このようにして製造したSOIウェーハには色々な使用方法がある。例えば、SOI層に拡散などを施して、ヒ素、アンチモン等の不純物を導入し、高濃度拡散層を作り込み、そのSOI層の上にエピタキシャル層を成長させて、デバイス形成に用いることが考えられる。高濃度拡散層を作り込むことで、バイポーラIC等の3次元構造化、高耐圧化を図ることができる。
ところが、この場合、SOI層上に成長させたエピタキシャル層の品質が必ずしも良好とはいえないことがあった。すなわち、SOI層上に成長させたエピタキシャル層に結晶欠陥(エピ欠陥)が発生するなどし、エピタキシャル層の品質が劣化するという問題が多発していた。このようにエピタキシャル層に結晶欠陥が発生すると、例えば、ゲート酸化膜耐圧などに悪影響を及ぼすことになる。
特開平8−264740号公報 特許第3048201号明細書 特開2000−30992号公報
本発明は、SOI層の上に、より確実に高品質のエピタキシャル層を成長させることのできるSOIウェーハの製造方法を提供することを目的とする。
上記目的を達成するため、本発明は、少なくとも、絶縁体上にSOI層を形成した基板を作製し、該SOI層の上にエピタキシャル層を成長させて、絶縁体上にSOI層、エピタキシャル層を形成したSOIウェーハを製造する方法であって、少なくとも、前記絶縁体上にSOI層を形成した基板を作製した後、前記エピタキシャル層を成長させる前に、前記基板をHFで処理し、その後、前記SOI層の上にエピタキシャル層を成長させることを特徴とするSOIウェーハの製造方法を提供する(請求項1)。
例えば、チョクラルスキー(CZ)法により製造したシリコン単結晶には、多かれ少なかれCOPが存在する。このようなシリコン単結晶を用いてSOI層を形成した場合、SOIウェーハの製造工程での多種多様な熱処理でCOPの内壁に酸化膜が形成され、その内壁酸化膜がSOI層の表面に露出した状態となる。そして、このような状態でエピタキシャル層を成長させると、エピタキシャル層に結晶欠陥が生じてしまう。
また、CZウェーハには、酸素が溶解しており、熱処理により酸素析出物となり、これを核にして、エピ欠陥が生じる。
これに対して、本発明では、絶縁体上にSOI層を形成した基板を作製した後、エピタキシャル層を成長させる前に、基板をHFで処理する。これにより、SOI層の表面に露出したCOPの内壁酸化膜及び酸素析出物を除去する(請求項8)。そして、その後、該SOI層の上にエピタキシャル層を成長させる。このため、SOI層の上に、COPの内壁酸化膜や酸素析出物に起因するエピ欠陥の発生を防止して、より確実に高品質のエピタキシャル層を成長させることができる。
また、本発明のSOIウェーハの製造方法では、前記絶縁体上に形成したSOI層を、不純物を導入したものとすることができる(請求項2)。
例えば、SOI層に、ヒ素、アンチモン等の不純物を導入することで、高濃度拡散層を作り込む。このように、高濃度拡散層を作り込むことで、バイポーラIC等の3次元構造化、高耐圧化を図ることができる。また、このような高濃度拡散層であるSOI層上にエピタキシャル層を成長させる場合に、特にエピ欠陥が発生し易いので、本発明が有効である。
また、本発明のSOIウェーハの製造方法では、前記絶縁体上にSOI層を形成した基板の作製を、少なくとも、支持基板となるベースウェーハとSOI層となるボンドウェーハを貼り合わせて、該ボンドウェーハを薄膜化してSOI層とする貼り合わせ法により行うことができる(請求項3)。
このように、絶縁体上にSOI層を形成した基板の作製を貼り合わせ法により行うことで、比較的に結晶性の高い薄膜SOI層を形成することができる。
この場合、前記ボンドウェーハの薄膜化を、研削・研磨により行うことができる(請求項4)。
このように、ボンドウェーハの薄膜化を、研削・研磨により行うことで、結晶性の良好なSOI層をより確実に形成することができる。特に研磨後にCOPや酸素析出物が露出していると、酸化膜の存在により、エピタキシャル層に欠陥が発生し易いので、本発明が有効である。
あるいは、前記ボンドウェーハの薄膜化を、少なくとも、前記ボンドウェーハ内部にイオン注入層を形成し、該ウェーハのイオン注入した側の面を前記ベースウェーハと貼り合わせて、該貼り合わされたウェーハに対して熱処理を施し、前記イオン注入層を境界として剥離させるイオン注入剥離法により行うこともできる(請求項5)。
このように、ボンドウェーハの薄膜化をイオン注入剥離法により行うことで、比較的容易に膜厚均一性の高い極薄のSOI層を形成することができる。
そして、この場合、前記イオン注入剥離法により薄膜化を行った後、SOI層の表面を鏡面研磨するのが好ましい(請求項6)。
このように、SOI層の表面を鏡面研磨することで、剥離処理で入ったヘイズと呼ばれる表面粗さや、イオン注入により生じた結晶欠陥を十分に除去することができる。そして、この場合も、特に研磨後にCOPや酸素析出物が露出していると、酸化膜の存在により、エピタキシャル層に欠陥が発生し易いので、本発明が有効である。こうして、SOI層の上により一層確実に高品質のエピタキシャル層を成長させることができる。
また、本発明のSOIウェーハの製造方法では、前記絶縁体を、シリコン酸化膜とするのが好ましい(請求項7)。
シリコン酸化膜は、緻密な膜質のものを比較的容易に形成することができる。このため、比較的に優れた絶縁耐圧を得ることができる。
以上説明したように、本発明のSOIウェーハの製造方法では、絶縁体上にSOI層を形成した基板を作製した後、エピタキシャル層を成長させる前に、基板をHFで処理し、その後、SOI層の上にエピタキシャル層を成長させる。このため、SOI層の上に、より確実にエピ欠陥のない高品質のエピタキシャル層を成長させることができる。
以下、本発明についてさらに詳述する。
前述のように、SOI層上へエピタキシャル層を成長させる場合、エピタキシャル層に結晶欠陥が発生するなどし、エピタキシャル層の品質が劣化するという問題が多発していた。そこで、本発明者は、エピタキシャル層に結晶欠陥が発生する原因を解明すべく鋭意調査を行った。
その結果、本発明者は、エピタキシャル層に結晶欠陥が発生する大きな原因の一つが、SOI層の表面に露出したCOPの内壁酸化膜及び酸素析出物であることを見出した。以下、この点について詳しく説明する。
SOIウェーハの製造には、一般的に、チョクラルスキー法により製造したシリコン単結晶が利用されている。このチョクラルスキー法によるシリコン単結晶からなる基板には、COPと呼ばれる結晶欠陥が多かれ少なかれ存在することは周知の事実である。
ここで、COP(Crystal Originated Particle)とは、シリコン単結晶基板中に存在する空孔欠陥で、Secco エッチではFPD(Flow Pattern Defect)になる欠陥が、SC−1洗浄(NH4 OH:H22 :H2 O=1:1:10の混合液による洗浄)では選択エッチング液として働き、COPになる。このCOPは光散乱法で調べられる(例えば、「M. Kato et. al., Jpn. J. Appl. Phys., 35, 5597 (1996)」参照)。
SOIウェーハは、例えばこのCOPが存在するシリコン単結晶基板を用いて、多種多様な高温熱処理を施して作製される。そうすると、熱処理により、基板の表面に存在するCOPはもとより、表面近傍のバルク中に存在するCOPも、その内壁が酸化される。COPの大きさは0.2μm程度と比較的小さい。このため、高温熱処理により内部が酸化され、条件によっては、完全に酸化膜で埋まってしまう。
図4は、内壁が酸化されたCOPの様子を示す模式図である。
この内壁酸化膜7が形成されたCOPは、表面近傍バルク中に存在するものであり、薄膜化してSOI層とする前には、基板中に完全に埋没している。ところが、この状態で、研削・研磨等により薄膜化しSOI層を形成すると、COPの内壁酸化膜7が、研磨面8に露出する。
この表面に露出したCOPをSEM(Scanning Electron Microscope)で観察した例を、図5に示す。図5を見ると、COP特有のツイン形状をしており、さらに内部が酸化膜で埋まっていることが分かる。
この空孔内を満たしている内壁酸化膜は非常に厚く、通常の研磨後に行なう洗浄では、このような酸化膜の存在を想定していないために、除去することが困難である。このため、図6に示すように、表面に内壁酸化膜7が部分的に残留することになる。従来は、このような状態でエピタキシャル層10を成長させるため、内壁酸化膜7が残留した箇所において、エピタキシャル層10に結晶欠陥(エピ欠陥)9が生じていたのである。
そこで、本発明者は、絶縁体上にSOI層を形成した基板を作製した後、エピタキシャル層を成長させる前に、該基板をHFで処理することで、SOI層の表面に露出したCOPの内壁酸化膜を完全に除去することができ、そして、その後、該SOI層の上にエピタキシャル層を成長させることで、SOI層の上に、エピ欠陥のない高品質のエピタキシャル層を成長させることができることに想到し、本発明を完成させた。尚、酸素析出物は、COPの内壁酸化膜よりも短時間でHF処理できるため、内壁酸化膜に注目している。
以下、図面を参照しながら、本発明についてより具体的に説明する。
図2は、本発明の方法で製造したSOIウェーハの一例を示す概略断面図である。
このSOIウェーハは、ベースウェーハ5上の絶縁体3の上にSOI層2、エピタキシャル層1を形成したものである。そして、SOI層2の上のエピタキシャル層1は、エピ欠陥がほとんどなく、非常に高品質である。このため、このSOIウェーハを用いることで、高品質のデバイスを高い歩留りで製造することができる。
絶縁体3としては、シリコン単結晶基板上に形成されたシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜等が挙げられる他、ベースウェーハ自体を絶縁性の石英、炭化珪素、アルミナ等とすることができる。特に、シリコン酸化膜は、緻密な膜質のものを比較的容易に形成することが可能である。このため、シリコン酸化膜を絶縁体として用いることで、比較的に優れた絶縁耐圧を得ることができる。
また、絶縁体3上に形成したSOI層2を、不純物を高濃度に拡散して導入したものとすることができる。例えば、SOI層に、ヒ素、アンチモン等の不純物を導入することで、高濃度拡散層を作り込む。このように、高濃度拡散層を作り込むことで、バイポーラIC等の3次元構造化、高耐圧化を図ることができる。
尚、高濃度拡散層のヒ素、アンチモン等の濃度は、規格に応じて適宜選択される。
このようなSOIウェーハは、例えば、図1に示す本発明の方法を用いて製造することができる。以下では、SOI層を、チョクラルスキー法により製造したシリコン単結晶から形成した場合を例に挙げて説明する。
先ず、絶縁体上にSOI層を形成した基板を作製する(図1(a)参照)。
このSOI基板中のSOI層は、チョクラルスキー法により製造したシリコン単結晶から形成する。この基板を作製した直後のSOI層表面には、前述のように、COPの内壁酸化膜が露出している。
次に、上記作製した基板をHFで処理する(図1(b)参照)。
このHF処理により、SOI層の表面に露出したCOPの内壁酸化膜と酸素析出物を除去する。
HF処理に用いるHFの濃度は、COPの内壁酸化膜と酸素析出物を十分に除去することができれば、特に制限されない。ただし、0.1容量%以上とすれば、エッチング速度が十分に速くなり、比較的短時間でHF処理を終えることができる。一方、10容量%以下とすれば、SOI層の表面あれを効果的に抑制することができる。
また、HF処理の時間も、COPの内壁酸化膜と酸素析出物を十分に除去することができれば、特に制限されない。ただし、生産性の観点から、HF処理の時間は、短ければ短いほど好ましい。一方、SOI層の表面あれを効果的に抑制するという観点から、24時間以内とするのが好ましい。
その後、SOI層の上にエピタキシャル層を成長させる(図1(c)参照)。
これにより、絶縁体上にSOI層、エピタキシャル層を形成したSOIウェーハを製造することができる。
上記のようにHF処理により、SOI層表面に露出したCOPの内壁酸化膜と酸素析出物を除去することにより、内壁酸化膜や酸素析出物が原因で生じていた結晶欠陥の発生を効果的に抑制することができるので、SOI層の上に、より確実にエピ欠陥のない高品質のエピタキシャル層を成長させることができる。
尚、絶縁体上にSOI層を形成した基板の作製(図1(a))は、例えば、以下に説明する貼り合わせ法により行うことができる(図3参照)。
先ず、支持基板となるベースウェーハ5とSOI層となるボンドウェーハ4を用意する(図3(a)参照)。
ベースウェーハ5、ボンドウェーハ4としては、例えば、シリコン単結晶からなるものを用いる。
次に、ボンドウェーハ4に絶縁体となるシリコン酸化膜6を形成する(図3(b)参照)。シリコン酸化膜6の形成は、例えば、ウエット酸化やドライ酸化により形成することができるが、CVD(ChemicalVapor Deposition)等の方法を採用することも可能である。シリコン酸化膜の膜厚は、製品の規格により適宜選択されるが、例えばMOS−FET等の絶縁層として使用することを考慮する場合には、50nm以上2μm以下程度の膜厚とする。
なお、上記では、シリコン酸化膜を形成して絶縁体としているが、シリコン窒化膜、シリコン酸化窒化膜等を形成して絶縁体としても良い。また、石英、炭化珪素、アルミナ等の基板をベースウェーハとし、これを絶縁体としても良い。ただし、シリコン酸化膜は、上記のようにウエット酸化やドライ酸化などを用いて緻密な膜質のものを簡便に形成することができるという利点がある。さらに、シリコン酸化膜は、ベースウェーハ5の方に形成してもよく、ボンドウェーハとベースウェーハの両方に形成しても良い。
次に、ベースウェーハ5とシリコン酸化膜6を形成したボンドウェーハ4を貼り合わせる(図3(c)参照)。常温の清浄な雰囲気下で2枚のウエーハ4,5の表面同士を接触させることにより、接着剤等を用いることなくウェーハ同士が接合する。その後、所定の結合強度を得るために、熱処理(結合熱処理)を施す。一般的には酸化雰囲気を利用し、温度も1000℃以上の高温を利用する。
そして、最後に、研削・研磨によりボンドウェーハの薄膜化を行い、所望の厚さのSOI層を形成する(図3(d)参照)。これにより、絶縁体上にSOI層を形成した基板が作製される。
ボンドウェーハの薄膜化を、研削・研磨により行うことで、結晶性の良好なSOI層をより確実に形成することができる。研削・研磨の方法としては、通常用いられるいずれの方法を用いることもできるが、研削としては、平面研削が良く、研磨としては、通常の鏡面研磨ウェーハの製造工程と同様の機械化学研磨(CMP)による鏡面研磨が好ましい。
一方、ボンドウェーハの薄膜化は、上記研削・研磨による方法の他、イオン注入剥離法により行うこともできる。ボンドウェーハの薄膜化をイオン注入剥離法により行うことで、比較的容易に膜厚均一性の高いSOI層を形成することができる。
この場合、先ず、図3(b)でシリコン酸化膜6を形成した後、ボンドウェーハ4の内部にイオン注入層(不図示)を形成する。
すなわち、ボンドウェーハの片面に対して水素イオンを注入し、イオンの平均進入深さにおいて表面に平行なイオン注入層を形成する。このときの注入温度は例えば25〜450℃とすることができる。なお、水素イオンのほかに、例えば希ガスイオンあるいは、これらの両方を注入することもできる。
そして、イオン注入層の形成後、ボンドウェーハ4のイオン注入した側の面をベースウェーハ5と貼り合わせる(図3(c)参照)。
次に、貼り合わせたウェーハに対して熱処理を施し、前記イオン注入層を境界として剥離させることにより、ボンドウェーハを薄膜化する(図3(d)参照)。この時、例えば、不活性ガス雰囲気下で約500℃の熱処理(剥離熱処理)を施す。この剥離熱処理により、イオン注入層において原子レベルでの割れが生じ、これを境界として剥離させることができる。
その後、所定の結合強度を得るために、熱処理(結合熱処理)を施す。
これにより、絶縁体上にSOI層を形成した基板を作製する。
尚、前記イオン注入剥離法により薄膜化を行った後、SOI層の表面を鏡面研磨するのが好ましい。すなわち、タッチポリッシュと呼ばれる研磨代の極めて少ない鏡面研磨を行うのが好ましい。この時の研磨代は、例えば、5nm〜400nm程度とする。これにより、剥離熱処理で入ったヘイズと呼ばれる表面粗さや、イオン注入により生じた結晶欠陥を除去することができる。このため、SOI層の上により一層確実に高品質のエピタキシャル層を成長させることができる。
また、SOI層へのヒ素、アンチモン等の不純物の導入は、前記拡散法によるのみならずイオン注入等により行うことができる。不純物の導入をイオン注入で行う場合は、例えば、貼り合わせ前のボンドウェーハに不純物を導入しておき、これをベースウェーハと貼り合わせて絶縁体上にSOI層を形成した基板を作製する。これにより、絶縁体上に形成したSOI層を、不純物を導入したものとすることができる。
以下に本発明の実施例を挙げて、本発明をより詳細に説明するが、これらは本発明を限定するものではない。
(実施例1)
先ず、導電型N型、直径150mm、結晶方位<100>であるシリコン単結晶ウェーハを、ベースウェーハとボンドウェーハとして用意した(図3(a)参照)。なお、このウェーハをN型にするためのドーパントとしてリンを用いた。
次に、ボンドウェーハを酸化炉に投入し、パイロ雰囲気下で1.5ミクロンの酸化膜を形成した(図3(b)参照)。
次に、酸化膜付きボンドウェーハを、もう一枚のウェーハ(ベースウェーハ)と貼り合わせた(図3(c)参照)。その後結合熱処理として、1100℃ / パイロ雰囲気下で処理を行なった。
次に、ボンドウェーハ側を研削・研磨し、膜厚を1ミクロンのSOI層(活性層)2とし、酸化膜6は絶縁体3とした(図3(d)参照)。
こうして作製した絶縁体(シリコン酸化膜)上にSOI層を形成した基板を、1容量%のHFにて10分間洗浄した。その後、RCA洗浄を行なった。洗浄後にSOI層の表面を観察したところ、COPの内壁酸化膜及び酸素析出物が除去されていることを確認できた。
次に、このSOI層の上にエピタキシャル層を成長させた。エピタキシャル層の厚さは、5ミクロンとした。また、導電型はリンドープのN型とし、抵抗率を5Ω・cmとした。
このようにして、絶縁体(シリコン酸化膜)上にSOI層、エピタキシャル層を形成したSOIウェーハを製造した。
この後、ゲート酸化膜として25nmの酸化膜を成長後、Poly−Si電極をCVD及びフォトリソグラフィーにより形成した。そして、破壊電圧測定を行なった。その結果を、図7に示す。図7を見ると、偶発破壊は観察されておらず良好な特性を示し、エピタキシャル層が高品質であることが分かる。
(比較例1)
先ず、導電型N型、直径150mm、結晶方位<100>であるシリコン単結晶ウェーハを、ベースウェーハとボンドウェーハとして用意した(図3(a)参照)。なお、このウェーハをN型にするためのドーパントとしてリンを用いた。
次に、ボンドウェーハを酸化炉に投入し、パイロ雰囲気下で1.5ミクロンの酸化膜を形成した(図3(b)参照)。
次に、酸化膜付きボンドウェーハを、もう一枚のウェーハ(ベースウェーハ)と貼り合わせた(図3(c)参照)。その後結合熱処理として、1100℃ / パイロ雰囲気下で処理を行なった。
次に、ボンドウェーハ側を研削・研磨し、SOI層(活性層)の膜厚を1ミクロンとした(図3(d)参照)。
こうして作製した絶縁体(シリコン酸化膜)上にSOI層を形成した基板に対して、HF処理は行わず、RCA洗浄のみを行なった。洗浄後にSOI層の表面を観察したところ、COPの内壁酸化膜及び酸素析出物が露出していた。
次に、このSOI層の上にエピタキシャル層を成長させた。エピタキシャル層の厚さは、5ミクロンとした。また、導電型はリンドープのN型とし、抵抗率を5Ω・cmとした。
このようにして、絶縁体(シリコン酸化膜)上にSOI層、エピタキシャル層を形成したSOIウェーハを製造した。
この後、ゲート酸化膜として25nmの酸化膜を成長後、Poly−Si電極をCVD及びフォトリソグラフィーにより形成した。そして、破壊電圧測定を行なった。その結果を、図8に示す。図8を見ると、実施例とは異なり、高電界側で偶発破壊が観察されており、エピタキシャル層が実施例と比較して劣っていることが分かる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
上記では、ボンドウェーハとしてチョクラルスキー法によるものを用い、貼り合わせ法でSOI層を作製する場合につき例を挙げて説明したが、本発明はこれに限定されない。エピタキシャル層を成長させる前のSOI層上に酸化膜に基づく欠陥があれば、その上に形成されるエピタキシャル層にエピ欠陥が形成される原因となり得るので、これをHFにて除去すれば良いことは、FZ法に基づく基板やSIMOX法でSOI基板を作製した場合も同様であり、本発明を適用できる。
本発明のSOIウェーハの製造方法の一例を示すフローシートである。 本発明の方法で製造したSOIウェーハの一例を示す概略断面図である。 貼り合わせ法についての説明図である。 内壁が酸化されたCOPの様子を示す模式図である 研磨後表面に露出したCOPの内壁酸化膜の様子を示すSEM像である。 エピタキシャル層に発生した結晶欠陥の様子を示す概略断面図である。 SOIウェーハの破壊電圧測定の結果を示すグラフ(電流−電圧特性)である(実施例1)。 SOIウェーハの破壊電圧測定の結果を示すグラフ(電流−電圧特性)である(比較例1)。
符号の説明
1,10…エピタキシャル層、2…SOI層、 3…絶縁体、 4…ボンドウェーハ、
5…ベースウェーハ、 6…シリコン酸化膜、 7…COPの内壁酸化膜、
8…研磨面、 9…結晶欠陥。

Claims (8)

  1. 少なくとも、絶縁体上にSOI層を形成した基板を作製し、該SOI層の上にエピタキシャル層を成長させて、絶縁体上にSOI層、エピタキシャル層を形成したSOIウェーハを製造する方法であって、少なくとも、前記絶縁体上にSOI層を形成した基板を作製した後、前記エピタキシャル層を成長させる前に、前記基板をHFで処理し、その後、前記SOI層の上にエピタキシャル層を成長させることを特徴とするSOIウェーハの製造方法。
  2. 前記絶縁体上に形成したSOI層を、不純物を導入したものとすることを特徴とする請求項1に記載のSOIウェーハの製造方法。
  3. 前記絶縁体上にSOI層を形成した基板の作製を、少なくとも、支持基板となるベースウェーハとSOI層となるボンドウェーハを貼り合わせて、該ボンドウェーハを薄膜化してSOI層とする貼り合わせ法により行うことを特徴とする請求項1又は請求項2に記載のSOIウェーハの製造方法。
  4. 前記ボンドウェーハの薄膜化を、研削・研磨により行うことを特徴とする請求項3に記載のSOIウェーハの製造方法。
  5. 前記ボンドウェーハの薄膜化を、少なくとも、前記ボンドウェーハ内部にイオン注入層を形成し、該ウェーハのイオン注入した側の面を前記ベースウェーハと貼り合わせて、該貼り合わされたウェーハに対して熱処理を施し、前記イオン注入層を境界として剥離させるイオン注入剥離法により行うことを特徴とする請求項3に記載のSOIウェーハの製造方法。
  6. 前記イオン注入剥離法により薄膜化を行った後、SOI層の表面を鏡面研磨することを特徴とする請求項5に記載のSOIウェーハの製造方法。
  7. 前記絶縁体を、シリコン酸化膜とすることを特徴とする請求項1乃至請求項6のいずれか1項に記載のSOIウェーハの製造方法。
  8. 前記SOI層を、チョクラルスキー法により製造したシリコン単結晶からなるものとし、前記HF処理により、前記SOI層の表面に露出したCOPの内壁酸化膜及び酸素析出物を除去することを特徴とする請求項1乃至請求項7のいずれか1項に記載のSOIウェーハの製造方法。
JP2006114268A 2006-04-18 2006-04-18 Soiウェーハの製造方法 Active JP5124973B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006114268A JP5124973B2 (ja) 2006-04-18 2006-04-18 Soiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006114268A JP5124973B2 (ja) 2006-04-18 2006-04-18 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2007287965A true JP2007287965A (ja) 2007-11-01
JP5124973B2 JP5124973B2 (ja) 2013-01-23

Family

ID=38759442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006114268A Active JP5124973B2 (ja) 2006-04-18 2006-04-18 Soiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5124973B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220364A (ja) * 2013-05-08 2014-11-20 株式会社豊田自動織機 半導体基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11100299A (ja) * 1997-09-29 1999-04-13 Mitsubishi Materials Silicon Corp 薄膜エピタキシャルウェーハの製造方法およびこの方法により製造された薄膜エピタキシャルウェーハ
JPH11307455A (ja) * 1998-04-20 1999-11-05 Sony Corp 基板およびその製造方法
JP2000030995A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP2004281805A (ja) * 2003-03-17 2004-10-07 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの平坦化処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11100299A (ja) * 1997-09-29 1999-04-13 Mitsubishi Materials Silicon Corp 薄膜エピタキシャルウェーハの製造方法およびこの方法により製造された薄膜エピタキシャルウェーハ
JPH11307455A (ja) * 1998-04-20 1999-11-05 Sony Corp 基板およびその製造方法
JP2000030995A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP2004281805A (ja) * 2003-03-17 2004-10-07 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの平坦化処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220364A (ja) * 2013-05-08 2014-11-20 株式会社豊田自動織機 半導体基板の製造方法

Also Published As

Publication number Publication date
JP5124973B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
JP3762144B2 (ja) Soi基板の作製方法
JP2006216826A (ja) Soiウェーハの製造方法
JP5706391B2 (ja) Soiウエーハの製造方法
JP2000082679A (ja) 半導体基板とその作製方法
JP5532680B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
JP2002305292A (ja) Soiウエーハおよびその製造方法
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
JP5183958B2 (ja) Soiウエーハの製造方法
US20090004825A1 (en) Method of manufacturing semiconductor substrate
JP5865057B2 (ja) 半導体基板の再生方法、及びsoi基板の作製方法
JP2006165061A (ja) Soiウェーハの製造方法
JP5625239B2 (ja) 貼り合わせウェーハの製造方法
JP5124973B2 (ja) Soiウェーハの製造方法
JP2012129347A (ja) 貼り合わせsoiウエーハの製造方法
JP2011029594A (ja) Soiウェーハの製造方法及びsoiウェーハ
JP5766901B2 (ja) 貼り合わせウェーハの製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
WO2019239763A1 (ja) 貼り合わせsoiウェーハの製造方法及び貼り合わせsoiウェーハ
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
KR100327339B1 (ko) 어닐링을 수반한 반도체 웨이퍼의 제조방법 및 반도체 소자의 제조방법
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5124973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250