JP2006080339A - 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 - Google Patents

貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 Download PDF

Info

Publication number
JP2006080339A
JP2006080339A JP2004263574A JP2004263574A JP2006080339A JP 2006080339 A JP2006080339 A JP 2006080339A JP 2004263574 A JP2004263574 A JP 2004263574A JP 2004263574 A JP2004263574 A JP 2004263574A JP 2006080339 A JP2006080339 A JP 2006080339A
Authority
JP
Japan
Prior art keywords
wafer
bonded wafer
width
bonded
terrace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004263574A
Other languages
English (en)
Other versions
JP4617788B2 (ja
Inventor
Naoto Tate
直人 楯
Ken Oshida
建 押田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004263574A priority Critical patent/JP4617788B2/ja
Publication of JP2006080339A publication Critical patent/JP2006080339A/ja
Application granted granted Critical
Publication of JP4617788B2 publication Critical patent/JP4617788B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

【課題】貼り合わせウェーハ外周のテラス部の幅を簡単かつ正確に測定できる貼り合わせウェーハの評価方法を提供する。
【解決手段】少なくとも、ベースウェーハとボンドウェーハとを貼り合わせた後、ボンドウェーハを薄膜化してベースウェーハ上に薄膜を形成した貼り合わせウェーハを評価する方法であって、光源から発した光を貼り合わせウェーハの表面で反射させ、該反射した光を受光面に投影させる魔鏡法により、貼り合わせウェーハ表面の投影像を得て、該投影像を用いて、貼り合わせウェーハの外周部に存在する前記ベースウェーハ上に前記薄膜がないテラス部の幅を測定することを特徴とする貼り合わせウェーハの評価方法。
【選択図】なし

Description

本発明は、貼り合わせ法により製造した貼り合わせウェーハの評価方法に関し、より詳しくは、貼り合わせウェーハの外周部に存在するテラス部の幅を測定する貼り合わせウェーハの評価方法に関する。
近年、電気的に絶縁性のあるシリコン酸化膜の上にSOI(Silicon On Insulator)層が形成されたSOI構造を有するSOIウェーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能LSIウェーハとして特に注目されている。これは、SOIウェーハではベースウェーハとSOI層の間にBOX(Buried Oxide)層と呼ばれるシリコン酸化膜が存在するため、SOI層に形成する電子デバイスは耐電圧が高く、α線のソフトエラー率も低くなるという大きな利点を有するためである。
このようなSOIウェーハの原料となるシリコンウェーハは、チョクラルスキー法(CZ法)やフローティングゾーン法(FZ法)等の方法により単結晶インゴットを製造する工程と、その単結晶インゴットをスライスしてウェーハに加工する工程と、そのウェーハをラッピング、エッチング、研削、研磨する工程、さらに、その表面を鏡面研磨する工程、洗浄する工程等を経て製造される。
そして、このように製造されたシリコンウェーハから、SOIウェーハは、大きく分けて以下の二種類の方法により製造される。
第一の方法は、シリコンウェーハの表層から酸素イオンを注入し、その後の熱処理にて二つのシリコン単結晶層間にシリコン酸化膜を形成するSIMOX(Separation by Implanted Oxygen)法である。そして、第二の方法は、ベースウェーハとボンドウェーハとを酸化膜を介して貼り合わせた後、ボンドウェーハを薄膜化してSOI構造とする貼り合わせ法である。両者ともに特徴があるが、SOI層の結晶性が優れているなどの点から第二の方法である貼り合わせ法が注目されている。
このような貼り合わせ法により作製したSOIウェーハの概略図を図3に示す。図3(a)は、平面図であり、図3(b)は、図3(a)中のAの部分の断面図である。
このSOIウェーハ30は、ベースウェーハ31、BOX層32、SOI層33からなる。貼り合わせ法を用いてSOIウェーハ30を作製すると、材料ウェーハの形状に起因して、外周部に貼り合わせが起こらない領域が発生する。また、貼り合わせが起こる領域であっても、その外周部には貼り合わせ強度が充分でない領域があり、デバイス作製工程中に剥離することが懸念されるため、予め、その部分のSOI層を除去しておく場合もある。このように、SOI層が存在しない領域(貼り合わせが起こらない領域及び意図的にSOI層を除去した領域)は、テラス部34と呼ばれる。図を見て判るように、テラス部34では、ベースウェーハ31上にSOI層33がない。このテラス部34の幅は、通常1〜3mm程度あるが、テラス部にはSOI層が形成されないため、SOIウェーハのユーザーはテラス部にデバイスを作製することができない。このため、デバイス作製が可能なSOI層の有効面積を保証する目的で、各ユーザー毎にテラス部の幅に対して納入仕様が定められている。
SOI層の有効面積の評価は、通常、製造ロット内からSOIウェーハを抜き取り、ウェーハ外周部の4点でテラス部の幅を測定し、その最大幅や平均幅を求めることで行われている。
図4は、従来のテラス部の幅の測定方法を示す模式図である。従来、テラス部の幅の測定は、SOIウェーハ30を、低倍率の光学顕微鏡40を用いて観察し、SOI層の外周端からベースウェーハの外周端までの距離をスケールにより測長することで行われていた(例えば、特許文献1参照。)。そして、SOIウェーハ30を回転し、SOIウェーハ外周の数箇所でテラス幅を測定し、その最大幅や平均幅を求めていた。
ところが、図3(b)を見ても判るように、SOIウェーハ30の最外周は面取りが形成されているので、テラス部34は、平坦ではなく、面取り部分で斜めになっている。そのため、SOI層の外周端とベースウェーハの外周端とでは、光学顕微鏡までの距離が異なる。したがって、光学顕微鏡では焦点深度の影響で、テラス部の幅の正確な測定が困難であるという問題があった。また、このような光学顕微鏡を用いる方法では、テラス幅の測定を、自動化するのが難しいという問題もあった。
特開2002−305292号公報
本発明はこのような問題に鑑みてなされたもので、貼り合わせウェーハ外周のテラス部の幅を簡単かつ正確に測定できる貼り合わせウェーハの評価方法を提供することを目的とする。
本発明は、上記課題を解決されるためになされたもので、少なくとも、ベースウェーハとボンドウェーハとを貼り合わせた後、ボンドウェーハを薄膜化してベースウェーハ上に薄膜を形成した貼り合わせウェーハを評価する方法であって、光源から発した光を貼り合わせウェーハの表面で反射させ、該反射した光を受光面に投影させる魔鏡法により、貼り合わせウェーハ表面の投影像を得て、該投影像を用いて、貼り合わせウェーハの外周部に存在する前記ベースウェーハ上に前記薄膜がないテラス部の幅を測定することを特徴とする貼り合わせウェーハの評価方法を提供する(請求項1)。
このように、魔鏡法により、貼り合わせウェーハ表面の投影像を得て、該投影像を用いて、貼り合わせウェーハの外周部を観察すると、ベースウェーハの外周端と薄膜の外周端を鮮明に観察することができる。本発明では、魔鏡法により得た鮮明な投影像を用いて、ベースウェーハの外周端から薄膜の外周端までの距離、すなわちテラス部の幅を測定するので、テラス部の幅を簡単かつ正確に測定することが可能である。したがって、貼り合わせウェーハの安定した品質評価が可能になる。
また、本発明の貼り合わせウェーハの評価方法では、前記投影像を用いて、前記テラス部の幅を自動的に測定することができる(請求項2)。
前述のように、魔鏡法により得られる投影像から、ベースウェーハの外周端と薄膜の外周端を鮮明に識別できる。したがって、この投影像を画像処理することにより、テラス部の幅を自動的に測定することができる。このように、測定を自動化することで、テラス幅の迅速な測定が可能になる。
そして、この場合、前記投影像から、スリップ転位の検査も同時に行うのが好ましい(請求項3)。
魔鏡法により、貼り合わせウェーハ表面の投影像を得て、該投影像を用いて、貼り合わせウェーハを観察すると、スリップ転位も同時に観察することができる。したがって、テラス部の幅の測定と同時に、スリップ転位の観察も行うことで、貼り合わせウェーハを効率良く評価できる。
また、この場合、前記評価する貼り合わせウェーハを、SOIウェーハとすることができる(請求項4)。
SOIウェーハは、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、近年、電子デバイス用の高性能LSIウェーハとして特に注目され、生産量が増加している。そのため、SOIウェーハの安定した品質評価が求められている。本発明は、このようなSOIウェーハの品質評価に特に適した方法である。
さらに、本発明は、ベースウェーハとボンドウェーハとを貼り合わせた後、ボンドウェーハを薄膜化してベースウェーハ上に薄膜を形成した貼り合わせウェーハを評価する装置であって、少なくとも、貼り合わせウェーハ表面に光を照射する光源と、貼り合わせウェーハ表面で反射した光を投影する受光面と、貼り合わせウェーハ表面の投影像を用いて、貼り合わせウェーハの外周部に存在する前記ベースウェーハ上に前記薄膜がないテラス部の幅を測定する手段と、得られたテラス幅の測定結果を表示する表示手段を具備することを特徴とする貼り合わせウェーハの評価装置を提供する(請求項5)。
本発明の貼り合わせウェーハの評価装置は、魔鏡法により、貼り合わせウェーハ表面の投影像を得て、この投影像を用いて、テラス部の幅を測定する。前述のように、魔鏡法により得られた投影像は、ベースウェーハの外周端と薄膜の外周を鮮明に観察できる。さらに、本発明の装置は、テラス幅の測定手段において、この投影像を画像処理することにより、ベースウェーハの外周端から薄膜の外周端までの距離、すなわちテラス部の幅を、自動的に測定する。したがって、本発明の貼り合わせウェーハの評価装置を用いることで、テラス部の幅を、迅速かつ正確に測定することができる。そして、貼り合わせウェーハの安定した品質評価が可能となる。
以上説明したように、本発明によれば、貼り合わせウェーハ外周のテラス部の幅を、魔鏡法により得られた投影像を用いて測定するので、テラス部の幅を簡単かつ正確に測定することが可能である。したがって、貼り合わせウェーハの安定した品質評価が可能になる。
以下、本発明を実施するための最良の形態を説明するが、本発明はこれらに限定されるものではない。
図2は、本発明の貼り合わせウェーハの評価装置の説明図である。
この貼り合わせウェーハの評価装置20は、貼り合わせウェーハ25の表面に光を照射する光源21と、貼り合わせウェーハ25の表面で反射した光を投影する受光面22と、貼り合わせウェーハ25の表面の投影像を用いて、貼り合わせウェーハ25の外周部に存在するベースウェーハ27上に薄膜26がないテラス部28の幅を測定する手段(テラス幅測定手段)23と、得られたテラス幅の測定結果を表示する表示手段24を具備する。この装置を用いて、具体的には、以下のように貼り合わせウェーハを評価する。
尚、図2に示す貼り合わせウェーハ25は、薄膜26とベースウェーハ27からなる。しかし、本発明は、これに限定されず、貼り合わせウェーハ外周のテラス部の幅を測定する必要のある、いずれの貼り合わせウェーハにも適用できる。例えば、ベースウェーハとBOX層とSOI層(薄膜)の3層構造からなる貼り合わせSOIウェーハである。また、本発明は、シリコンウェーハ同士の貼り合わせウェーハの他、シリコンウェーハと絶縁基板(石英、アルミナ、サファイア、炭化珪素等)の貼り合わせウェーハや、絶縁基板同士の貼り合わせウェーハ等にも適用できる。
先ず、光源21から、貼り合わせウェーハ25の表面に向けてハロゲンランプ、レーザー等の光を投影レンズ29を通して照射し、受光面22に、貼り合わせウェーハ25の表面で反射した光を投影する。すなわち、魔鏡法により、貼り合わせウェーハ25の表面の投影像を得る。
ここで、魔鏡法の基本原理について説明する。完全に平坦な鏡面に光源より平行光線を入射させると、受光面に投影された像では、明暗のコントラストが観察されない。しかし、鏡面にわずかな凹面があると、反射した光は集光され明るく投影され、一方、凸面の場合には反射光が広がって、暗く観察される。このような魔鏡法の利点としては、試料に何ら手を加えずに測定できること、非破壊であること、非接触であること、自動化が可能であることなどが挙げられる。
そして、貼り合わせウェーハ25について見てみると、その外周部に存在するテラス部28は、薄膜26に対して凹面である。このため、魔鏡法を用いれば、テラス部28が非常に明るく観察されるのである。
尚、シリコンウェーハの評価に魔鏡法を用いた例として、鏡面研磨ウェーハ表面の浅い凹凸(ピールと呼ばれる。)の観察(特開平9−252100号公報の(0004)段落)や、貼り合わせウェーハのボイドと呼ばれる未接着領域の観察(特開平5−302885号公報)が知られている。しかしながら、貼り合わせウェーハの外周のテラス部を、魔鏡法を用いて評価することが出来ることを見出したのは、本発明者らが初めてである。
図1は、魔鏡法により実際に得たSOIウェーハ外周部の画像であり、図3(a)中のAで示す部分を観察したものである。明るく見える部分、すなわち白色の部分が、テラス部34である。図1を見て判るように、魔鏡法により得たSOIウェーハ外周部の画像では、テラス部34が白色に見え、SOI層33の外周端とSOIウェーハ30の外周端が非常に鮮明に識別できることが判る。
次に、貼り合わせウェーハ表面の投影像を用いて、テラス幅測定手段23により、テラス部の幅を自動的に測定する。上記のように、魔鏡法により得られた投影像から、薄膜の外周端とベースウェーハの外周端が鮮明に識別できる。したがって、この投影像を画像処理すれば、薄膜の外周端と貼り合わせウェーハの外周端を簡単かつ正確に解析できる。画像処理の方法としては、例えば、観察されたテラス部の画像を一定サイズ(例えば0.1mmの正方形)のセルで区切って黒(テラス部以外の部分)と白(テラス部)の2色で2値化し、ウェーハ外周側のセル行から見て、白の領域が広がり始めるセル行をベースウェーハ31の外周端と判定し、黒の領域が広がり始める領域のセル行を薄膜(SOI層33)の外周端と判定し、これらのセル行の行番号の差を取ることにより、テラス幅に換算するという手法を用いることができる。そこで、テラス幅測定手段23では、投影像を画像処理し、薄膜の外周端と貼り合わせウェーハの外周端を解析し、その解析結果から薄膜の外周端と貼り合わせウェーハの外周端の距離を求めることで、テラス部の幅を測定する。この時、通常の方法のように、ウェーハ外周部の4点でテラス部の幅を測定し、その最大幅や平均幅を求めるのが良い。
そして、表示手段24では、得られたテラス幅の測定結果を表示する。
これにより、テラス部の幅を簡単かつ正確に測定することが可能である。そして、貼り合わせウェーハの安定した品質評価が可能になる。また、上記装置により、テラス部の幅を自動的に測定することができるので、迅速な評価が可能になる。
また、魔鏡法により得た貼り合わせウェーハ表面の投影像から、スリップ転位の検査も同時に行っても良い。図1を見て判るように、魔鏡法により得たSOIウェーハ外周部の画像から、スリップ転位10も観察できる。したがって、テラス部の幅の測定と同時に、スリップ転位の観察も行うことで、貼り合わせウェーハを効率良く評価できる。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
魔鏡法により得たSOIウェーハ外周部の画像の例である。 本発明の貼り合わせウェーハの評価装置の説明図である。 貼り合わせ法により作製したSOIウェーハの概略図である。(a)平面図、(b)部分断面図。 従来のテラス部の幅の測定方法を示す模式図である。
符号の説明
10…スリップ転位、
20…貼り合わせウェーハの評価装置、 21…光源、
22…受光面、 23…テラス幅測定手段、 24…表示手段、
25…貼り合わせウェーハ、 26…薄膜、 27、31…ベースウェーハ、
28、34…テラス部、 29…投影レンズ、
30…SOIウェーハ、 32…BOX層、 33…SOI層、
40…光学顕微鏡。

Claims (5)

  1. 少なくとも、ベースウェーハとボンドウェーハとを貼り合わせた後、ボンドウェーハを薄膜化してベースウェーハ上に薄膜を形成した貼り合わせウェーハを評価する方法であって、光源から発した光を貼り合わせウェーハの表面で反射させ、該反射した光を受光面に投影させる魔鏡法により、貼り合わせウェーハ表面の投影像を得て、該投影像を用いて、貼り合わせウェーハの外周部に存在する前記ベースウェーハ上に前記薄膜がないテラス部の幅を測定することを特徴とする貼り合わせウェーハの評価方法。
  2. 前記投影像を用いて、前記テラス部の幅を自動的に測定することを特徴とする請求項1に記載の貼り合わせウェーハの評価方法。
  3. 前記投影像から、スリップ転位の検査も同時に行うことを特徴とする請求項1又は請求項2に記載の貼り合わせウェーハの評価方法。
  4. 前記評価する貼り合わせウェーハを、SOIウェーハとすることを特徴とする請求項1乃至請求項3のいずれか1項に記載の貼り合わせウェーハの評価方法。
  5. ベースウェーハとボンドウェーハとを貼り合わせた後、ボンドウェーハを薄膜化してベースウェーハ上に薄膜を形成した貼り合わせウェーハを評価する装置であって、少なくとも、貼り合わせウェーハ表面に光を照射する光源と、貼り合わせウェーハ表面で反射した光を投影する受光面と、貼り合わせウェーハ表面の投影像を用いて、貼り合わせウェーハの外周部に存在する前記ベースウェーハ上に前記薄膜がないテラス部の幅を測定する手段と、得られたテラス幅の測定結果を表示する表示手段を具備することを特徴とする貼り合わせウェーハの評価装置。
JP2004263574A 2004-09-10 2004-09-10 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 Expired - Fee Related JP4617788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004263574A JP4617788B2 (ja) 2004-09-10 2004-09-10 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004263574A JP4617788B2 (ja) 2004-09-10 2004-09-10 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置

Publications (2)

Publication Number Publication Date
JP2006080339A true JP2006080339A (ja) 2006-03-23
JP4617788B2 JP4617788B2 (ja) 2011-01-26

Family

ID=36159542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004263574A Expired - Fee Related JP4617788B2 (ja) 2004-09-10 2004-09-10 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置

Country Status (1)

Country Link
JP (1) JP4617788B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135451A (ja) * 2008-12-03 2010-06-17 Sumco Corp 貼り合わせ基板のボイド検査方法
JP2015088704A (ja) * 2013-11-01 2015-05-07 株式会社Sumco 半導体ウェーハの外周部の検査装置および検査方法
CN108917613A (zh) * 2018-06-29 2018-11-30 桂林理工大学 一种绝缘子检测方法
WO2020146061A1 (en) * 2019-01-07 2020-07-16 Applied Materials, Inc. Transparent substrate with light blocking edge exclusion zone

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JPH1126337A (ja) * 1997-07-02 1999-01-29 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JPH11287641A (ja) * 1998-04-03 1999-10-19 Memc Kk エピタキシャルウエハの検査方法
JP2002305292A (ja) * 2001-04-06 2002-10-18 Shin Etsu Handotai Co Ltd Soiウエーハおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JPH1126337A (ja) * 1997-07-02 1999-01-29 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JPH11287641A (ja) * 1998-04-03 1999-10-19 Memc Kk エピタキシャルウエハの検査方法
JP2002305292A (ja) * 2001-04-06 2002-10-18 Shin Etsu Handotai Co Ltd Soiウエーハおよびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135451A (ja) * 2008-12-03 2010-06-17 Sumco Corp 貼り合わせ基板のボイド検査方法
JP2015088704A (ja) * 2013-11-01 2015-05-07 株式会社Sumco 半導体ウェーハの外周部の検査装置および検査方法
CN108917613A (zh) * 2018-06-29 2018-11-30 桂林理工大学 一种绝缘子检测方法
WO2020146061A1 (en) * 2019-01-07 2020-07-16 Applied Materials, Inc. Transparent substrate with light blocking edge exclusion zone
US11043437B2 (en) 2019-01-07 2021-06-22 Applied Materials, Inc. Transparent substrate with light blocking edge exclusion zone

Also Published As

Publication number Publication date
JP4617788B2 (ja) 2011-01-26

Similar Documents

Publication Publication Date Title
JP4248249B2 (ja) 半導体のマイクロ欠陥の検出と分類
EP1571693A1 (en) Method for manufacturing soi wafer
JP4830772B2 (ja) 半導体チップの検査方法
JPH10335402A (ja) 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置
US6753955B2 (en) Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same
JP4617788B2 (ja) 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置
JP3753382B2 (ja) 薄いSi/SiGe二重層において結晶欠陥を測定する方法
JP2007013124A (ja) ウェハの局所的薄型化および強化方法
JP5587257B2 (ja) イオン注入機の基板保持具の劣化判定方法
JP2016100440A (ja) 炭化珪素基板の製造方法
JP2001015567A (ja) 半導体基板の評価装置および評価方法
EP1968102B1 (en) Method of evaluation of bonded wafer
Kugimiya Characterization of polished surfaces by “Makyoh”
JP2006040961A (ja) 半導体ウェーハの検査方法、製造方法、及び管理方法
JP7528881B2 (ja) 貼り合わせウェーハの製造方法
JP5670303B2 (ja) イオン注入機の基板保持具の劣化判定方法
JP2002082066A (ja) 傷検査方法および傷検査装置
TW559978B (en) Determining method of removal thickness and removal rate for wafer
JPH1174493A (ja) Soiウエーハの欠陥検査方法
JP4370812B2 (ja) Soiウェーハの検査方法
WO2022190458A1 (ja) 炭化珪素基板および炭化珪素基板の製造方法
KR101063068B1 (ko) 웨이퍼 표면처리 공정이 개선된 dsod 분석방법
CN1555486A (zh) 利用x射线检查半导体材料的晶片的方法
JP2010135451A (ja) 貼り合わせ基板のボイド検査方法
JP2005166846A (ja) Soi基板のhf欠陥の測定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4617788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees