CN101083220B - 衬底、衬底检测方法以及制造元件和衬底的方法 - Google Patents

衬底、衬底检测方法以及制造元件和衬底的方法 Download PDF

Info

Publication number
CN101083220B
CN101083220B CN2007101088289A CN200710108828A CN101083220B CN 101083220 B CN101083220 B CN 101083220B CN 2007101088289 A CN2007101088289 A CN 2007101088289A CN 200710108828 A CN200710108828 A CN 200710108828A CN 101083220 B CN101083220 B CN 101083220B
Authority
CN
China
Prior art keywords
substrate
layers
layer
etching
carry out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101088289A
Other languages
English (en)
Other versions
CN101083220A (zh
Inventor
中村孝夫
上田登志雄
京野孝史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101083220A publication Critical patent/CN101083220A/zh
Application granted granted Critical
Publication of CN101083220B publication Critical patent/CN101083220B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种衬底检测方法，通过确定多个层的质量来检测全部多个衬底，每一衬底在其表面上设有多个层，以及提供了使用该衬底检测方法来制造衬底和元件的方法。该衬底检测方法包括制备在其主表面设有多个层的衬底的步骤，膜形成步骤，局部刻蚀步骤和检测步骤或成分分析步骤。在步骤中，通过去除外延层的至少部分从而在衬底主表面的设有外延层的区域中形成凹陷。在该检测步骤中，对凹陷中暴露的层进行检测。

Description

衬底、衬底检测方法以及制造元件和衬底的方法
技术领域
本发明涉及一种衬底、衬底检测方法和制造元件和衬底的方法，更具体地涉及一种在其表面设有高质量的层的衬底、衬底检测方法和使用该衬底检测方法制造元件和衬底的方法。
背景技术
已知设有硅衬底的半导体器件。在制造该半导体器件的工艺中，检测例如载流子浓度的各种性能来确定是否所制造的半导体器件的性能满足预定的标准(见，例如日本专利特开No.2001-24041)。
还已知例如GaN，AlN或SiN的所谓宽带隙半导体被用于例如LD光学器件和使用肖特基势垒二极管(SBD)等的功率器件中。在制造该器件的方法中，类似于半导体器件的常规制造方法，首先在由宽带隙半导体制成的衬底表面上形成外延生长层，然后对设有如此形成的该外延生长层的衬底表面进行非破坏性检测例如PL(光致发光，Photo-Luminescence)测量，用来确定外延生长层的膜质量等。但是，该非破坏性检测仅仅能提供与外延生长层的表面和其临近区域有关的信息。为了对整个外延生长层进行必要的检测，通过切割衬底对外延生长层中的每一层进行破坏性测量，例如以CV方法和/或PL测量的载流子浓度测量。
可以对相同外延批次的所有衬底(即，在相同外延生长步骤中形成所有衬底)进行非破坏性检测。但是，不能对所有衬底进行破坏性检测。因此，为了进行破坏性检测，必须把用于破坏性检测的衬底和用于最终产品的衬底一起排列在同一批次中，并且必须类似于其它衬底在用于破坏性检测的衬底上形成外延生长层。例如，如图9所示，在基座(susceptor)102上排列多个衬底101和104(图9中有7个)，在一个外延生长步骤中(在多工件批次的情况下)，外延生长层同时形成在这些衬底101和104上。在此情况下，六个衬底101将成为产品，而一个衬底104用来作为用于破坏性检测的衬底。图9示意性地示出了多工件批次的情况下，并具体示出了其中多个衬底排列在基座上的情形。特别地，存在用来检测的衬底随着外延生长炉的尺寸增大而增大的趋势。
由上述宽带隙半导体形成的衬底与Si、GaAs、InP等常规衬底相比，由于其制造方法和成品率而非常的昂贵。因此，在使用该相对昂贵的衬底制造的器件中，衬底成本与制造成本的比值高于常规器件。因此，产品(即，器件)需要仅仅用作破坏性检测并且不能用来获得产品的衬底，这是导致产品的总成本增加的原因之一。
由于只对仅用于破坏性检测的衬底进行破坏性检测，不能在所有衬底中确定除了表面部分之外的部分外延生长层(下文中也称作“外延层”)的质量。因此，难以高精确度确保外延生长层质量，由此导致器件的成品率降低。
发明内容
发明的一个目的是提供能够通过确定多个层的质量，检测在其表面上设有多个层的所有衬底的衬底检测方法，和使用该衬底检测方法制造衬底和元件的方法。
发明的另一个目的是提供高质量的衬底，该衬底的质量是通过对衬底表面形成的层执行根据本发明的衬底检测方法来确定的。
依照本发明的衬底检测方法包括：制备在其主表面设有多个层的衬底的步骤，形成开口的步骤(处理步骤)，和进行检测的步骤(检测步骤)。在处理步骤中，通过在设有多个层的区域中去除该多个层的至少部分，在衬底的主表面上形成开口。在检测步骤中，对开口中暴露的层进行检测。期望开口形成在上述区域的末端部分处。
依照上述方式，仅仅在衬底的主表面上形成了多个层的部分区域上形成开口，并且通过PL测量或CV方法对开口中暴露的层进行一项或多项检测。与仅仅对能够通过常规非破坏性检测来检测的层的表面和其附近进行检测的情况相反，开口的形成使得能够在层的任意深度处的内部区域进行检测。因此，与仅仅对衬底的主表面上形成的层进行非破坏性检测的情况相比，能够直接进行测定，由此能够获得确保了高质量的衬底。
在设有多个层的区域中形成开口并在开口中进行检测。因此，能够在除了设有开口的部分之外的、设有多个层的区域部分中形成元件。而且，能够在进行了该检测的衬底上形成元件。与常规方法相比，该元件的制造方法不需要只能用于破坏性检测而不能用来获得元件的衬底。因此，依照发明的衬底检测方法能够防止为了检测而造成的整个衬底的浪费，并由此能够抑制元件的制造成本的增加。本发明能够特别有效地用于使用宽带隙半导体的情形。
末端部分代表设有多个层的区域中的一个区，特别是自上述区域的外边缘5mm以内的区，更优选为4mm以内的区。例如，当多个层形成在衬底的整个主表面时，形成了开口的端表示衬底的外围部分并具体为自衬底的外围5mm且更优选为的4mm内的部分。开口是一种凹陷，其通过以任意的方式例如刻蚀来至少部分地去除多个层中最上层来形成，并具有例如1-4mm的直径，更优选在2mm和3mm之间。该检测可以是用来测量该开口中暴露的层的特性的任何检测。例如，通过以CV方法中的载流子浓度测量、通过PL测量的光学测量、或通过X线衍射方法等的结晶(crystallinity)测量来进行检测。上述工艺步骤和检测步骤可以同时进行。例如，当通过等离子刻蚀部分地去除层来进行工艺步骤时，通过对等离子刻蚀时发射出的光进行光发射分析来分析所去除的层的构成。如上所述，期望把开口形成在设有多个层的区域的末端部分处，但是当需要时开口可以形成在区域中任意位置。例如，开口可以形成在上述区域的中心。通过如上所述在区域的中心处形成开口，该方法可以比在末端处形成开口的情形更加精确地测量多个层的典型性能。
依照本发明制造元件的方法包括：进行检测的步骤(使用上述衬底检测方法检测衬底的检测步骤)、和形成元件的步骤(元件形成步骤)。在元件形成步骤中，在依照测试步骤的检测结果而确定满足了预定标准的衬底中的设有多个层的区域中的开口的部分之外的区中，形成元件。
依照上述方法，甚至能够从进行了检测的衬底获得元件，使得衬底能够有效地使用。因此，能够使从该衬底获得的元件的制造成本比不能从经受检测的衬底得到元件的情况低。
依照本发明发明制造衬底的方法包括：制备衬底的步骤、在衬底的主表面上形成多个层的步骤、检测设有多个层的衬底的步骤(检测步骤)。检测步骤包括形成开口的步骤(处理步骤)和对层进行检测的步骤(开口检测步骤)。在处理步骤中，通过在设有多个层的区域中去除该多个层的至少部分，在衬底的主表面上形成开口。在开口检测步骤中，对开口中暴露的层进行检测。此外，制造衬底的方法进一步包括：从依照检测步骤的检测结果而确定为不满足预定标准的衬底上去除该多个层的步骤(去除步骤)。形成多个层的步骤包括在先前在去除步骤中去除了该多个层的衬底的主表面上再形成多个层。
上述方法能够在检测步骤中确定为不满足预定标准的衬底上再形成多个层。因此，由于有关该多个层的失效而导致放弃昂贵的衬底的情形不会发生，并能够有效地使用衬底。
通过上述衬底制造方法来制造依照本发明的衬底。依照本发明的衬底在其主表面设有多个层，并设有通过在衬底的主表面的设有多个层的区域中去除该多个层的至少部分而形成的开口。在此情况下，不仅能够对通过非破坏性检测而检测的最上层，而且能够对在该开口中所暴露的层的区域，进行衬底的多个层的预定检测。因此，能够提供具有多个层的衬底，确保其质量比仅仅进行了非破坏性检测的衬底更高。
依照本发明，不必仅仅因为检测而放弃衬底，并且可以比仅仅对所有衬底进行非破坏性检测的情形更加精确地进行检测。此外，甚至能够在进行了检测的衬底上形成元件。因此，能够有效地使用衬底。
结合附图，从下面对本发明的详细说明，本发明的上述和其它目的、特征、方面和优点将更加显而易见。
附图说明
图1是示出依照本发明的元件制造方法的流程图；
图2是示出图1所述的检测步骤的详细说明的流程图；
图3是示出图2所示局部破坏性检测步骤的流程图；
图4是经图1所示的检测步骤的衬底的示意性透视图；
图5是沿着图4的线V-V的示意截面图；
图6是设有图1的后处理步骤中形成的元件的衬底的示意性透视图；
图7是示出图1中外延层去除步骤的例子的流程图；
图8是示出图1中外延层去除步骤的另一个例子的流程图；以及
图9是示出其中在用于多工件批次工艺的基座上布置多个衬底的情形的示意图。
具体实施方式
将参照附图描述发明的实施例。在下面的说明和附图中，相同或相应的部分使用相同的符号，并不重复对其进行描述。
参考图1-8，将描述依照本发明的制造元件的方法。
如图1所示，依照本发明的制造元件的方法使用依照发明的衬底制造方法或衬底检测方法，并通过进行衬底制备步骤(S100)而开始。在衬底制备步骤(S100)中，制备例如GaN的衬底。可以制备AlN衬底或SiC衬底。
接着，执行膜形成步骤(S200)。更具体地，执行外延生长法以在衬底的主表面上形成由AlGaN和/或InGaN等构成的多个外延膜。形成十个或更多的外延膜来作为这些层。
接着，执行检测步骤(S300)。更具体地，如图2所示，执行非破坏性检测步骤(S310)，并然后执行局部破坏性检测步骤(S320)。在非破坏性检测步骤(S310)中，对在膜形成步骤(S200)中形成的多个外延膜中的最上层执行通过直观检测(visual inspection)或以预定检测装置的表面性能检测，并进一步对上述最上层进行PL测量和X射线衍射方法的测量。接着，执行局部破坏性检测步骤(S320)。图3具体地描述了该局部破坏性检测步骤(S320)的详细内容。
如图3所示，在局部破坏性检测步骤(S320)中首先执行局部刻蚀步骤(S321)。在局部刻蚀步骤(S321)中，如图4和5所示，通过合适的刻蚀方法从衬底1的主表面上由分层的外延膜3a-3e构成的外延层5中去除距最上层的外延层3e预定深度的一部分。该刻蚀深度可以通过控制工艺条件例如刻蚀时间来调节。图5示出了通过刻蚀仅仅去除最上层的外延膜3e来形成用做开口的凹陷7的例子。图5中，在凹陷7的底部暴露出作为外延层5中的第二层的外延膜3d的上表面。可以通过等离子刻蚀或使用辉光放电的刻蚀来执行该刻蚀步骤。可以调节刻蚀时间来在图5的箭头方向增加深度，或在与该箭头相反的方向减少深度。可以使用能够形成1-4mm直径的小凹陷的任意刻蚀方法来进行该刻蚀步骤(S321)。
与局部刻蚀步骤(S321)同时进行成分分析步骤(S322)。在该成分分析步骤(S322)中，从在该局部刻蚀步骤(S321)中去除的外延层5的一部分中测量预定的物理量，由此分析外延层5的该部分(例如外延层3e)的成分。例如，当在局部刻蚀步骤(S321)中进行等离子刻蚀时，对该刻蚀步骤的等离子体进行光发射分析来测量通过等离子刻蚀从外延层5去除的部分的深度方向上的成分。当局部刻蚀步骤(S321)中使用辉光放电进行刻蚀时，辉光放电造成通过刻蚀从外延层5去除的部分的成分原子的激发和光发射。发射的光呈现各种原子所特有的波长，且光的强度与原子量成比例。因此，通过测量光的波长和强度，能够检测外延层5的该部分在深度方向上的成分。
接着，对通过刻蚀而暴露的部分执行检测步骤(S323)。更具体的，在该步骤(S323)中，执行CV测量来测量外延层5的内层(图5中的外延膜3d)的载流子浓度，即，在上述步骤(S321)中形成的凹陷7的底部暴露的层的载流子浓度。在执行CV测量之前，通过使用刻蚀液体或电化学反应的刻蚀轻微地去除测量目标层(图5中外延膜3d)的表面。此后，对如此刻蚀的层进行PL测量，更具体的，对小区域(例如凹陷7的底部)进行微PL测量。由此，评估目标层的光学特性。
接着，执行步骤(S324)来确定是否检测已到达这些层的预定深度。在该步骤(S324)中，可以确定，例如，是否工艺条件数据(例如局部刻蚀步骤(S321)中刻蚀时间)的总值(例如当刻蚀时间用做该工艺条件数据时刻蚀的总时间)超过了预定参考值，由此可以确定是否凹陷7具有在预定深度处的底部(更具体的，例如是否形成延伸穿过外延层5的凹陷7以暴露衬底1的上表面)。可选择地，可以通过例如直接台阶量规(direct step gauge)的测量装置执行直接测量法来测量凹陷7的深度。
当在步骤(S324)中确定检测未到达层的预定深度时(NO)，如图3所示重复步骤(S321和S322)以及后面的步骤。当在步骤(S324)中确定检测到达层的预定深度时(YES)，终止局部破坏性检测步骤(S320)。
当一个衬底具有多个凹陷7时，对每个凹陷7重复局部破坏性检测步骤(S320)。在此情况下，可以对多个凹陷7重复进行同类型的检测，或者对每个凹陷进行不同于其它凹陷的检测。例如，凹陷7之一(第一开口)可以以连续的方式在深度方向进行成分测量，而另一个凹陷(第二开口)可以连续地对每一层进行CV测量和PL测量。
当检测步骤(S300)终止时，执行步骤(S400)以确定是否检测结果满足预定标准，如图1所示。在步骤(S400)中，把检测步骤(S300)中检测的数据与预定参考值比较以确定是否检测结果满足该预定标准。
当在步骤(S400)中确定检测结果不满足预定标准(NO)时，执外延层去除步骤(S600)。在步骤(S600)中，从晶片10的衬底1上去除外延层5(见图4)。例如，对去除可以使用刻蚀、抛光或其它合适的方法。后面将详细描述该外延层去除步骤(S600)。被去除了外延层5的衬底在图1所示的膜形成步骤(S200)中再次被处理，并用作在其上形成膜的衬底。当在上述步骤(S400)中确定检测结果满足预定标准时(YES)，意味着生产的晶片10(见图4)设有预定性能的外延层5。当在步骤(S400)中确定的结果为YES时，执行后处理步骤(S500)。
在后处理步骤(S500)中，执行在外延层5的表面上形成器件的电极的步骤、分割晶片10为芯片的步骤和其它步骤，以形成器件例如芯片。如图6所示，在检测步骤(S300)中形成的凹陷7位于芯片形成区域15外侧的外围区域17中，在该芯片新城区域15中形成芯片区域12来提供各个芯片。因此，可以从经受了检测步骤(S300)的晶片10获得芯片，即产品。
参照图7，将详细描述外延层去除步骤(S600)的另一个示例。如图7所示，在外延层去除步骤(S600)中首先执行衬底制备步骤(S610)。在该步骤(S610)中，设置夹具(jig)等用以抛光在步骤(S400)中根据检测结果已经确定为不满足预定标准的衬底(且在其表面设有外延膜)。例如，该衬底可以固定在固定台上使得与设有外延层的抛光目标表面相反的衬底的背面通过固定部件(例如蜡)固定在固定台上。
接着，执行抛光步骤(S620)。在该抛光步骤(S620)中，抛光在衬底上的形成外延膜的表面。这去除了至少一部分该外延膜。可以使用各种抛光方法来进行抛光步骤(S620)。该抛光步骤(S620)可以从衬底将确定不满足关于该衬底表面的预定标的准外延膜去除。
在抛光步骤(S620)中，可以进行抛光来在衬底表面上留下部分外延膜。例如，由在衬底表面上形成的多个层形成的外延膜中，质量缺陷可以存在于顶表面上的一个或某些层中(即，离衬底表面远的层)，但是质量缺陷不存在于其它层中(例如，与衬底表面接触或相邻的层)。在此情况下，在抛光步骤(S620)中可以仅仅去除具有缺陷的顶表面侧上的层。当在衬底上形成由多个层形成的外延层时，由于外延膜衬底翘曲。导致这种翘曲的层可以在抛光步骤(S620)中去除。可以调节抛光步骤中的工艺条件(例如抛光时间)，使得可以从衬底表面去除适当厚度的外延膜(包括具有检测到的质量缺陷的特定外延膜)。
接着，执行研磨(finishing)步骤(S630)。在该研磨步骤(S630)中，对通过抛光步骤(S620)暴露的衬底表面(或剩余的外延膜的顶表面)执行研磨处理(研磨抛光)，由此去除由于抛光步骤(S620)而出现小缺陷的表面区域。因此，研磨处理去除了设有小孔或损坏部分的部分。该去除能够把表面变为允许通过外延生长法形成膜的状态。由此，可以如图1所示再次执行膜形成步骤(S200)。
参照图8，将描述外延层去除步骤(S600)的细节的具体示例。在该外延层去除步骤(S600)的示例中，如图8所示首先进行衬底制备步骤(S610)。在该步骤(S610)中，与图7所示的衬底制备步骤(S610)类似，制备依照检测结果(步骤S400中的NO)被确定为不满足预定标准的衬底。由此，制备在其表面设有外延层的衬底。但是，将通过后面将描述的干法刻蚀去除该外延膜。因此，在图8描述的步骤(S610)中，把衬底排列到例如刻蚀装置的衬底固定器等上。在该步骤中，与图7所示的步骤(S610)相反，不必以蜡等把衬底固定在衬底固定台上。
接着，执行刻蚀步骤(S640)。在该刻蚀步骤(S640)中，在衬底表面上形成的外延膜的整个表面上进行干法刻蚀。由此，与图7的抛光步骤(S620)类似，去除至少部分外延膜的层。该刻蚀步骤(S640)可以使用任何刻蚀方法只要它能够基本均匀地去除外延膜的整个层(整个表面)。例如，刻蚀步骤(S640)可以使用反应离子刻蚀(RIE)或其它干法刻蚀方法。该刻蚀步骤(S640)能够从衬底去除被确定为不满足关于衬底表面的预定标准的外延膜。
在刻蚀步骤(S640)中，与图7的抛光步骤(S620)类似，部分外延膜的层留在衬底表面上。在此情况下，要去除的外延层的厚度可以通过调节例如刻蚀时间的工艺条件来改变。例如，要被去除的外延膜的层可以在材料量上不同于要留下的外延膜的层。例如，前者的原子类型可以部分地与后者的不同。在此情况下，通过监控从刻蚀的反应器中释放的气体中含有的原子的成分比执行该步骤。由此，能够检测被刻蚀的膜材料的量的变化。因此，当成分比改变时(即，当开始刻蚀要留下的外延膜的层时)可以停止刻蚀，使得要被去除的外延膜的层能够被可靠地去除。
接着，执行研磨步骤(S630)。以与图7所述的研磨步骤(630)基本相同的方式进行该研磨步骤(S630)。由此，被刻蚀的衬底的表面进入允许通过外延生长方法形成膜的状态，使得能够再次执行如图1所述的膜形成步骤(S200)。
[第一实施例]
为了证实依照本发明的元件制造方法的效果，进行下列实验。
在图1所述的衬底制备步骤(S100)中，制备直径为2英寸的GaN衬底。每个GaN衬底具有400μm的厚度。制备的GaN衬底有6个。
在膜形成步骤(S200)中，在GaN衬底的主表面上通过外延生长方法形成由多个外延膜形成的外延层。该外延膜具有确定用于形成激光二极管的成分和层序。该多个外延膜由以下构成：GaN(2μm的厚度)、n型Al0.07Ga0.93N(1.3μm的厚度)、GaN(0.15μm的厚度)、多量子阱(MQW)、由三组的In0.1Ga0.9N(3.5nm的厚度)和In0.02Ga0.98N(7nm的厚度)构成的分层结构，GaN(0.15μm的厚度)、p型Al0.16Ga0.84N(10nm的厚度)、和8组每一组由p型Al0.15Ga0.85N(2.5nm的厚度)和GaN(2.5nm的厚度)构成的结构(0.4μm的总厚度)，它们以从GaN衬底侧开始形成的顺序排列以形成分层结构。
接着，执行检测步骤(S300)。在该检测步骤(S300)中，首先通过执行PL测量和使用X线衍射测量外延层表面附近的结晶性(crystallinity)，来对每一GaN衬底的外延层表明执行非破坏性检测步骤(S310)。
接着，作为检测步骤(S300)的一部分进行局部破坏性检测步骤(S320)。更具体地，在每个GaN衬底的外延层表面上形成直径为3mm的凹陷，使得凹陷的中心位于距离该GaN衬底的外围4mm的位置上。在局部刻蚀步骤(S321)中，通过使用辉光放电进行刻蚀而形成该凹陷。当进行刻蚀时，同时进行成分分析步骤(S322)。
在与设有前述凹陷的区域不同的区域中形成直径为3mm的另一个凹陷，使得该凹陷的中心位于距离GaN衬底的外围4mm的位置。为了形成该凹陷，Ar气施加到具有3mm内径的圆柱形电极中，并进行辉光放电来刻蚀要形成该凹陷的区域。在该凹陷中，连续地进行刻蚀以使凹陷底部处的外延膜(p-GaN层和p-AlGaN层)暴露，这些膜被认为是外延层中重要的膜。此外，对暴露的外延膜执行通过CV方法和PL测量的检测。例如，进行刻蚀(相应与图3中的步骤(S321))以形成具有暴露出了p-GaN层的底部的凹陷，并且10nm厚度的p-GaN层的暴露的表面部分通过刻蚀去除，以去除损坏的层。用来去除被损坏的层的通过刻蚀而被去除的部分的厚度可以在5-40nm的范围。对前述p-GaN层进行CV法的载流子浓度的测量以及PL测量(相应于图3的步骤(S323))。在使用辉光放电的刻蚀步骤中，在深度方向进行成分分布测量，且除了各层的成分测量之外，同时相应于图3的步骤(S322)测量p型层的掺杂浓度。在外延膜的检测中，如上所述，形成用于检测的多个凹陷(孔)，通过辉光放电对一个凹陷进行刻蚀直到该凹陷到达衬底表面，由此在深度方向评估成分分布。通过其它凹陷(孔)，对外延层中认为重要的层进行评估。可以通过在增加凹陷的深度以顺序地暴露这些重要的层的同时连续地评估各层，来进行对作为重要层的各层的评估。替换的，相应于各个被认为是重要的层可以形成不同的凹陷。在此情况下，多个凹陷可以具有不同的深度使得各个凹陷分别暴露出不同重要的层，并通过相应的凹陷评估每个层。
此后，对具有满足标准的外延层的衬底进行图1所述的后处理，以获得芯片产品。可以在外延生长层的前表面上形成由钯(Pd)、铂(Pt)和金(Au)构成的三层结构的电极，并可以在GaN衬底的底表面上形成由钛(Ti)、铂(Pt)和金(Au)构成的三层结构的电极。
重复上述检测直到检测了所有前述膜。当完成了所有目标膜的检测时(当图3的步骤(S324)中确定的结果为是时)，完成图2所示的局部破坏性检测步骤(S320)。从检测结果确定是否每个衬底满足预定的标准。不满足标准的衬底的外延层被去除，接着对衬底再次进行从外延层的形成到检测的步骤。由此，所有的衬底都具有满足标准的外延层。从制造成本的观点来看，上述检测可以仅对一个或几个衬底而不是所有的衬底来进行。
[第二实施例]
接着，进行下面的实验来证实在依照本发明制造衬底或元件的方法中所执行的去除步骤(即，从设有外延膜的衬底去除至少部分外延膜的层的步骤)能够提供其上能再次形成外延膜的衬底。
与第一实施例中的实验类似，制备直径2英寸的GaN衬底。每个GaN衬底具有400μm的厚度。制备的GaN衬底为6个。对每个衬底测量翘曲。这些衬底测得的平均翘曲为大约1μm。以下列方式测量翘曲。首先，将要测量的衬底放置在平坦的台上。以激光位移量规测量衬底上表面的轮廓(profile)。沿着延伸通过衬底中心的多条线段进行轮廓的测量(更具体的，延伸通过衬底中心且彼此以45度角间隔的四条线段)。在沿着一条线段测量的衬底表面的轮廓中，测量在经过与衬底的外围对应的相对端的直线和从距离该直线最远的轮廓上的位置之间的距离(即，测量垂直于该直线在该直线与上述轮廓上的最远端位置之间延伸的该垂直线的长度)。测量到的距离处理作为翘曲的值。在一个衬底上，从上述四条线段测量翘曲值，且最大的值用做衬底的翘曲值。
通过外延生长法在GaN衬底的主表面上形成由多个外延膜形成的外延层。外延膜具有用于形成激光二极管的成分和层序。该多个外延膜由如下构成：GaN(2μm的厚度)、n型Al0.07Ga0.93N(1.3μm的厚度)、GaN(0.15μm的厚度)、多量子阱(MQW)、由三组In0.1Ga0.9N(3.5nm的厚度)和In0.02Ga0.98N(7nm的厚度)构成的分层结构、GaN(0.15μm的厚度)、p型Al0.16Ga0.84N(10μm的厚度)、和8组(0.4μm的总厚度)每一组由p型Al0.15Ga0.85N(2.5nm的厚度)与GaN(2.5nm的厚度)构成，它们以从GaN衬底侧的顺序排列以形成分层结构。
在设有上述分层结构的衬底中产生翘曲。该翘曲的值在15至20μm的范围内，6个衬底的平均值为18.5μm。
对6个衬底中的3个衬底进行抛光以去除外延膜(方法1)，且对其它3个衬底进行干法刻蚀(更具体的，反应离子刻蚀(RIE))来去除外延膜(方法2)。这些方法具体如下。
(方法1)
未覆盖有外延膜的衬底的背面通过蜡固定在固定板上。固定到固定板的衬底的外延膜通过抛光法而去除。更具体的，在精研(lapping)装置中，对着压盘按压固定衬底的固定板，衬底表面面朝压盘.同时从浆料供给口向压盘提供包含分散形式的金刚石颗粒的浆料。在这样的状态下，固定板沿着压盘的表面相对于压盘移动。例如，固定板旋转。以这种方式，对具有外延膜的衬底表面进行抛光(机械抛光)。颗粒直径逐步从2μm减小到1μm。对着压盘按压固定衬底的固定板的抛光压力为100g/cm2至500g/cm2的范围内。固定板的旋转速度为在30rpm至100rpm的范围内。
此后，将衬底从固定板分离。分离的衬底几乎没有翘曲，并处于和形成外延膜之前相同的状态。更具体的，衬底的翘曲平均值为1.2μm。
但是，如前所述，固定到固定板的衬底由于外延膜的形成已经翘曲了。因此，尽管衬底处于翘曲状态，单抛光将表面改变为平面的状态翘曲。当衬底不再翘曲时，被抛光的衬底表面呈弯曲的形式反映抛光前已经发生在衬底中的翘曲的状态，由此该弯曲形式与翘曲衬底的凸形相反地凸起。
由于衬底的表面具有由于抛光而引起小孔和损坏的层，因此外延生长不能如实进行。因此，通过抛光装置进行研磨抛光来改进衬底表面的平坦度并去除例如上述小孔和损坏层的缺陷。更具体的，抛光装置从抛光液供给口施加包含分散形式颗粒的抛光液到抛光垫上。此时，对着固定的衬底的弯曲表面按压抛光垫，并使抛光垫相对其旋转。用这种方式，抛光衬底表面。所述颗粒包含具有0.1μm粒径的硅胶颗粒。抛光液包含PH为9.5的碳酸钠的水溶液作为氧化剂。将抛光垫向衬底表面按压的抛光压力为在200g/cm2至1000g/cm2的范围内，且抛光垫的旋转速度为20rpm至90rpm的范围内。得到的衬底表面具有平均0.15nm的表面粗糙度Ra和平均1μm的翘曲。
在如此抛光的衬底表面上，类似于在该抛光步骤之前执行的方法，可以通过外延生长方法再次形成由多个外延膜构成的外延层。
(方法2)
首先，将衬底放置在刻蚀装置中的衬底固定台上，该刻蚀装置为ICP(感应耦合等离子)RIE装置。以下列条件进行反应离子刻蚀以去除衬底上的外延膜。刻蚀气体为氯气(Cl2气体)。进行刻蚀的区域(即RIE装置的反应容器的内部空间)为从0.3Pa至3Pa的范围。RF功率为从1000W至1200W的范围，偏置为50W。
此后，测量衬底翘曲。衬底的翘曲被恢复到形成外延膜之前的状态。更具体的，衬底的翘曲值为平均1μm。在外延膜的整个表面上以基本均匀的条件(即各向同性)进行上述刻蚀。因此，不管衬底已经翘曲到一定程度，通过刻蚀去除的部分在衬底的整个表面上具有基本均匀的厚度。因此，当使用该刻蚀去除外延膜时，与前述方法1相反，表面不具有弯曲表面。
接着，与前述方法1类似，抛光装置进行研磨抛光来从衬底去除例如小孔和损坏层的缺陷。该研磨抛光以与前述方法1基本相同的方式进行。此后，与方法1类似，测量表面粗糙度和翘曲。根据结果，衬底具有允许外延生长的表面，并由此通过PL测量法进行测量时，具有与通过方法1的研磨抛光获得的类似的表面粗糙度和类似于普通衬底的表面性能。衬底的翘曲为0.8μm。与方法1相反，方法2的研磨抛光不会使衬底表面翘曲，使得抛光部分的量能够小于方法1的量。
通过外延生长方法，与抛光步骤前的状态类似的，能够在衬底表面上形成由多个外延膜构成的外延层。更具体的，在衬底表面上生长LED结构的外延膜，并对由此形成的外延膜进行PL测量。该测量结果与从没有进行再抛光的普通衬底上形成的外延膜所获得的结果基本相同。
本发明的上述区别特征能够总结如下。依照本发明的衬底检测方法包括：制备其主表面上设有多个层的衬底的步骤(图1中的衬底制备步骤(S100)和膜形成步骤(S200))，处理步骤(图3的局部刻蚀步骤(S321))，和检测步骤(图3中对通过刻蚀而暴露的部分的检测步骤(S323)或图3中的成分分析步骤(S322))。在处理步骤中(图3的局部刻蚀步骤(S321))，通过从设有多个层的区域的末端部分去除至少一部分的该多个层(外延层5)从而在衬底的主表面上形成开口(凹陷7)。在检测步骤(S323)中，对凹陷7中暴露的层(外延层3a-3e之一)进行检测。
由此，仅仅在衬底主表面上的形成外延层3a-3e(即，外延层5)作为该多个层的区域的端部处形成凹陷7，并能够对凹陷7中暴露的外延膜3a-3e之一进行通过PL测量和CV方法的检测。与仅仅能够对外延层5的表面部分进行检测的常规非破坏性检测相反，凹陷7的形成使得能够对外延层5内任意深度的区域内的膜进行检测。因此，能够获得其主表面上设有外延层5的衬底，该衬底可靠地具有比仅仅进行了非破坏性检测的衬底更高的质量。
在设有外延层5的区域的末端部分中形成凹陷7作为该开口，并在凹陷7中进行检测以使得能够从除了设有凹陷7的区域以外的、形成了外延层5的区域获得元件。因此，即使当衬底进行了上述检测时，也能够从其获得元件。因此，不必制备仅仅用于为常规衬底检测进行的破坏性检测且不能从其获得元件的衬底。通过在元件的制造方法中采用依照发明的衬底检测方法，不必浪费用于检测的整个衬底使得元件制造成本的增加可以得到抑制。
在上述衬底检测方法中，如图3所示，处理步骤(图3的步骤(S321)和图3的检测步骤(S323))可交替地重复多次。为了将凹陷7的深度改变到期望的值，处理步骤可以重复处理相同的凹陷7。此时，可以以不同深度的凹陷7来进行检测步骤(S323)。因此，通过改变凹陷7的深度，能够重复检测步骤(S323)同时改变凹陷7底部所暴露出的外延膜的类型，由此能够对所有的外延膜3a-3e(即，所有的多个层)进行预定的检测。因此，能够获得其主表面设有可靠地具有高质量的层的衬底(图4示出的设有外延层的晶片10)。
可以进行上述衬底检测法中的处理步骤(局部刻蚀步骤(S321))以在如图4所示设有外延层5的区域的端部形成多个开口(凹陷7)。凹陷的数量可以是2个、3个或多个。在检测步骤(图3中的检测步骤(S323)或成分分析步骤(S322))中，在每个凹陷7中进行检测。可以对每个凹陷7重复处理步骤(局部刻蚀步骤(S321))和检测步骤(图3中的检测步骤(S323)或成分分析步骤(S322))。在此情况下，可以在外延层5上的多个位置进行检测。因此，能够更可靠地进行外延层5的膜质量等检测。
依照本发明的元件制造方法包括：通过上述衬底检测方法进行衬底检测的检测步骤(S300)，和元件形成步骤(图1中的后处理步骤(S500))。在后处理步骤(S500)中，在根据检测步骤(S300)的检测结果确定满足图1的步骤(S400)中预定标准的衬底上形成元件，并特别的，在除了设有开口(即，凹陷7)的区域以外的设有多个层(即，设有外延层5)的区域中形成元件。因此，形成用于制造元件的芯片区域。以这种方式，能够从进行了检测步骤(S300)的衬底获得元件以便有效地使用衬底。结果，与不能够从用于检测的衬底获得元件的情况相比，从衬底获得元件的制造成本能够减低。
依照本发明的衬底制造方法包括：制备衬底的步骤(衬底制备步骤(S100))、在衬底的主表面上形成多个层的步骤(膜形成步骤(S200))、检测设有多个层的衬底的检测步骤(S300)。检测步骤包括处理步骤(局部刻蚀步骤(S321))和开口检测步骤(S323)。在处理步骤中(局部刻蚀步骤(S321))，如图4和5所示，通过在设有多个层(即外延膜3a-3e)的区域的端部中去除该多个层的至少部分，而在衬底的主表面处形成凹陷7，即开口。在开口检测步骤中，对凹陷7中暴露的外延膜进行检测。此外，制造衬底的方法包括：去除步骤(S600)，从依照检测步骤(S300)的检测结果确定为不满足预定标准(即，图1中的步骤(S400)中确定为否)的衬底上去除多个层。形成多个层的步骤(膜形成步骤(S200))包括在已经在去除步骤中去除了多个层的衬底的主表面上再形成作为该多个层的外延膜3a-3e。
由于能够在依照检测步骤(S300)的检测结果而确定为不满足预定标准的衬底上再形成多个外延膜3a-3e，因此，能够防止由于该多个层中的缺陷而引起的衬底丢弃的发生，并能够有效地使用衬底。
在上述衬底制造方法中，去除步骤(S600)可以包括：通过抛光衬底的设有多个层的表面去除该多个层(多个外延膜3a-3e)的步骤(图7的抛光步骤(S620))。在此情况下，可以通过相对简单的设备来执行本发明的去除步骤(S600)。
上述衬底制造方法的去除步骤(S600)可以包括：通过对衬底的设有多个层的表面进行物理刻蚀去除该多个层的步骤(图8中的刻蚀步骤(S640))。物理刻蚀意味着刻蚀能够从多个层的整个表面均匀地去除表面层(即，处于这样的状态：在层的厚度方向的刻蚀速率在该层的整个表面上基本均匀)，并特别意味着干法刻蚀例如等离子刻蚀或反应离子刻蚀。即使当衬底翘曲时，上述刻蚀也能够可靠地去除该多个层，并能够防止在去除多个层时在衬底表面上进行局部刻蚀所存在的问题。等离子刻蚀是各项同性的。反应离子刻蚀(RIE)是各项异性的，但是当RIE的刻蚀压力近似于上述条件而相对低时，能够使用上述等离子刻蚀和RIE任一种来刻蚀衬底表面。从使由于刻蚀造成的对衬底的损坏最小化的观点看，在几种对衬底造成较小损坏的RIE方法中优选使用ICPRIE或helicon型RIE。
在上述衬底制造方法中，去除步骤(S600)可以配置来从该多个层(外延膜3a-3e)中至少去除被确定为不满足预定标准的层。上述多个层可以包括成分与衬底(例如GaN衬底)不同的层(例如由AlGaN制成)，且成分不同于衬底的该层可以在上述去除步骤中(S600)去除。该多个层可以包括形成在衬底上并由GaN构成的缓冲层，以及在该缓冲层上形成的由AlGaN构成的不同层。不同于缓冲层的层，特别是上述的不同层，可以在去除步骤(S600)中去除。由于去除了可能导致衬底翘曲的由AlGaN构成的该不同层，因而在去除步骤之后能够减小衬底的翘曲。
在上述衬底检测方法或衬底制造方法中，衬底材料可以包含选自由GaN(氮化镓)、AlN(氮化铝)和SiC(碳化硅)构成的组中的一种材料。其是以外延生长法形成的层(外延生长层)的外延膜3a-3e的材料可以包括选自由AlGaN、InGaN、和GaN构成的组中的一种材料。由GaN、AlN、和/或SiC构成的衬底比由Si构成的常规衬底更加昂贵。但是，在依照发明的衬底制造方法中使用的衬底制造方法和衬底检测方法被配置来，在依照检测结果确定为不满足预定标准(即，确定为不可接受的衬底)的衬底上，即，在去除了多个层的衬底上，再形成该多个层。因此，与放弃不可接受的衬底的情形相比，该方法能够有效地使用衬底。结果，能够降低设有多个层的衬底的制造成本。
通过上述衬底制造方法制造依照发明的衬底(即，图4中设有外延层的晶片10)。对该衬底(晶片10)进行预定的检测，该检测是对多个层(即外延层5)中允许进行非破坏性检测的上表面层进行的，并然后对开口(即，凹陷7)中暴露的外延层5的区域进行。因此，与仅仅进行了破坏性检测的衬底相比，衬底能够设有更可靠地确保了其质量的外延层5。
依照本发明的衬底在其主表面设有外延层5(即，图4和6中所述的多个层)并在其主表面上设有通过在设有外延层5的区域的端部至少去除部分的外延层5而形成的凹陷7，即开口。在此情况下，由于能够对凹陷7中所暴露的外延层5的部分(图5中的外延膜3d)进行预定检测，因此与未形成凹陷7而对外延层的表面进行非破坏性检测的情形相比，能够更可靠地对外延层5的最上表面下的部分进行膜质量的检测等。因此，能够可靠地检测外延层5的质量，以使得能够获得高质量的衬底。从衬底，如图6所示，通过在形成了外延层5而未形成凹陷7的区域中形成用于形成元件的区域(芯片区域12)，能够获得元件。因此，能够有效地使用衬底。
如图4所示，该衬底(晶片10)设有位于设有外延层的区域端部的多个凹陷7(即，图4的两个凹陷7)。在此情况下，能够在外延层5上的多个位置进行检测。因此，能够更加精确地进行外延层5的质量检测等，以便能够提供低概率发生失效(例如外延层5质量上的缺陷)衬底。
上述衬底的材料可以包括选自由GaN(氮化镓)、AlN(氮化铝)和SiC(碳化硅)构成的组中的一种材料。层的材料可以包括选自由AlGaN、InGaN、和GaN构成的组中的至少一种材料。由GaN、AlN、和/或SiC构成的衬底比由Si构成的常规衬底更加昂贵。但是，与不形成凹陷7而仅仅进行非破坏性检测以检测外延层5的质量的情形相比，在依照发明的衬底中，能够更加精确地确定外延层5的质量。此外，能够从进行了该检测的衬底获得元件。因此，能够提供可以被有效使用的衬底。
依照本发明的衬底处理方法包括：制备设有外延膜的衬底(晶片10)的步骤(图7的衬底制备步骤(S610))，和抛光步骤(S620)。在抛光步骤(S620)中，抛光设有外延膜的衬底表面以去除外延膜中具有不同于衬底的成分的层。此时，依照本发明的衬底处理方法能够通过相对简单的设备来执行。
抛光步骤能够将衬底恢复到在形成具有不同于衬底的成分的层(外延膜)之前的状态。因此，当在置疑的外延膜中发生缺陷问题时，可以将缺陷与外延膜一起去除。由于能够在衬底的表面上再形成该外延膜，故可以有效地使用衬底。
依照该衬底处理方法，外延膜可以包括在衬底上形成的由GaN制成的缓冲层，和在该缓冲层上形成的由AlGaN构成的不同外延膜。在抛光步骤(S620)中，可以去除该不同外延膜(AlGaN层)同时保留上述缓冲层。在此情况下，衬底可以是GaN衬底。由于能够去除最有可能造成衬底翘曲的由AlGaN构成的该不同外延膜，因此在抛光步骤之后衬底的翘曲会比较小。因此，能够简化在抛光步骤之后对固定在固定台上的衬底进行研磨抛光等的步骤(研磨步骤(S630))。
依照本发明的衬底处理步骤包括：制备设有外延膜的衬底(晶片10)的步骤(图8的衬底制备步骤(S610))，和刻蚀步骤(S640)。在刻蚀步骤(S640)中，在衬底的设有外延膜的表面上进行物理刻蚀，以便能够从外延膜去除成分不同于衬底的层。
以这种方式，刻蚀步骤(S640)能够将衬底恢复到形成成分不同于衬底的层(外延膜)形成之前的状态。当置疑的外延膜中发生缺陷问题时，可以将缺陷与外延膜一起去除。由于能够在衬底的表面上再形成该外延膜，故可以有效地使用衬底。
在该衬底处理方法中，外延膜可以包括在衬底上形成的由GaN制成的缓冲层，和在该缓冲层上形成的由AlGaN构成的不同外延膜。在刻蚀步骤(S640)中，可以去除该不同外延膜同时保留该缓冲层。此时，衬底可以是GaN衬底。由于能够去除最有可能造成衬底翘曲的由AlGaN构成的该不同外延膜，因此在抛光步骤之后衬底的翘曲会比较小。因此，能够简化在刻蚀步骤之后对固定在固定台上的衬底进行研磨抛光的步骤(图8中的研磨步骤(S630))。
尽管已经对本发明进行了描述和详细说明，但是应当理解该描述和说明是说明性的和示例性的而不是限制性的，本发明的精神和范围仅仅由所附权利要求来限定。

Claims (8)

1.一种衬底检测方法，包括步骤：
制备在其主表面设有多个层的衬底；
通过在设有所述多个层的区域中去除所述多个层的至少部分，在所述衬底的主表面上形成开口；以及
对所述开口中暴露的所述层进行检测，
其中，在所述形成步骤中，从最外层至少部分地刻蚀掉所述多个层直至一预定深度，并且同时地对于已经被刻蚀掉的所述多个层进行成分分析，
其中，在形成开口的步骤中，通过等离子刻蚀或使用辉光放电的刻蚀来进行刻蚀处理，
其中，在与刻蚀处理同时进行的成分分析处理中，当在刻蚀处理中执行等离子刻蚀时，对等离子体进行光发射分析，当在刻蚀处理中执行使用辉光放电的刻蚀时，测量由辉光放电引起的发射的光的波长和强度，并且，
其中，在与刻蚀处理同时进行的成分分析处理中，对所述多个层进行成分分析的步骤包括沿深度方向的成分分布测量。
2.如权利要求1的衬底检测方法，其中
在所述形成开口的步骤中，在设有所述多个层的区域中形成多个开口；和
在所述进行检测的步骤中，在所述多个开口的每一个中进行检测。
3.如权利要求1的衬底检测方法，其中
所述衬底的材料包括选自由GaN、AlN和SiC构成的组中的一种材料，和
所述层的材料包括选自由AlGaN、InGaN和GaN构成的组中的一种材料。
4.一种制造元件的方法，包括步骤：
使用如权利要求1的衬底检测方法进行检测，并检测所述衬底，和
在依照所述进行检测步骤的检测结果被确定为满足预定标准的所述衬底的设有所述多个层的区域内，在除设有所述开口的部分之外的区域中，形成元件。
5.一种制造衬底的方法，包括步骤：
制备衬底；
在所述衬底的主表面上形成多个层；
检测设有所述多个层的该衬底，所述检测衬底的步骤包括以下步骤：
通过在设有所述多个层的区域中去除所述多个层的至少部分，在所述衬底的主表面上形成开口；
对所述开口中暴露的所述层进行检测；和
从依照所述检测衬底的步骤的检测结果而被确定为不满足预定标准的所述衬底去除所述多个层，
其中，所述形成所述多个层的步骤包括：在先前在所述去除所述多个层的步骤中去除了所述多个层的所述衬底的主表面上再形成该多个层，
其中，在所述形成步骤中，从最外层至少部分地刻蚀掉所述多个层直至一预定深度，并且同时地对于已经被刻蚀掉的所述多个层进行成分分析，
其中，在形成开口的步骤中，通过等离子刻蚀或使用辉光放电的刻蚀来进行刻蚀处理，
其中，在与刻蚀处理同时进行的成分分析处理中，当在刻蚀处理中执行等离子刻蚀时，对等离子体进行光发射分析，当在刻蚀处理中执行使用辉光放电的刻蚀时，测量由辉光放电引起的发射的光的波长和强度，并且，
其中，在与刻蚀处理同时进行的成分分析处理中，对所述多个层进行成分分析的步骤包括沿深度方向的成分分布测量。
6.如权利要求5的制造衬底的方法，其中
所述去除所述多个层的步骤包括通过抛光所述衬底的设有所述多个层的表面来去除所述多个层的步骤。
7.如权利要求5的制造衬底的方法，其中
所述去除所述多个层的步骤包括通过对所述衬底的设有所述多个层的表面进行物理刻蚀来去除所述多个层的步骤。
8.如权利要求5的制造衬底的方法，其中
所述衬底的材料包括选自由GaN、AlN和SiC构成的组中的一种材料，和
所述层的材料包括选自由AlGaN、InGaN和GaN构成的组中的一种材料。
CN2007101088289A 2006-06-01 2007-05-31 衬底、衬底检测方法以及制造元件和衬底的方法 Expired - Fee Related CN101083220B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006153555 2006-06-01
JP2006153555 2006-06-01
JP2006-153555 2006-06-01
JP2007-014172 2007-01-24
JP2007014172A JP2008010818A (ja) 2006-06-01 2007-01-24 基板、基板検査方法、素子および基板の製造方法
JP2007014172 2007-01-24

Publications (2)

Publication Number Publication Date
CN101083220A CN101083220A (zh) 2007-12-05
CN101083220B true CN101083220B (zh) 2012-07-04

Family

ID=38610991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101088289A Expired - Fee Related CN101083220B (zh) 2006-06-01 2007-05-31 衬底、衬底检测方法以及制造元件和衬底的方法

Country Status (6)

Country Link
US (2) US20070278485A1 (zh)
EP (1) EP1863077B1 (zh)
JP (1) JP2008010818A (zh)
KR (1) KR100893307B1 (zh)
CN (1) CN101083220B (zh)
TW (1) TWI354342B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7930058B2 (en) * 2006-01-30 2011-04-19 Memc Electronic Materials, Inc. Nanotopography control and optimization using feedback from warp data
US8605962B2 (en) 2008-01-21 2013-12-10 Nec Corporation Pattern matching system, pattern matching method, and pattern matching program
CN102104014B (zh) * 2009-12-17 2012-09-19 中芯国际集成电路制造(上海)有限公司 判断复合介电层质量的方法
CN105203305A (zh) * 2015-11-03 2015-12-30 山东华光光电子有限公司 一种半导体激光器无损波长分类筛选方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59147433A (ja) * 1983-02-14 1984-08-23 Hitachi Ltd エツチング装置
EP0295065A3 (en) * 1987-06-10 1991-07-03 Hitachi, Ltd. Semiconductor integrated circuit device, method of making same or cutting method for same, and cutting system using energy beam for same
US5420796A (en) * 1993-12-23 1995-05-30 Vlsi Technology, Inc. Method of inspecting planarity of wafer surface after etchback step in integrated circuit fabrication
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
US6031229A (en) * 1998-05-20 2000-02-29 Schlumberger Technologies, Inc. Automatic sequencing of FIB operations
JP2000021824A (ja) * 1998-07-07 2000-01-21 Oki Electric Ind Co Ltd 半導体素子の局所領域での開層方法及びその装置
JP3594826B2 (ja) * 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP2001050874A (ja) * 1999-08-04 2001-02-23 Mitsubishi Electric Corp 半導体基板の検査方法
US6939730B2 (en) * 2001-04-24 2005-09-06 Sony Corporation Nitride semiconductor, semiconductor device, and method of manufacturing the same
JP2004336040A (ja) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh 複数の半導体チップの製造方法および電子半導体基体
CN100401491C (zh) * 2003-05-09 2008-07-09 优利讯美国有限公司 时分复用处理中的包络跟随器终点检测
US6911832B2 (en) * 2003-07-16 2005-06-28 Texas Instruments Incorporated Focused ion beam endpoint detection using charge pulse detection electronics
US7550665B2 (en) * 2003-07-24 2009-06-23 Kaneka Corporation Stacked photoelectric converter
US7229499B2 (en) * 2003-08-22 2007-06-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer
US6972201B1 (en) * 2004-01-12 2005-12-06 Advanced Micro Devices, Inc. Using scatterometry to detect and control undercut for ARC with developable BARCs

Also Published As

Publication number Publication date
EP1863077A3 (en) 2009-05-06
EP1863077B1 (en) 2013-08-14
TW200811977A (en) 2008-03-01
US20070278485A1 (en) 2007-12-06
CN101083220A (zh) 2007-12-05
EP1863077A2 (en) 2007-12-05
US20100047933A1 (en) 2010-02-25
KR100893307B1 (ko) 2009-04-15
JP2008010818A (ja) 2008-01-17
TWI354342B (en) 2011-12-11
KR20070115717A (ko) 2007-12-06

Similar Documents

Publication Publication Date Title
US6723572B2 (en) Method for monitoring the shape of the processed surfaces of semiconductor devices and equipment for manufacturing the semiconductor devices
US8831767B2 (en) Methods and systems for monitoring a parameter of a measurement device during polishing, damage to a specimen during polishing, or a characteristic of a polishing pad or tool
JP3154930B2 (ja) 半導体ウエハー表面の研磨率の検出方法及び検出装置並びに半導体ウエハー表面の研磨方法及び研磨装置
TW200832538A (en) Determining physical property of substrate
KR20010102277A (ko) 연마상황 모니터링 방법, 연마상황 모니터링 장치,연마장치, 프로세스 웨이퍼, 반도체 디바이스 제조방법 및반도체 디바이스
KR20010078154A (ko) 연마 비율 변화를 통한 종점 모니터링
TW201212115A (en) Method of monitoring progress of substrate polishing and polishing apparatus
CN101083220B (zh) 衬底、衬底检测方法以及制造元件和衬底的方法
JP2002526918A (ja) プラズマ・エッチング工程の精度を改善する方法および装置
US7988529B2 (en) Methods and tools for controlling the removal of material from microfeature workpieces
JP2000164595A (ja) 金属配線形成方法
JP4427767B2 (ja) 測定方法
JP4901076B2 (ja) 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法
WO2001061746A9 (en) Test structure for metal cmp process control
US6429130B1 (en) Method and apparatus for end point detection in a chemical mechanical polishing process using two laser beams
CN117038645B (zh) 半导体结构及其制备方法
KR20080088747A (ko) 화학적 기계적 연마공정의 결함 검출 방법
KR20040099813A (ko) 호환성을 갖는 기준 웨이퍼 및 그 제조 방법
KR19990025212A (ko) 웨이퍼 연마 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20170531