KR20080088747A - 화학적 기계적 연마공정의 결함 검출 방법 - Google Patents

화학적 기계적 연마공정의 결함 검출 방법 Download PDF

Info

Publication number
KR20080088747A
KR20080088747A KR1020070031423A KR20070031423A KR20080088747A KR 20080088747 A KR20080088747 A KR 20080088747A KR 1020070031423 A KR1020070031423 A KR 1020070031423A KR 20070031423 A KR20070031423 A KR 20070031423A KR 20080088747 A KR20080088747 A KR 20080088747A
Authority
KR
South Korea
Prior art keywords
polishing
oxide film
scratch
defect
wafer
Prior art date
Application number
KR1020070031423A
Other languages
English (en)
Inventor
이종원
윤보언
홍창기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070031423A priority Critical patent/KR20080088747A/ko
Publication of KR20080088747A publication Critical patent/KR20080088747A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 생산수율을 증대 또는 극대화할 수 있는 화학적 기계적 연마공정의 결함 검출 방법을 개시한다. 그의 방법은 웨이퍼 상에 소정 두께의 연마 산화막을 형성하는 단계; 상기 연마 산화막을 화학적 기계적 연마하여 스크래치를 형성하는 단계; 상기 스크래치가 형성된 상기 연마 산화막을 등방적으로 식각하여 상기 연마 산화막에 유발된 상기 스크래치의 면적을 증가시키는 단계; 상기 스크래치의 면적이 증가된 상기 연마 산화막을 소정의 콤보 패턴에 대응되도록 제거하여 소정 깊이의 트렌치를 형성하는 단계; 상기 트렌치 및 상기 스크래치가 형성된 상기 웨이퍼의 전면에 도전성 금속막을 형성하는 단계; 상기 연마 산화막이 노출되도록 상기 도전성 금속막을 평탄하게 제거하여 상기 연마 산화막에 의해 노출되는 상기 스크래치에 대응되는 결함 패턴 및 상기 콤보 패턴을 형성하는 단계; 및 상기 콤보 패턴의 양측 패드 전극에 전기적 검사장치의 탐침을 접촉시켜 상기 콤보 패턴을 가로지르는 상기 결함 패턴의 유무를 전기적으로 검사하는 단계를 포함하여 이루어진다.
Figure P1020070031423
스크래치(scratch), 결함, 콤보(combo), 연마 산화막, 탐침(prober)

Description

화학적 기계적 연마공정의 결함 검출 방법{Method for detecting defect at the chemical mechanic polishing process}
도 1은 본 발명의 실시예에 따른 기계적 화학적 연마공정에서의 결함 검사 방법을 설명하기 위해 나타낸 사시도.
도 2 내지 도 10은 본 발명의 실시예에 따른 화학적 기계적 연마공정의 결함 검사 방법에 사용되는 웨이퍼 제조 공정과, 전기적인 검사 공정을 순차적으로 나타낸 사시도.
도 11은 연마 산화막의 종류에 따라 연마 산화막의 화학적 기계적 연마공정 시에 유발되는 스크래치를 비교하기 위한 전기적 검사 결과를 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 웨이퍼 20 : 버퍼 산화막
30 : 에치 스톱퍼막 40 : 연마 산화막
50 : 결함 60 : 트렌치
70 : 도전성 금속막
본 발명은 화학적 기계적 연마공정의 결함 검사 방법에 관한 것으로, 더 상세하게는 웨이퍼의 표면을 평탄하게 연마하는 화학적 기계적 연마공정에서 유발되는 스크래치와 같은 결함을 검사하는 화학적 기계적 연마공정의 결함 검사 방법에 관한 것이다.
일반적으로 정보 통신 분야의 급속한 발달과, 컴퓨터와 같은 정보 매체의 대중화에 따라 반도체 장치도 비약적으로 발전하고 있다. 또한, 그 기능적인 면에 있어서 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구되고 있다. 이에 따라, 상기 반도체 소자의 제조 기술은 집적도, 신뢰도 및, 응답 속도 등을 극대화하는 방향으로 연구 개발되고 있다. 반도체 소자의 제조 기술은 크게 반도체 기판 상에 가공막을 형성하는 증착(deposition)공정과, 상기 증착공정으로 형성된 가공막 상에 피가공막을 형성하여 패터닝 하는 포토리소그래피(photolithography) 공정으로 이루어진다.
이와 같은 다수의 공정에 의해 제조되는 반도체 소자의 제조 기술은 반도체 디바이스(Device)의 고밀도화, 미세화 및 배선구조의 다층화에 따라 반도체 디바이스의 표면 단차가 점차 증가되고 있는 실정이다. 이에 따라 반도체 디바이스의 표면을 평탄화하기 위해 여러가지 방법들이 개발되고 있다. 특히, 반도체 디바이스의 표면을 화학적 연마와 기계적 연마를 한꺼번에 수행하여 반도체 디바이스의 표면을 평탄화하는 화학적 기계적 연마방법이 활발하게 연구되고 있다. 상기 화학적 기계 적 연마방법은 웨이퍼 표면에 형성된 층간 절연막 또는 도전성 금속막을 기계적 연마시키면서 소정 크기의 스크래치와 같은 결함이 발생시킬 수 있다. 따라서, 상기 화학적 기계적 연마방법은 상기 층간 절연막 또는 도전성 금속막의 표면에서 발생되는 스크래치와 같은 결함을 조사하여 상기 층간 절연막 또는 도전성 금속막과 접촉되면서 연마되는 연마 패드의 표면 특성을 개선시키고, 층간 절연막 또는 도전성 금속막의 특성을 개선시키는 방향으로 점진적으로 연구 개발되고 있다.
상기 화학적 기계적 연마방법의 개선 방향을 찾기 위한 종래 기술에 따른 화학적 기계적 연마공정의 결함 검사 방법은 크게 다크 필드(dark field) 검사 방법과 브라이트 필드(bright field) 검사 방법으로 구분된다. 다크 필드 검사 방법은 광의 산란 원리를 이용하는 것이고, 브라이트 필드 검사 방법은 현미경 개념을 이용하는 것이다. 예컨대, 상기 다크 필드 검사 방법은 웨이퍼 표면에 소정 파장의 가시광을 입사하여 상기 웨이퍼 표면에서 발생된 스크래치와 같은 결함에 의해 상기 가시광이 반사되면서 산란 또는 회절되는 것으로부터 상기 웨이퍼 표면에서 발생된 상기 스크래치와 같은 결함을 검사토록 할 수 있다. 반면, 상기 브라이트 필드 검사 방법은 상기 웨이퍼 표면에 다양한 파장을 갖는 백색의 가시광을 상기 웨이퍼 표면에 입사하여 광학 현미경으로 상기 웨이퍼 표면을 확대 투영함으로서 나타나는 스크래치와 같은 결함을 검사토록 할 수 있다. 따라서, 다크 필드 및 브라이트 필드 검사 방법들은 모두 결함을 검출하기 위해서 이미지 데이터를 비교하는 방식을 이용하고 있다. 이는 웨이퍼 상에 존재하는 다이(die)들이 실질적으로 동일하다는 사실을 바탕으로, 서로 이웃하는 다이들로부터 획득한 이미지 데이터들을 비교한다. 이 결과, 차이가 발생되는 구역을 검출하고 이구역에 결함이 존재하는 것으로 정의한다.
하지만, 전술한 바와 같은 다크 필드 및 브라이트 필드 검사 방법과 같은 종래 기술에 따른 화학적 기계적 연마공정의 결함 검사방법은 웨이퍼 표면에 상기 가시광을 조사하여 상기 웨이퍼 표면에서 산란 또는 회절되면서 반사되는 반사광을 검출하여 상기 웨이퍼 표면의 상태를 파악토록 하기 위한 고가의 광학 장비 및 연산 장비들을 필요로 하기 때문에 생산성이 떨어지는 문제점이 있었다. 뿐만 아니라, 종래 기술에 따른 화학적 기계적 연마공정의 결함 검사 방법은, 웨이퍼 표면에 입사되는 상기 가시광을 이용하여 간접적으로 광학적인 특성을 파악함에 있어 상기 광학 장비를 취급 관리하는 작업자의 개인별 차이에 따라 일부 결과가 다르게 나타날 수 있기 때문에 생산수율이 떨어지는 단점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 고가의 광학 장비 및 연산 장비와 같은 결함 검사 설비를 이용하지 않고도 웨이퍼 표면의 상태를 파악토록 하여 생산성을 증대 또는 극대화할 수 있는 화학적 기계적 연마공정의 결함 검사 방법을 제공하는 데 있다.
또한, 본 발명의 다른 목적은, 웨이퍼 표면에 형성되는 스크래치와 같은 결합을 직접적으로 파악토록 하고, 작업자의 개인별 능력차이에 따라 결함 검사 결과가 달라지지 않도록 하여 생산수율을 증대 또는 극대화할 수 있는 화학적 기계적 연마공정의 결함 검사 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 양태에 따른 화학적 기계적 연마공정의 결함 검사 방법은, 웨이퍼 상에 에치 스톱퍼막을 형성하는 단계; 상기 에치 스톱퍼막 상에 소정 두께의 연마 산화막을 형성하는 단계; 상기 연마 산화막을 화학적 기계적 연마하여 스크래치를 형성하는 단계; 상기 스크래치가 형성된 상기 연마 산화막을 등방적으로 식각하여 상기 연마 산화막에 유발된 상기 스크래치의 면적을 증가시키는 단계; 상기 스크래치의 면적이 증가된 상기 연마 산화막을 소정의 콤보 패턴에 대응되도록 제거하여 소정 깊이의 트렌치를 형성하는 단계; 상기 트렌치 및 상기 스크래치가 형성된 상기 웨이퍼의 전면에 도전성 금속막을 형성하는 단계; 상기 연마 산화막이 노출되도록 상기 도전성 금속막을 평탄하게 제거하여 상기 연마 산화막에 의해 노출되는 상기 스크래치에 대응되는 결함 패턴 및 상기 콤보 패턴을 형성하는 단계; 및 상기 콤보 패턴의 양측 패드 전극에 전기적 검사장치의 탐침을 접촉시켜 상기 콤보 패턴을 가로지르는 상기 결함 패턴의 유무를 전기적으로 검사하는 단계를 포함함을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 실시예에 따른 기계적 화학적 연마공정에서의 결함 검사 방법을 설명하기 위해 나타낸 사시도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 화학적 기계적 연마공정의 결함 검사 방법은 화학적 기계적 연마방법으로 평탄화된 연마 산화막(40)에 도전성 금속막(도 8의 70)으로 이루어진 복수개의 전극(74)이 서로 동일 또는 일정한 거리를 갖도록 이루어진 콤보 패턴(72)이 형성된 웨이퍼(10)에 전기적 검사 장치(80)를 연결하여 상기 실리콘 산화막에서의 결함(50) 검사가 이루어지도록 한다.
여기서, 상기 연마 산화막(40)은 화학적 기계적 연마공정이 진행될 수 있는 소정 밀도 또는 굳기를 갖도록 형성된 다양한 종류의 실리콘 산화막으로 이루어진다. 예컨대, 상기 연마 산화막(40)은 반응 챔버 내에 실리콘 소스 가스와 산소 가스를 공급하여 화학기상증착방법으로 실리콘 산화막이 증착되는 건식 증착 방법에 의해 형성되는 산화막으로서, 고온의 플라즈마 상태의 반응 가스를 이용하여 고밀도 플라즈마(High Density Plasma) 방법으로 형성된 고밀도 실리콘 산화막과, 고온 상압 또는 저압에서 BPSG(Boro-phospho Silicate Glass) 방법으로 형성된 저밀도 실리콘 산화막을 포함하여 이루어진다. 따라서, 상기 화학적 기계적 연마공정에 의해 평탄화되는 상기 실리콘 산화막의 종류에 따라 유발되는 스크래치와 같은 결함(도 5의 50)이 다르게 나타날 수 있다.
또한, 상기 콤보 패턴(72)은 상기 스크래치와 같은 결함(50)을 계측하기 위한 미세 구조물이다. 예컨대, 상기 콤보 패턴(72)은 서로 동일 또는 유사한 거리를 갖고 엇갈리거나 평행한 구조를 갖는 복수개의 전극(74)과, 상기 복수개의 전 극(74)의 각 말단에 연결되어 전기적 검사 장치(80)의 탐침(82)이 접촉되는 복수개의 패드 전극(76)을 포함하여 이루어진다. 상기 콤보 패턴(72)은 상기 연마 산화막(40)에 의해 선택적으로 노출되면서 상기 연마 산화막(40)과 동일 또는 유사한 높이를 갖도록 상기 화학적 기계적 연마방법에 의해 평탄화되어 있다. 이때, 상기 연마 산화막(40)의 화학적 기계적 연마공정 시에 발생된 스크래치와 같은 결함(50)은 상기 콤보 패턴(72)과 동일 또는 유사한 도전성 금속막(70)으로 채워져 있으며, 상기 콤보 패턴(72)의 복수개의 전극(74)을 가로지르는 방향으로 형성될 수 있다. 왜냐하면, 상기 스크래치와 같은 결함(50)은 상기 연마 산화막(40)의 화학적 기계적 연마공정 시에 상기 연마 산화막(40)의 평탄면에서 함몰되는 구조를 갖도록 형성되기 때문이다. 또한, 상기 콤보 패턴(72)을 형성하기 위해 형성되는 트렌치(도 7의 60) 내에 도전성 금속막(70)을 매립시키는 과정에서 상기 스크래치와 같은 결함(50) 또한 상기 도전성 금속막(70)이 매립되고, 후속에서 이루어지는 도전성 금속막(70)의 화학적 기계적 연마 공정에서 제거되지 않고 남아 상기 콤보 패턴(72)의 복수개의 전극(74)을 가로지는 가교로서 형성될 수 있다. 이때, 상기 결함(50)은 상기 도전성 금속막(70)에 의해 패터닝되면서 결함 패턴(52)로 형성될 수 있다. 상기 연마 산화막(40)에 의해 선택적으로 노출되는 콤보 패턴(72)을 이용한 전기적 검사를 수행하여 상기 연마 산화막(40)의 화학적 기계적 연마 시에 발생되는 스크래치와 같은 결함(50)을 직접적으로 파악토록 할 수 있다.
따라서, 본 발명의 실시예에 따른 화학적 기계적 연마공정의 결함 검사 방법은, 화학적 기계적 연마 공정에 의해 평탄화되는 연마 산화막(40)에 의해 노출되는 서로 동일 또는 유사한 간격의 복수개의 전극(74)을 포함하는 콤보 패턴(72)을 이용한 전기적 검사 방법으로 상기 연마 산화막(40)의 스크래치와 같은 결함(50)을 검사토록 하여 광학 장비 및 연산 장비와 같은 고가의 결함 검사 설비를 이용하지 않고도 웨이퍼(10) 표면의 상태를 파악토록 할 수 있기 때문에 생산성을 증대 또는 극대화할 수 있다.
또한, 상기 복수개의 전극(74)을 가로지는 방향으로 형성되는 스크래치와 같은 결함(50)을 매립시키는 도전성 금속막(70)을 이용한 전기적 검사 방법으로 상기 결함(50)을 직접적으로 파악토록 하여 전기적인 객관적 수치를 용이하게 구하고, 작업자의 개인별 능력차이에 따라 결함 검사 결과가 달라지지 않도록 할 수 있기 때문에 생산수율을 증대 또는 극대화할 수 있다.
도 2 내지 도 10은 본 발명의 실시예에 따른 화학적 기계적 연마공정의 결함 검사 방법에 사용되는 웨이퍼(10) 제조 공정과, 전기적인 검사 공정을 순차적으로 나타낸 사시도이다.
도 2에 도시된 바와 같이, 베어(bare) 웨이퍼(10) 상에 소정 두께의 버퍼 산화막(20)을 형성한다. 여기서, 상기 웨이퍼(10)는 소정의 결정 방향을 갖는 원기둥 모양의 잉곳(ingot)으로부터 단면으로 얇은 두께의 슬라이싱 처리된 일정 지름을 갖는 원판 모양을 갖도록 형성되어 있다. 일반적으로, 200mm 내지 300mm정도의 지름을 갖는 웨이퍼(10)가 반도체 제조공정에서 가장 널리 사용되고 있다.
또한, 상기 버퍼 산화막(20)은 후속에서 형성되는 에치 스톱퍼막 상의 연마 산화막(40)이 평탄하게 형성될 수 있는 평탄면을 제공하며, 상기 연마 산화막(40) 의 화학적 기계적 연마공정에서 주어지는 압력을 완충시키는 제 1 실리콘 산화막이다. 예컨대, 상기 버퍼 산화막(20)은 실리콘 결정으로 이루어지는 상기 웨이퍼(10)를 고온에서 산소 또는 수분(H20)에 노출시켜 상기 웨이퍼(10) 표면을 희생시키면서 실리콘 산화막을 형성시키는 열산화 공정에 의해 형성될 수 있다. 상기 버퍼 산화막(20)은 약 300Å 내지 약 600Å정도의 두께를 갖도록 형성된다.
도 3에 도시된 바와 같이, 상기 버퍼 산화막(20)이 형성된 상기 웨이퍼(10) 상에 에치 스톱퍼막(30)을 형성한다. 여기서, 상기 에치 스톱퍼막(30)은 후속의 연마 산화막(40)을 콤보 패턴(72)을 따라 패터닝하면서 형성되는 트렌치(도 7의 60)의 바닥을 정의하는 층이다. 예컨대, 상기 에치 스톱퍼막(30)은 상기 연마 산화막(40)의 식각 시 상기 연마 산화막(40)를 식각하는 SF6 또는 CH3와 같은 반응 가스에 식각 선택비가 높은 실리콘 질화막 또는 실리콘 산질화막을 포함하여 이루어진다. 이때, 상기 에치 스톱퍼막(30)은 화학기상증착방법으로 형성되며 약 100Å 내지 약 300Å정도의 두께를 갖도록 형성된다.
도 4에 도시된 바와 같이, 상기 에치 스톱퍼막(30)이 형성된 상기 웨이퍼(10)의 전면에 연마 산화막(40)을 형성한다. 상술한 바와 같이, 상기 연마 산화막(40)은 후속의 화학적 기계적 연마공정 시에 스크래치와 같은 결함(50)을 일정 수준이하로 유발시킬 수 있는 밀도 또는 굳기를 갖는 고밀도 실리콘 산화막과 저밀도 실리콘 산화막을 포함하여 이루어진다. 예컨대, 상기 연마 산화막(40)은 화학기상증착방법으로 약 500Å 내지 야 4000Å정도의 두께를 갖도록 형성된다. 이때, 상 기 에치 스톱퍼막(30)과 상기 연마 산화막(40)은 화학기상증착방법이 이루어지는 서로 다른 반응 챔버 내에서 개별적으로 형성될 수 있으나, 동일한 챔버 내에서 인시츄(in-situ)로 형성될 수도 있다.
도 5에 도시된 바와 같이, 상기 연마 산화막(40)을 화학적 기계적 연마방법으로 연마시키면서 상기 연마 산화막(40)의 표면에 스크래치와 같은 결함(50)을 발생시킨다. 여기서, 상기 고밀도 실리콘 산화막과 저밀도 실리콘 산화막으로 이루어지는 연마 산화막(40)의 결함 검사는 서로 동일 또는 유사한 조건에서 화학적 기계적 연마공정이 수행되어야만 한다. 예컨대, 상기 연마 산화막(40)은 화학적 기계적 연마설비에 의해 연마될 수 있는 데, 상기 화학적 기계적 연마설비에서 공급되는 슬러리의 종류, 연마 패드 재질, 컨디셔너의 연마 패드 스위핑 속도, 연마 헤드 조립체의 가압 상태에 따라 상기 연마 산화막(40)의 연마 속도가 가변될 뿐만 아니라, 스크래치와 같은 결함(50)의 발생 빈도가 가변되도록 형성될 수 있다. 이때, 상기 화학적 기계적 연마설비에 의해 제거되는 상기 연마 산화막(40)의 두께는 고려되지 않아도 무방하기 때문에 한정되지 않는다.
따라서, 본 발명의 화학적 기계적 연마공정의 결함 검사 방법은 다양한 종류의 연마 산화막(40)을 이용하여 서로 동일 또는 유사한 조건에서 상기 연마 산화막(40)을 화학적 기계적 연마토록 하고, 후속에서 이루어지는 전기적 검사 방법으로 화학적 기계적 연마공정에 적합한 상기 연마 산화막(40)의 재질 또는 종류를 용이하게 찾도록 할 수 있다. 또한, 결함 검사를 통해 피드백되는 데이터를 바탕으로 상기 화학적 기계적 연마설비의 연마 조건을 설정토록 할 수도 있다.
도 6에 도시된 바와 같이, 상기 화학적 기계적 연마방법에 의해 연마되는 상기 연마 산화막(40)이 형성된 상기 웨이퍼(10)를 세정액 속에 담궈 상기 연마 산화막(40)의 표면을 등방적으로 식각시키면서 상기 스크래치와 같은 결함(50)의 크기 또는 면적을 증가시킨다. 여기서, 상기 화학적 기계적 연마공정에 의해 유발된 상기 스크래치와 같은 결함(50)은 크기가 미세하기 때문에 후속의 도전성 금속막(70)의 형성을 용이하게 하기 위해 크기를 증가시켜야할 필요가 있다. 예컨대, 상기 연마 산화막(40)은 불산, 질산, 황산, 염산과 같은 강산이 적어도 하나이상 혼합된 혼합 용액을 이용하여 등방적으로 식각되어질 수 있다.
도 7에 도시된 바와 같이, 상기 스크래치와 같은 결함(50)의 크기 또는 면적이 증가된 연마 산화막(40)을 소정의 콤보 패턴(72)에 대응되는 패턴을 따라 패터닝하여 소정의 깊이를 갖는 트렌치(60)를 형성한다. 여기서, 상기 트렌치(60)는 상기 콤보 패턴(72)에 대응되는 상기 연마 산화막(40)이 선택적으로 노출되는 포토레지스트 패턴(도시되지 않음)을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 사용한 건식식각방법으로 상기 에치 스톱퍼막(30)이 노출되도록 상기 연마 산화막(40)을 비등방적으로 식각하여 형성될 수 있다. 상술한 바와 같이, 상기 콤보 패턴(72)은 서로 일정한 거리를 갖고 엇갈리는 구조로 형성된 복수개의 전극(74)과, 상기 복수개의 전극(74) 양측 말단에서 전기적 검사 장치(80)의 탐침(82)이 접촉되도록 형성된 복수개의 패드 전극(76)을 포함하여 이루어진다. 이때, 상기 콤보 패턴(72)은 하나의 칩 내에 소정 개수가 채용되도록 설계된다. 예컨대, 200mm 웨이퍼(10) 내에 약 700개 정도의 칩이 설계되고, 하나의 칩 내에 약 26개 정도의 상기 콤보 패턴(72)이 설계되어 하나의 웨이퍼(10)에서 전기적인 검사 방법으로 약 18200번 정도의 결함 검사가 이루어지도록 할 수 있다. 이때, 상기 칩은 다수개의 콤보 패턴(72)으로만 이루어지는 베어 칩으로 이루어진다.
도 8에 도시된 바와 같이, 상기 콤보 패턴(72)에 대응되는 트렌치(60)가 형성된 상기 웨이퍼(10)의 전면에 도전성 금속막(70)을 형성하여 상기 트렌치(60) 내에 상기 도전성 금속막(70)을 매립한다. 여기서, 상기 도전성 금속막(70)은 상기 트렌치(60)의 내부뿐만 아니라 상기 스크래치와 같은 결함(50)의 내부를 매립시킬 수 있다. 예컨대, 상기 도전성 금속막(70)은 화학기상증착방법, 전기도금법, 또는 물리기상증착방법에 의해 형성되는 알루미늄, 구리, 금등을 포함하여 이루어진다. 이때, 상기 도전성 금속막(70)은 상기 연마 산화막(40)의 전면을 커버링하고, 상기 트렌치(60)를 충분히 매립하여 상기 트렌치(60) 내부에 형성된 상기 도전막이 상기 연마 산화막(40)의 높이 이상으로 형성되어야만 후속의 화학적 기계적 연마공정에 의해 평탄화될 수 있다.
도 9에 도시된 바와 같이, 상기 도전성 금속막(70)을 평탄하게 제거하여 상기 연마 산화막(40)을 노출시킨다. 여기서, 상기 도전성 금속막(70)은 화학적 기계적 연마방법에 의해 평탄화되면서 상기 트렌치(60) 및 상기 결함(50) 내에 잔존하게 된다. 즉, 상기 결함(50)은 상기 연마 산화막(40)의 평탄면과, 상기 콤보 패턴(72)에 대응되는 상기 트렌치(60)의 바닥 사이의 어느 수준에 대응되는 높이를 갖도록 형성되어 있기 때문에 도전성 금속막(70)이 매립된 채로 상기 화학적 기계적 연마공정에 의해 평탄화됨으로서 그 형태가 보존되면서 결함 패턴(52)으로 형성 될 수 있다.
도 10에 도시된 바와 같이, 상기 연마 산화막(40)에 의해 노출되는 상기 콤보 패턴(72)의 복수개의 패드 전극(76)에 전기적 검사 장치(80)의 탐침(82)을 접촉시켜 상기 콤보 패턴(72)의 복수개의 전극(74)을 가로지르는 방향의 스크래치와 같은 결함(50) 내에 형성된 도전성 금속막(70)에 대응되는 결함 패턴(52)을 이용한 전기적인 특성을 검사한다. 여기서, 상기 전기적 검사 장치(80)는 상기 패드 전극(76)의 복수개의 패드 전극(76)에 일정 수준의 전압을 인가하면서 전류의 변화를 계측함으로서 상기 콤보 패턴(72)의 복수개의 전극(74)을 가로지르는 스크래치와 같은 결함(50)을 직접적으로 검사하는 장치이다. 도시되지는 않았지만, 상기 전기적 검사 장치(80)는 미세한 상기 콤보 패턴(72)의 상기 복수개의 패드 전극(76)에 상기 탐침(82)을 접촉시키도록 유도하는 현미경과, 상기 탐침(82)을 정밀하게 제어할 수 있는 포지션 제어기를 필요로 할 수도 있다. 상기 연마 산화막(40)이 형성된 상기 웨이퍼(10)와, 상기 전기적 검사 장치(80)를 이용하여 상기 연마 산화막(40)의 결함(50)을 검사한 결과를 도 11에서와 같이 살펴볼 수 있다.
도 11은 연마 산화막(40)의 종류에 따라 연마 산화막(40)의 화학적 기계적 연마공정 시에 유발되는 스크래치를 비교하기 위한 전기적 검사 결과를 나타낸 그래프로서, 고밀도 실리콘 산화막의 결함 결과(a)와, 저밀도 실리콘 산화막의 결함 결과(b)를 비교해 보면, 화학적 기계적 연마공정에 의해 연마되는 연마 산화막(40)은 저밀도 실리콘 산화막에 비해 밀도 또는 굳기가 높은 고밀도 실리콘 산화막에서 스크래치와 같은 결함(50)이 상대적으로 적게 나타남을 알 수 있다.
여기서, 그래프의 수평 축(예를 들어 X축)은 전류값이고, 수직축(예를 들어 Y축)은 전압값을 일반화(normalize)하여 퍼센트로 나타낸 값이다. 또한, 그래프의 색상이 다른 것은 상기 연마 산화막(40)을 화학적 기계적 연마하는 조건이 가변됨에 따라 상에 따라 서로 다른 전류값을 보이고 있기 때문이다. 고밀도 실리콘 산화막으로 이루어진 연마 산화막(40)의 전기적 특성을 검사한 결과를 보면, 전압값이 높아지더라도 전류가 변화되지 않고 거의 일정하게 나타남으로 복수개의 전극(74)을 가로지르는 방향의 결함(50)이 거의 존재하지 않거나 극히 작음을 알 수 있다. 반면, 저밀도 실리콘 산화막으로 이루어진 연마 산화막(40)의 전기적 특성을 검사한 결과를 보면, 전압값이 일정 수준이상으로 높아지면 누설 전류(leakage current)가 급속하게 크짐으로 보아 복수개의 전극(74)을 가로지르는 방향의 결함(50)이 일정 수준 이상이거나 상기 결함(50)의 수가 많음을 알 수 있다.
따라서, 본 발명의 실시예에 따른 화학적 기계적 연마공정의 결함 검사 방법은, 연마 산화막(40)에 의해 노출되는 복수개의 전극(74)을 포함하는 콤보 패턴(72)과, 상기 콤보 패턴(72)의 누설 전류를 계측하는 간단한 전기적 검사 장치(80)를 이용하여 종래의 광학 장비 또는 연산 장비와 같은 고가의 검사 장비를 사용하지 않고도 결함 검사가 용이하게 이루어지도록 할 수 있다.
또한, 상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 제공하기 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 그리고, 본 발명의 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가 능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, 화학적 기계적 연마 공정에 의해 평탄화되는 연마 산화막에 의해 노출되는 서로 동일 또는 유사한 간격의 복수개의 전극을 포함하는 콤보 패턴을 이용한 전기적 검사 방법으로 상기 연마 산화막의 스크래치와 같은 결함을 검사토록 하여 광학 장비 및 연산 장비와 같은 고가의 결함 검사 설비를 이용하지 않고도 웨이퍼 표면의 상태를 파악토록 할 수 있기 때문에 생산성을 증대 또는 극대화할 수 있는 효과가 있다.
또한, 상기 복수개의 전극을 가로지는 방향으로 형성되는 스크래치와 같은 결함을 매립시키는 도전성 금속막을 이용한 전기적 검사 방법으로 상기 결함을 직접적으로 파악토록 하여 전기적인 객관적 수치를 용이하게 구하고, 작업자의 개인별 능력차이에 따라 결함 검사 결과가 달라지지 않도록 할 수 있기 때문에 생산수율을 증대 또는 극대화할 수 있는 효과가 있다.

Claims (2)

  1. 웨이퍼 상에 에치 스톱퍼막을 형성하는 단계;
    상기 에치 스톱퍼막 상에 소정 두께의 연마 산화막을 형성하는 단계;
    상기 연마 산화막을 화학적 기계적 연마하여 스크래치를 형성하는 단계;
    상기 스크래치가 형성된 상기 연마 산화막을 등방적으로 식각하여 상기 연마 산화막에 유발된 상기 스크래치의 면적을 증가시키는 단계;
    상기 스크래치의 면적이 증가된 상기 연마 산화막을 소정의 콤보 패턴에 대응되도록 제거하여 소정 깊이의 트렌치를 형성하는 단계;
    상기 트렌치 및 상기 스크래치가 형성된 상기 웨이퍼의 전면에 도전성 금속막을 형성하는 단계;
    상기 연마 산화막이 노출되도록 상기 도전성 금속막을 평탄하게 제거하여 상기 연마 산화막에 의해 노출되는 상기 스크래치에 대응되는 결함 패턴 및 상기 콤보 패턴을 형성하는 단계; 및
    상기 콤보 패턴의 양측 패드 전극에 전기적 검사 장치의 탐침을 접촉시켜 상기 콤보 패턴을 가로지르는 상기 결함 패턴의 유무를 전기적으로 검사하는 단계를 포함함을 특징으로 하는 화학적 기계적 연마공정에서의 결함 검출 방법.
  2. 제 1 항에 있어서,
    상기 웨이퍼 상에 버퍼 산화막을 형성하는 단계를 더 포함함을 특징으로 하는 화학적 기계적 연마공정에서의 결함 검출방법.
KR1020070031423A 2007-03-30 2007-03-30 화학적 기계적 연마공정의 결함 검출 방법 KR20080088747A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070031423A KR20080088747A (ko) 2007-03-30 2007-03-30 화학적 기계적 연마공정의 결함 검출 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070031423A KR20080088747A (ko) 2007-03-30 2007-03-30 화학적 기계적 연마공정의 결함 검출 방법

Publications (1)

Publication Number Publication Date
KR20080088747A true KR20080088747A (ko) 2008-10-06

Family

ID=40150734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070031423A KR20080088747A (ko) 2007-03-30 2007-03-30 화학적 기계적 연마공정의 결함 검출 방법

Country Status (1)

Country Link
KR (1) KR20080088747A (ko)

Similar Documents

Publication Publication Date Title
US5439551A (en) Chemical-mechanical polishing techniques and methods of end point detection in chemical-mechanical polishing processes
US5265378A (en) Detecting the endpoint of chem-mech polishing and resulting semiconductor device
JPH0851090A (ja) パターニングされた半導体基板上の層を研磨する方法
CN109968186B (zh) 基于光谱的化学机械抛光在线终点检测方法
US5903343A (en) Method for detecting under-etched vias
KR20050057506A (ko) 멀티-스텝 시퀀스에서의 금속 잔류물 검출 및 매핑용시스템 및 방법
CN1246125C (zh) 用于化学机械抛光的端点检测系统
CN115950859B (zh) 根据膜厚检测分辨率判断反射谱分辨率极限的方法及系统
CN104851820B (zh) 半导体器件的针孔类缺陷检测方法
US20050118839A1 (en) Chemical mechanical polish process control method using thermal imaging of polishing pad
JPH10233374A (ja) 半導体装置の製造方法およびそのシステム
US6309900B1 (en) Test structures for testing planarization systems and methods for using same
US6510395B2 (en) Method of detecting residue on a polished wafer
CN102054754A (zh) 金属互连线的制造方法
CN101083220B (zh) 衬底、衬底检测方法以及制造元件和衬底的方法
KR20080088747A (ko) 화학적 기계적 연마공정의 결함 검출 방법
JP2004119850A (ja) ポリッシング装置
US20010015811A1 (en) Test structure for metal CMP process control
US6853873B1 (en) Enhanced throughput of a metrology tool
US6531387B1 (en) Polishing of conductive layers in fabrication of integrated circuits
JPH1070097A (ja) 半導体基板の平坦化方法
US6710888B1 (en) Method of measuring dishing
JP3573197B2 (ja) 完了点観測デバイスを備えた化学機械研磨ステーション
JP4251750B2 (ja) 絶縁膜中のスクラッチ検出方法
JP3070543B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination