JP2019216222A - 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ - Google Patents

貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ Download PDF

Info

Publication number
JP2019216222A
JP2019216222A JP2018114001A JP2018114001A JP2019216222A JP 2019216222 A JP2019216222 A JP 2019216222A JP 2018114001 A JP2018114001 A JP 2018114001A JP 2018114001 A JP2018114001 A JP 2018114001A JP 2019216222 A JP2019216222 A JP 2019216222A
Authority
JP
Japan
Prior art keywords
wafer
silicon layer
layer
base
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018114001A
Other languages
English (en)
Other versions
JP6827442B2 (ja
Inventor
俊和 今井
Toshikazu Imai
俊和 今井
吉田　和彦
Kazuhiko Yoshida
和彦 吉田
美保 二井谷
Miho NIITANI
美保 二井谷
大士 若林
Hiroshi Wakabayashi
大士 若林
石川　修
Osamu Ishikawa
修 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2018114001A priority Critical patent/JP6827442B2/ja
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to PCT/JP2019/019017 priority patent/WO2019239763A1/ja
Priority to US16/973,575 priority patent/US11495488B2/en
Priority to SG11202011945RA priority patent/SG11202011945RA/en
Priority to CN201980039406.1A priority patent/CN112262455A/zh
Priority to EP19819168.6A priority patent/EP3809448B1/en
Priority to KR1020207035831A priority patent/KR20210020024A/ko
Priority to TW108117570A priority patent/TWI804626B/zh
Publication of JP2019216222A publication Critical patent/JP2019216222A/ja
Application granted granted Critical
Publication of JP6827442B2 publication Critical patent/JP6827442B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

【課題】高調波特性に優れる貼り合わせＳＯＩウェーハを得ることを目的とする。【解決手段】貼り合わせＳＯＩウェーハを製造する方法であって、ベースウェーハとして抵抗率が１００Ω・ｃｍ以上のシリコン単結晶ウェーハを用い、前記ベースウェーハの貼り合わせ面側に下地絶縁膜を形成する工程と、前記下地絶縁膜の表面に多結晶シリコン層を堆積する工程と、前記多結晶シリコン層の表面を研磨する工程と、研磨後の前記多結晶シリコン層にイオン注入を行うことで前記多結晶シリコン層を改質し、改質シリコン層を形成する工程と、ボンドウェーハの貼り合わせ面に前記絶縁膜を形成する工程と、前記絶縁膜を介して前記ベースウェーハの前記改質シリコン層の表面と前記ボンドウェーハとを貼り合わせる工程と、貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程とを有する貼り合わせＳＯＩウェーハの製造方法。【選択図】図１

Description

本発明は、貼り合わせＳＯＩウェーハの製造方法及び貼り合わせＳＯＩウェーハに関する。
ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ：高周波）デバイス対応のＳＯＩウェーハとして、ベースウェーハの抵抗率を高抵抗化することで対処してきた。しかしながら、更なる高速化に対応するためにより高い周波数に対応することが必要になってきており、従来の高抵抗ウェーハの使用のみでは対処できなくなってきている。
そこで、近年、シリコン単結晶からなるベースウェーハと、ベースウェーハ上の多結晶シリコン層と、多結晶シリコン層上の誘電体層と、誘電体層上の単結晶シリコン層とを有する貼り合わせ半導体ウェーハ、詳しくはキャリアトラップ層を有するいわゆるＴｒａｐ−ｒｉｃｈ型ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等が用いられ実用化されている。多結晶シリコン層は、発生したキャリアを消滅させる効果を持つ層（キャリアトラップ層、Ｔｒａｐ−ｒｉｃｈ層ともいう）として機能する。
Ｔｒａｐ−ｒｉｃｈ型ＳＯＩウェーハの製造に関しては、以下に示す技術が知られている。
特許文献１及び特許文献２には、ベースウェーハを洗浄することによって形成される厚さ１ｎｍ程度の薄い酸化膜上に多結晶シリコン層を形成することによって、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理による単結晶化を抑制することができ、キャリアトラップ層としての効果を維持できることが記載されている。
特許文献３には、Ｔｒａｐ−ｒｉｃｈ型ＳＯＩウェーハのキャリアトラップ層である多結晶シリコン層の厚さを４μｍ以上、ベースウェーハの抵抗率を２〜４ｋΩｃｍとすることが記載されている。
特許文献４には、Ｔｒａｐ−ｒｉｃｈ層の形成に関し、上部に堆積する多結晶層のエピタキシャル成長を回避するために、下側の多結晶層の上部をＡｒ等のイオン注入により非晶質化することが記載されている（段落［００４３］−［００４４］等）。
特許文献５には、Ｔｒａｐ−ｒｉｃｈ層に関し、多結晶構造体または非晶質構造体を含み、その層が、シリコン、ＳｉＧｅ、ＳｉＣおよびＧｅからなる群からなる材料から選択されることが記載されている（請求項１等）。
特許文献６には、高次無線周波数高調波抑制領域（Ｔｒａｐ−ｒｉｃｈ層）に関し、希ガス原子など（Ａｒ等）のイオン注入原子を含むことができることが記載されている（特許請求の範囲等）。
特開２０１５−２１１０７４号公報 特開２０１５−２１１０６１号公報 特開２０１６−１４３８２０号公報 特表２０１７−５１００８０号公報 特表２０１７−５３８２９７号公報 特表２０１２−５１７６９１号公報
上述の通り、ＲＦデバイス対応のＳＯＩウェーハは、更なる高速化に対応するためにより高い周波数に対応することが必要になってきており、高調波特性を更に向上させることが必要である。さらに、ＤＣバイアスとＲＦ信号が同時に印加された際の２次、３次高調波（ＤＣバイアス依存性）を抑制することも必要であるが、ＤＣバイアス依存性の抑制については報告されていない。
また、特許文献２に記載の技術では、多結晶シリコン層堆積工程において低温堆積と高温堆積の２段階の堆積を行うため、生産性の低下が不可避である。特許文献３に記載の技術においても、多結晶シリコン層の厚さを４μｍ以上とするため、成膜時間が長くなることにより生産性が低下する。このように、従来技術においては、キャリアトラップ層の高調波特性を向上することは、生産性が低下することにつながるという問題もあった。
ここで、従来のＴｒａｐ−ｒｉｃｈ型ＳＯＩウェーハにおいて、多結晶シリコン層の厚さと結合不良との関係を調査した結果を表１に示す。表１に示すデータは、堆積温度１１３０℃、堆積速度５μｍ／ｍｉｎとして形成した多結晶シリコン層の表面の研磨を行い、研磨後の多結晶シリコン層の厚さと結合不良との関係を調査したものである。
表１に示すように、従来構造の場合、研磨後の多結晶シリコン層の膜厚を１．７μｍ以下の薄い範囲とすると結合不良が発生すること、すなわち、結合不良の発生を回避するためには、研磨後の多結晶シリコン層を概ね２μｍ程度以上の厚さとしなければならないことがわかる。言い換えると、生産性を向上するために単に多結晶シリコン層の膜厚を薄くすると、結合不良が発生するという問題が発生するのである。しかし、多結晶シリコン層の厚さを厚くすると、生産性が低下するとともにウェーハの反りの問題が発生する。
本発明は、上記問題を解決するためになされたものであり、２次、３次高調波特性が向上したＴｒａｐ−ｒｉｃｈ層を備える貼り合わせＳＯＩウェーハの製造方法及び２次、３次高調波特性が向上したＴｒａｐ−ｒｉｃｈ層を備える貼り合わせＳＯＩウェーハを提供することを目的とする。
また、本発明は、Ｔｒａｐ−ｒｉｃｈ層を備える貼り合わせＳＯＩウェーハの２次、３次高調波特性を向上するとともに、生産性を向上しウェーハの反りや結合不良を抑制することを目的とする。
本発明は、上記課題を達成するためになされたものであり、シリコン単結晶からなるボンドウェーハとシリコン単結晶からなるベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法であって、前記ベースウェーハとして抵抗率が１００Ω・ｃｍ以上のシリコン単結晶ウェーハを用い、前記ベースウェーハの貼り合わせ面側に下地絶縁膜を形成する工程と、前記下地絶縁膜の表面に多結晶シリコン層を堆積する工程と、前記多結晶シリコン層の表面を研磨する工程と、研磨後の前記多結晶シリコン層にイオン注入を行うことで前記多結晶シリコン層を改質し、改質シリコン層を形成する工程と、前記ボンドウェーハの貼り合わせ面に前記絶縁膜を形成する工程と、前記絶縁膜を介して前記ベースウェーハの前記改質シリコン層の表面と前記ボンドウェーハとを貼り合わせる工程と、貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程とを有することを特徴とする貼り合わせＳＯＩウェーハの製造方法を提供する。
このような貼り合わせＳＯＩウェーハの製造方法によれば、２次、３次高調波特性が向上したＴｒａｐ−ｒｉｃｈ層を得ることができる。特に、ＤＣバイアスとＲＦ信号が同時に印加された際の２次、３次高調波を抑制することができる。また、Ｔｒａｐ−ｒｉｃｈ層の高調波特性の向上により、従来のＴｒａｐ−ｒｉｃｈ層（多結晶層）よりも薄膜化が可能となり、その結果、多結晶層堆積の生産性を高め、ウェーハの反りや結合不良を抑制することができる。
このとき、前記改質シリコン層の膜厚を１００ｎｍ以上１０００ｎｍ以下とすることができる。
これにより、多結晶シリコン層を堆積する工程に要する時間を短縮でき、生産性をより向上することができるとともに、ウェーハの反りや結合不良をより効果的に抑制できる。
このとき、前記イオン注入における注入イオンをＡｒイオンとすることができる。
これにより、多結晶構造をより効果的に改質することができる。
このとき、前記多結晶シリコン層の堆積直後の下地絶縁膜の厚さを０．５ｎｍ以上２０ｎｍ以下とすることができる。
これにより、ＳＯＩ製造工程における熱処理によるＴｒａｐ−ｒｉｃｈ層の単結晶化をより効果的に抑制することができる。
また、本発明により、抵抗率が１００Ω・ｃｍ以上のシリコン単結晶からなるベースウェーハと、該ベースウェーハ上の下地絶縁膜と、該下地絶縁膜上の改質シリコン層と、該改質シリコン層上の絶縁膜と、該絶縁膜上のＳＯＩ層とを有する貼り合わせＳＯＩウェーハであって、前記改質シリコン層が、球状欠陥を含む非晶質領域を有するものであることを特徴とする貼り合わせＳＯＩウェーハを提供することができる。
このような貼り合わせＳＯＩウェーハによれば、２次、３次高調波特性が向上でき、ＤＣバイアスとＲＦ信号が同時に印加された際の２次、３次高調波を抑制できる貼り合わせＳＯＩウェーハとなる。また、改質シリコン層の薄膜化が可能となり、反りや結合不良を抑制した貼り合わせＳＯＩウェーハとなる。
このとき、前記改質シリコン層の膜厚は１００ｎｍ以上１０００ｎｍ以下とすることができる。
これにより、反りや結合不良がより抑制されたものとなる。
このとき、前記下地絶縁膜の厚さは０．５ｎｍ以上２０ｎｍ以下とすることができる。
これにより、Ｔｒａｐ−ｒｉｃｈ層の単結晶化がより抑制されたものとなる。
以上のように、本発明の貼り合わせＳＯＩウェーハの製造方法によれば、２次、３次高調波特性が向上した貼り合わせＳＯＩウェーハを得ることが可能となる。また、本発明の貼り合わせＳＯＩウェーハによれば、２次、３次高調波特性が向上した貼り合わせＳＯＩウェーハとすることが可能となる。さらには、Ｔｒａｐ−ｒｉｃｈ層の高調波特性の向上により、従来のＴｒａｐ−ｒｉｃｈ層（多結晶層）よりも薄膜化が可能となり、その結果、多結晶層堆積の生産性を高め、ウェーハの反りや結合不良を抑制することができる。
本発明のＳＯＩウェーハの製造方法の実施態様の一例を示す製造フローである。 本発明のＳＯＩウェーハの実施態様の一例を示す概略断面図である。 本発明のＳＯＩウェーハの断面ＴＥＭ写真である。 本発明のＳＯＩウェーハの断面ＴＥＭ写真の構造説明図である。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、２次、３次高調波特性が向上したＴｒａｐ−ｒｉｃｈ層を備える貼り合わせＳＯＩウェーハの製造方法及び２次、３次高調波特性が向上したＴｒａｐ−ｒｉｃｈ層を備える貼り合わせＳＯＩウェーハが求められていた。
本発明者らは上記課題について鋭意検討を重ねた結果、シリコン単結晶からなるボンドウェーハとシリコン単結晶からなるベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法であって、前記ベースウェーハとして抵抗率が１００Ω・ｃｍ以上のシリコン単結晶ウェーハを用い、前記ベースウェーハの貼り合わせ面側に下地絶縁膜を形成する工程と、前記下地絶縁膜の表面に多結晶シリコン層を堆積する工程と、前記多結晶シリコン層の表面を研磨する工程と、研磨後の前記多結晶シリコン層にイオン注入を行うことで前記多結晶シリコン層を改質し、改質シリコン層を形成する工程と、前記ボンドウェーハの貼り合わせ面に前記絶縁膜を形成する工程と、前記絶縁膜を介して前記ベースウェーハの前記改質シリコン層の表面と前記ボンドウェーハとを貼り合わせる工程と、貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程とを有することを特徴とする貼り合わせＳＯＩウェーハの製造方法により、２次、３次高調波特性が向上したＴｒａｐ−ｒｉｃｈ層を得ることができること、特に、ＤＣバイアスとＲＦ信号が同時に印加された際の２次、３次高調波を抑制することができ、また、Ｔｒａｐ−ｒｉｃｈ層の高調波特性の向上により、従来のＴｒａｐ−ｒｉｃｈ層（多結晶層）よりも薄膜化が可能となり、多結晶層堆積の生産性を高め、反りや結合不良を抑制することができることを見出し、本発明を完成した。
また、本発明者らは上記課題について鋭意検討を重ねた結果、抵抗率が１００Ω・ｃｍ以上のシリコン単結晶からなるベースウェーハと、該ベースウェーハ上の下地絶縁膜と、該下地絶縁膜上の改質シリコン層と、該改質シリコン層上の絶縁膜と、該絶縁膜上のＳＯＩ層とを有する貼り合わせＳＯＩウェーハであって、前記改質シリコン層が、球状欠陥を含む非晶質領域を有するものであることを特徴とする貼り合わせＳＯＩウェーハにより、２次、３次高調波特性が向上できる貼り合わせＳＯＩウェーハとなることを見出し、本発明を完成した。
以下、図面を参照しながら、本発明の貼り合わせＳＯＩウェーハの製造方法の実施態様の一例を説明する。なお、図面は概念図であり、実際の寸法を反映しているわけではない。
まず、シリコン単結晶からなるボンドウェーハ１０を準備する（図１のステップＳ１１、図２（ａ）参照）。
次に、例えば熱酸化やＣＶＤ等によって、ボンドウェーハ１０に、埋め込み酸化膜層（ＢＯＸ層）１６となる絶縁膜１４を成長させる（図１のステップＳ１２、図２（ｂ）参照）。
次に、その絶縁膜１４の上からイオン注入機により、水素イオンと希ガスイオンのうちの少なくとも一種類のガスイオンを注入して、ボンドウェーハ１０内にイオン注入層１７を形成する（図１のステップＳ１３、図２（ｃ）参照）。この際、目標とするＳＯＩ層１５の厚さを得ることができるように、イオン注入加速電圧を選択する。
次に、ボンドウェーハ１０の貼り合わせ面のパーティクルを除去するために、貼り合わせ前洗浄を行う（図１のステップＳ１４参照）。
一方、上記とは別に、シリコン単結晶からなるベースウェーハ１１を準備する（図１のステップＳ２１、図２（ｄ）参照）。
なお、ベースウェーハ１１の抵抗率は、１００Ω・ｃｍ以上であれば高周波デバイス製造用に用いることができ、１０００Ω・ｃｍ以上であることがより好ましく、３０００Ω・ｃｍ以上であることが特に好ましい。抵抗率の上限は特に限定されないが、例えば、５００００Ω・ｃｍとすることができる。
次に、ベースウェーハ１１上に、下地酸化膜（ベース酸化膜）２０を形成する（図１のステップＳ２２、図２（ｅ）参照）。下地酸化膜２０の厚さは、０．５ｎｍ以上、２０ｎｍ以下の厚さとすることが好ましい。この範囲であれば、改質シリコン層１３中に含まれる非晶質領域がＳＯＩ製造工程中の熱処理により単結晶化されることを、より効果的に抑制できる。
このような厚さの酸化膜を形成する方法としては、熱酸化によるスクリーン酸化膜の形成や、ウェット洗浄による薄い酸化膜（数ｎｍ以下）の形成を挙げることができる。熱酸化として例えば、ＤｒｙＯ２雰囲気中８００℃の熱酸化処理が挙げられる。ウェット洗浄として例えば、ＳＣ１（ＮＨ４ＯＨとＨ２Ｏ２の混合水溶液）、ＳＣ２（ＨＣｌとＨ２Ｏ２の混合水溶液）、硫酸過水（Ｈ２ＳＯ４とＨ２Ｏ２の混合水溶液）、オゾン水などを用いた洗浄や、これらを組み合わせた洗浄を行うことにより、厚さ０．５〜２０ｎｍ程度の均一な酸化膜を形成することができる。
次に、下地酸化膜２０上に多結晶シリコン層１２を堆積させる（図１のステップＳ２３、図２（ｆ）参照）。多結晶シリコン層１２は、一般的なＣＶＤ装置を用いて、原料ガスとしてトリクロロシランを使用し、常圧で高速に多結晶シリコン層１２を堆積することができる。もちろん、モノシラン、ジクロロシラン、テトラクロロシラン等を原料ガスとし、減圧雰囲気で堆積することも可能である。多結晶シリコンが成長するのであれば、堆積温度、原料ガス、堆積圧力等は特に限定されない。
次に、ベースウェーハ１１に堆積された多結晶シリコン層１２の表面を研磨により平坦化する（図１のステップＳ２４、図２（ｇ）参照）。多結晶シリコン層１２の表面粗さは大きいため、表面を研磨により平坦化する必要がある。
次に、本発明の特徴である、研磨された多結晶シリコン層１２にイオン注入を行うことで、多結晶シリコン層１２を改質して改質シリコン層１３を形成する（図１のステップＳ２５、図２（ｈ）参照）。
注入するイオンは、自由キャリアを増加させるドーパントとならないイオンであり、かつ、多結晶構造を改質することができれば特に限定されないが、より効果的に改質することができる点でＡｒイオンが好ましい。その他、Ｓｉイオン、Ｇｅイオン、Ｏイオン、Ｃイオンなどを用いることもできる。
イオン注入加速電圧は、多結晶シリコン層の厚さや注入するイオンの種類に応じて適宜設定すればよい。例えば、１００ｋｅＶ〜１ＭｅＶ程度とすることができる。
ドーズ量は特に限定されないが、例えば０．１×１０１６〜５×１０１６／ｃｍ２程度とすることができる。ドーズ量を増やすと、より深い所まで改質シリコン層を広げることができる。
改質シリコン層の厚さは、１００ｎｍ以上１０００ｎｍ以下とすることが好ましい。この範囲であれば、高調波特性がより向上するとともに、過剰に多結晶シリコン層の形成をする必要がないため、多結晶シリコン層を堆積する工程の生産性をより高いものとすることができる。２００ｎｍ以上５００ｎｍ以下とすることがより好ましい。また、ウェーハの反りの発生を抑制することからも、あまり厚く形成しない方がよい。
次に、改質シリコン層１３の表面のパーティクルを除去するために、貼り合わせ前洗浄を行う（図１のステップＳ２６参照）。
なお、図１のステップＳ１１〜Ｓ１４と図１のステップＳ２１〜Ｓ２６とは、並行して実施することができる。
次に、改質シリコン層１３が形成されたベースウェーハ１１を、ベースウェーハ１１の改質シリコン層１３が形成された面とボンドウェーハ１０の注入面とが接するように、絶縁膜１４を形成したボンドウェーハ１０と密着させて貼り合わせる（図１のステップＳ３１、図２（ｉ）参照）。
次に、イオン注入層１７に微小気泡層を発生させる熱処理（剥離熱処理）を貼り合わせたウェーハに施し、発生した微小気泡層にて剥離して、ベースウェーハ１１上に埋め込み酸化膜層１６とＳＯＩ層１５が形成された貼り合わせＳＯＩウェーハ２１を作製する。なお、このときに、剥離面１９を有する剥離ウェーハ１８が派生する（図１のステップＳ３２、図２（ｊ）参照）。
次に、貼り合わせ界面の結合強度を増加させるために貼り合わせウェーハ２１に結合熱処理を施す（図１のステップＳ３３参照）。
上記のようにして貼り合わせＳＯＩウェーハ２１を製造することができる。
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
（実施例）
図１、図２を用いて説明した製造方法により、貼り合わせＳＯＩウェーハを作製した。ただし、ベースウェーハとして、直径２００ｍｍ、結晶方位＜１００＞、抵抗率９０００Ω・ｃｍ、ｐ型の単結晶シリコンを用い、ベース酸化膜形成、多結晶シリコン層堆積（トリクロロシランを原料ガスとして使用）、多結晶シリコン層の研磨、イオン注入による改質シリコン層の形成、ＢＯＸ酸化、水素イオン注入、剥離熱処理、結合熱処理は、以下の条件で行った。
下地酸化膜形成 ：８００℃ｄｒｙＯ２ 酸化膜厚１５ｎｍ
多結晶シリコン層堆積 ：１１３０℃ 常圧 堆積速度５μｍ／ｍｉｎ
膜厚１．３５μｍ
多結晶シリコン層の研磨：取り代１μｍ（研磨後膜厚０．３５μｍ）
改質シリコン層形成 ：Ａｒ＋、２１０ｋｅＶ、１．０×１０１６／ｃｍ２
ＢＯＸ酸化 ：１０５０℃ 酸化膜厚４００ｎｍ
水素イオン注入 ：１０５ｋｅＶ ７．５×１０１６／ｃｍ２
剥離熱処理 ：５００℃ ３０分 １００％Ａｒ雰囲気
結合熱処理 ：９００℃パイロジェニック酸化 ＋ １１００℃１２０分
のＡｒアニール
ＳＯＩ層 ：１４５ｎｍ
このようにして作製した貼り合わせＳＯＩウェーハを用いて、高周波集積回路デバイスを製造した。
（比較例１）
改質シリコン層形成 ：なし（Ａｒイオン注入なし）
とした以外は実施例と同様にして貼り合わせＳＯＩウェーハを用いて、高周波集積回路デバイスを製造した。
（比較例２）
下地酸化膜形成 ：ＳＣ１＋ＳＣ２洗浄 酸化膜厚１ｎｍ
多結晶シリコン層堆積：１０００℃ 常圧 堆積速度１．８μｍ／ｍｉｎ
膜厚２．８μｍ（研磨後１．８μｍ）
改質シリコン層形成 ：なし（Ａｒイオン注入なし）
とした以外は実施例と同様にして貼り合わせＳＯＩウェーハを用いて、高周波集積回路デバイスを製造した。
実施例、比較例で得られたサンプルは、以下の評価を行った。
改質シリコン層形成後のウェーハの形状測定として、ＡＦＭによる１０μｍ角の改質シリコン層表面の表面粗さ（ＲＭＳ）の測定、及び、ウェーハの反り（μｍ）の測定を行った。
また、ベースウェーハとボンドウェーハとを結合したときの、結合不良の発生を評価した。結合不良が発生しなかったものは「結合不良：なし」、結合不良が発生したものは「結合不良：あり」とした。
製造した高周波集積回路デバイスについて、２次高調波（２ＨＤ）、３次高調波（３ＨＤ）の特性を測定した。２次高調波（２ＨＤ）、３次高調波（３ＨＤ）は、その数値が小さいほど（マイナス値が大きいほど）デバイスの特性が優れていることを示す。
また、ＤＣバイアスとして＋２０Ｖと０Ｖをそれぞれ印加した時の２ＨＤ、３ＨＤをそれぞれ測定し、その差分を算出することにより、２ＨＤ、３ＨＤのＤＣバイアス依存性を評価した。算出値が小さいほど、バイアス依存性が小さく特性が優れていることを示す。
さらに、生産性の比較を行った。比較例２の多結晶シリコン層堆積工程の生産性を１．０として、実施例、比較例１の生産性を計算、評価した。
各種評価結果をまとめたものを表２に示す。なお、表２には多結晶シリコン層１２及び改質シリコン層１３の形成条件も記載した。
研磨後の多結晶シリコン層の膜厚を等しくした実施例、比較例１を比較すると、比較例１において結合不良が発生したため、高調波特性の測定を行うことができなかったのに対し、実施例では結合不良が発生しないため、高い製品歩留りと優れた高調波特性が得られることがわかった。
実施例と比較例２の高調波特性を比較すると、比較例２においては、研磨後の厚さが１．８μｍと結合不良が発生しない程度に厚くしているため、２ＨＤは実施例と同等の特性が得られたが、３ＨＤは実施例より劣る結果となった。一方、ＤＣバイアス依存性は実施例１に比べて大きな値を示しており、実施例では、ＤＣバイアス依存性に優れたものが得られることがわかった。
反りについて、実施例は比較例２の半分以下に低減できた。
また比較例２では下地酸化膜が１ｎｍであるため、多結晶シリコン層の単結晶化を防ぐために低温で堆積している。従って、堆積レートが低くなり生産性が低下するが、堆積速度が大きく、しかも堆積膜厚が小さい実施例においては、生産性を大きく向上できる。
また、本発明のように多結晶シリコン層１２にイオン注入を行うことにより改質シリコン層１３を形成した場合には、改質シリコン層の厚さが１０００ｎｍ（１μｍ）以下という、従来技術（表１参照）に比較して極めて薄い範囲とした場合でも結合不良が発生しないことがわかった。この理由としては、実施例、比較例１の表面粗さ測定結果に示されるように、イオン注入により多結晶シリコン層１２の研磨面の表面粗さが改善されたことが関係するものと思われる。表面粗さの改善がどのような現象によるものかは明らかではないが、（１）大きな原子によりＳｉ結晶の凹凸面がノックオンされてなだらかになったこと、あるいは、（２）高ドーズインプラによりシリコン表面が高温になり再配置が起こったこと等が考えられる。
次に、実施例により得た貼り合わせＳＯＩウェーハのＳＯＩ層を除去した後の断面を、ＴＥＭを用いて観察を行った。断面ＴＥＭ写真を図３に示す。また、図３の断面ＴＥＭ写真を説明するための構造説明図を図４に示す。
図１のＳ２５、図２の（ｈ）において多結晶シリコン層１２にＡｒイオンを注入することにより、多結晶シリコン層１２は改質シリコン層１３となる。図３、図４に示すように、改質シリコン層１３は、上部に球状欠陥を含む非晶質領域２３、下部に多結晶層２４を含むものとなっている。なお、図３、４において、最上層にはＴＥＭ観察用保護膜２２が形成されている。球状欠陥は、イオン注入された多結晶シリコン層１２がＳＯＩウェーハ製造工程の熱処理（剥離熱処理や結合熱処理）を受けることにより形成されたものと考えられ、球状のキャビティ（空隙）と球状の非晶質シリコンが混在した構造となっている。また非晶質領域は下地酸化膜２０の存在により非晶質構造が維持されている。このような構造体は、本発明者らが初めて作製したものである。
これら球状欠陥を含む非晶質領域２３を有する改質シリコン層１３により、高調波特性が良好であると同時に、反りの発生や結合不良が抑制された、Ｔｒａｐ−ｒｉｃｈ層の薄膜化が可能な貼り合わせＳＯＩウェーハを得ることが可能となった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…ボンドウェーハ、 １１…ベースウェーハ、 １２…多結晶シリコン層、
１３…改質シリコン層、 １４…絶縁膜、 １５…ＳＯＩ層、
１６…埋め込み酸化膜層、 １７…イオン注入層、 １８…剥離ウェーハ、
１９…剥離面、 ２０…下地酸化膜、 ２１…貼り合わせＳＯＩウェーハ、
２２…ＴＥＭ観察用保護膜、 ２３…球状欠陥を含む非晶質領域、 ２４…多結晶層。

Claims (7)

  1. シリコン単結晶からなるボンドウェーハとシリコン単結晶からなるベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法であって、
    前記ベースウェーハとして抵抗率が１００Ω・ｃｍ以上のシリコン単結晶ウェーハを用い、
    前記ベースウェーハの貼り合わせ面側に下地絶縁膜を形成する工程と、
    前記下地絶縁膜の表面に多結晶シリコン層を堆積する工程と、
    前記多結晶シリコン層の表面を研磨する工程と、
    研磨後の前記多結晶シリコン層にイオン注入を行うことで前記多結晶シリコン層を改質し、改質シリコン層を形成する工程と、
    前記ボンドウェーハの貼り合わせ面に前記絶縁膜を形成する工程と、
    前記絶縁膜を介して前記ベースウェーハの前記改質シリコン層の表面と前記ボンドウェーハとを貼り合わせる工程と、
    貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程とを有することを特徴とする貼り合わせＳＯＩウェーハの製造方法。
  2. 前記改質シリコン層の膜厚を１００ｎｍ以上１０００ｎｍ以下とすることを特徴とする請求項１に記載の貼り合わせＳＯＩウェーハの製造方法。
  3. 前記イオン注入における注入イオンをＡｒイオンとすることを特徴とする請求項１又は請求項２に記載の貼り合わせＳＯＩウェーハの製造方法。
  4. 前記多結晶シリコン層の堆積直後の下地絶縁膜の厚さを０．５ｎｍ以上２０ｎｍ以下とすることを特徴とする請求項１から請求項３のいずれか一項に記載の貼り合わせＳＯＩウェーハの製造方法。
  5. 抵抗率が１００Ω・ｃｍ以上のシリコン単結晶からなるベースウェーハと、該ベースウェーハ上の下地絶縁膜と、該下地絶縁膜上の改質シリコン層と、該改質シリコン層上の絶縁膜と、該絶縁膜上のＳＯＩ層とを有する貼り合わせＳＯＩウェーハであって、
    前記改質シリコン層が、球状欠陥を含む非晶質領域を有するものであることを特徴とする貼り合わせＳＯＩウェーハ。
  6. 前記改質シリコン層の膜厚は１００ｎｍ以上１０００ｎｍ以下であることを特徴とする請求項５に記載の貼り合わせＳＯＩウェーハ。
  7. 前記下地絶縁膜の厚さは０．５ｎｍ以上２０ｎｍ以下であることを特徴とする請求項５又は請求項６に記載の貼り合わせＳＯＩウェーハ。
JP2018114001A 2018-06-14 2018-06-14 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ Active JP6827442B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2018114001A JP6827442B2 (ja) 2018-06-14 2018-06-14 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
US16/973,575 US11495488B2 (en) 2018-06-14 2019-05-14 Method for manufacturing bonded SOI wafer and bonded SOI wafer
SG11202011945RA SG11202011945RA (en) 2018-06-14 2019-05-14 Method for manufacturing bonded soi wafer and bonded soi wafer
CN201980039406.1A CN112262455A (zh) 2018-06-14 2019-05-14 贴合soi晶圆的制造方法及贴合soi晶圆
PCT/JP2019/019017 WO2019239763A1 (ja) 2018-06-14 2019-05-14 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
EP19819168.6A EP3809448B1 (en) 2018-06-14 2019-05-14 Bonded soi wafer and method for manufacturing bonded soi wafer
KR1020207035831A KR20210020024A (ko) 2018-06-14 2019-05-14 첩합soi웨이퍼의 제조방법 및 첩합soi웨이퍼
TW108117570A TWI804626B (zh) 2018-06-14 2019-05-21 貼合式soi晶圓的製造方法及貼合式soi晶圓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018114001A JP6827442B2 (ja) 2018-06-14 2018-06-14 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ

Publications (2)

Publication Number Publication Date
JP2019216222A true JP2019216222A (ja) 2019-12-19
JP6827442B2 JP6827442B2 (ja) 2021-02-10

Family

ID=68843208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018114001A Active JP6827442B2 (ja) 2018-06-14 2018-06-14 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ

Country Status (8)

Country Link
US (1) US11495488B2 (ja)
EP (1) EP3809448B1 (ja)
JP (1) JP6827442B2 (ja)
KR (1) KR20210020024A (ja)
CN (1) CN112262455A (ja)
SG (1) SG11202011945RA (ja)
TW (1) TWI804626B (ja)
WO (1) WO2019239763A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021246279A1 (ja) * 2020-06-04 2021-12-09 株式会社Sumco 貼り合わせウェーハ用の支持基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0246756A (ja) * 1988-08-08 1990-02-16 Mitsubishi Electric Corp 半導体容量素子の製造方法
JPH08186167A (ja) * 1994-12-27 1996-07-16 Mitsubishi Materials Shilicon Corp 張り合わせ誘電体分離ウェーハの製造方法
JP2015211074A (ja) * 2014-04-24 2015-11-24 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
JP2015220321A (ja) * 2014-05-16 2015-12-07 株式会社豊田自動織機 半導体基板の製造方法および半導体基板
JP2015228432A (ja) * 2014-06-02 2015-12-17 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
JP2018507562A (ja) * 2015-03-03 2018-03-15 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229305A (en) * 1992-02-03 1993-07-20 Motorola, Inc. Method for making intrinsic gettering sites in bonded substrates
JPH06232390A (ja) * 1993-01-29 1994-08-19 Nippon Steel Corp 半導体装置のポリサイド配線の製造方法
US8299537B2 (en) 2009-02-11 2012-10-30 International Business Machines Corporation Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region
US8786051B2 (en) * 2012-02-21 2014-07-22 International Business Machines Corporation Transistor having a monocrystalline center section and a polycrystalline outer section, and narrow in-substrate collector region for reduced base-collector junction capacitance
FR3019373A1 (fr) 2014-03-31 2015-10-02 St Microelectronics Sa Procede de fabrication d'une plaque de semi-conducteur adaptee pour la fabrication d'un substrat soi et plaque de substrat ainsi obtenue
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2016081313A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
JP2016143820A (ja) 2015-02-04 2016-08-08 信越半導体株式会社 貼り合わせ半導体ウェーハ及びその製造方法
JP6353814B2 (ja) * 2015-06-09 2018-07-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6443394B2 (ja) * 2016-06-06 2018-12-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0246756A (ja) * 1988-08-08 1990-02-16 Mitsubishi Electric Corp 半導体容量素子の製造方法
JPH08186167A (ja) * 1994-12-27 1996-07-16 Mitsubishi Materials Shilicon Corp 張り合わせ誘電体分離ウェーハの製造方法
JP2015211074A (ja) * 2014-04-24 2015-11-24 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
JP2015220321A (ja) * 2014-05-16 2015-12-07 株式会社豊田自動織機 半導体基板の製造方法および半導体基板
JP2015228432A (ja) * 2014-06-02 2015-12-17 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
JP2018507562A (ja) * 2015-03-03 2018-03-15 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021246279A1 (ja) * 2020-06-04 2021-12-09 株式会社Sumco 貼り合わせウェーハ用の支持基板

Also Published As

Publication number Publication date
TW202001988A (zh) 2020-01-01
KR20210020024A (ko) 2021-02-23
CN112262455A (zh) 2021-01-22
US11495488B2 (en) 2022-11-08
EP3809448B1 (en) 2023-03-01
SG11202011945RA (en) 2021-01-28
EP3809448A1 (en) 2021-04-21
EP3809448A4 (en) 2022-03-02
WO2019239763A1 (ja) 2019-12-19
JP6827442B2 (ja) 2021-02-10
TWI804626B (zh) 2023-06-11
US20210249301A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
JP6100200B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
EP3136420B1 (en) Method for manufacturing bonded soi wafer
WO2017212812A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
US10566196B2 (en) Method for manufacturing bonded SOI wafer
WO2011151968A1 (ja) 貼り合わせウェーハの製造方法
CN109075028B (zh) 贴合式soi晶圆的制造方法
US20190198386A1 (en) Method for manufacturing bonded soi wafer
JP5541136B2 (ja) 貼り合わせｓｏｉウエーハの製造方法
WO2019239763A1 (ja) 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
JP2015060887A (ja) Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
JP2011029594A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2014192207A1 (ja) 貼り合わせウェーハの製造方法
JP2016082093A (ja) 貼り合わせウェーハの製造方法
JP6070487B2 (ja) Ｓｏｉウェーハの製造方法、ｓｏｉウェーハ、及び半導体デバイス
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
JP2018137278A (ja) 貼り合わせｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200518

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201214

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210119

R150 Certificate of patent or registration of utility model

Ref document number: 6827442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250