JP2015220321A - 半導体基板の製造方法および半導体基板 - Google Patents

半導体基板の製造方法および半導体基板 Download PDF

Info

Publication number
JP2015220321A
JP2015220321A JP2014102569A JP2014102569A JP2015220321A JP 2015220321 A JP2015220321 A JP 2015220321A JP 2014102569 A JP2014102569 A JP 2014102569A JP 2014102569 A JP2014102569 A JP 2014102569A JP 2015220321 A JP2015220321 A JP 2015220321A
Authority
JP
Japan
Prior art keywords
layer
polycrystalline layer
polycrystalline
support substrate
crystal grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014102569A
Other languages
English (en)
Other versions
JP6156252B2 (ja
Inventor
功 今岡
Isao Imaoka
功 今岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2014102569A priority Critical patent/JP6156252B2/ja
Priority to PCT/JP2015/062593 priority patent/WO2015174253A1/ja
Publication of JP2015220321A publication Critical patent/JP2015220321A/ja
Application granted granted Critical
Publication of JP6156252B2 publication Critical patent/JP6156252B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】、非晶質層を形成するために基板内に打ち込まれた特定原子の分布プロファイルを適切に制御することが可能な半導体基板の製造方法を提供すること。
【解決手段】半導体基板の製造方法は、支持基板の表面および単結晶層の表面の少なくとも一方に、半導体の多結晶層を形成する多結晶層形成工程を備える。支持基板の表面に真空中で特定原子を照射することで特定原子を含む第1の非晶質層を形成するとともに、単結晶層の表面に真空中で特定原子を照射することで特定原子を含む第2の非晶質層を形成する非晶質層形成工程を備える。第1の非晶質層と第2の非晶質層とを接触させ、接合基板を生成する接触工程を備える。接合基板を熱処理する熱処理工程を備える。特定原子は、化合物半導体と結晶化することのない不活性な原子である。多結晶層形成工程で形成される多結晶層の平均結晶粒径は、支持基板の平均結晶粒径よりも小さい。
【選択図】図1

Description

本明細書では、非晶質層を形成するために基板内に打ち込まれた特定原子の分布プロファイルを適切に制御することが可能な半導体基板の製造方法に関する技術を開示する。
ウエハの接合方法として、被接合材間を常温、無加圧で接合する技術が知られている。当該技術では、被接合材の接合面のそれぞれに対し、いずれも希ガス等のイオンビームを照射して接合面における酸化物や有機物等を除去することで、接合面表面の原子を、化学的結合を形成し易い活性な状態に活性化する。そして、活性化された接合面同士を重ね合わせることにより、接着剤等を使用することなしに常温での接合が可能となる。なお、関連する技術として特許文献1の技術が知られている。
特開2012−223792号公報
上記の接合方法では、表面活性化処理時に、被接合材の表面近傍に希ガス等の原子が打ち込まれてしまう。そして、接合後の加熱処理において、打ち込まれた原子が移動し、接合界面部分などの特定の部分に凝集してしまう場合がある。すると、打ち込まれた原子が凝集している領域が存在することに起因して、接合基板を用いて製造した半導体デバイスの電気特性が劣化してしまう場合がある。
本明細書では、第1元素と第2元素によって構成される化合物半導体の多結晶の支持基板と、化合物半導体の単結晶層と、を備える半導体基板の製造方法を開示する。この半導体基板の製造方法は、支持基板の表面および単結晶層の表面の少なくとも一方に、第1元素および第2元素の少なくとも一方によって構成される半導体の多結晶層を形成する多結晶層形成工程を備える。多結晶層形成工程の後に、支持基板の表面に真空中で1種類以上の特定原子を照射することで特定原子を含む第1の非晶質層を形成するとともに、単結晶層の表面に真空中で1種類以上の特定原子を照射することで特定原子を含む第2の非晶質層を形成する非晶質層形成工程を備える。非晶質層形成工程が行われた真空中において、第1の非晶質層と第2の非晶質層とを接触させ、接合界面を有する接合基板を生成する接触工程を備える。接合基板を熱処理する熱処理工程を備える。特定原子は、化合物半導体、第1元素の多結晶、第2元素の多結晶の何れとも結晶化することのない不活性な原子である。多結晶層形成工程で形成される多結晶層の平均結晶粒径は、支持基板の平均結晶粒径よりも小さい。
上記方法では、非晶質層形成工程により、支持基板の表面に第1の非晶質層を形成するとともに、単結晶層の表面に第2の非晶質層を形成することができる。非晶質層は、原子が結晶構造のような規則性を持たない状態となっている層である。第1の非晶質層と第2の非晶質層とが接触している状態で熱処理工程を行うことにより、第1の非晶質層および第2の非晶質層を再結晶化させることができる。第1の非晶質層と第2の非晶質層とが一体となって再結晶化するため、支持基板と単結晶層とを、共有結合によって強固に接合させることができる。
また、第1の非晶質層および第2の非晶質層には、1種類以上の特定原子が注入された状態となっている。第1および第2の非晶質層は、化合物半導体の単結晶または多結晶、第1元素の多結晶、第2元素の多結晶、の何れかを元として形成される層である。そして特定原子は、化合物半導体、第1元素の多結晶、第2元素の多結晶の何れとも結晶化することのない不活性な原子である。従って、第1および第2の非晶質層が再結晶化するときに、特定原子は、結晶粒の内部に存在することができないため、結晶粒界に移動することになる。すなわち、結晶粒界は、特定原子を捕捉して固定化する役割を果たす。
第1の非晶質層の形成元の層および第2の非晶質層の形成元の層の少なくとも一方は、多結晶層を元として形成された非晶質層である。そして、多結晶層を元として形成された非晶質層の再結晶化は、多結晶層の結晶構造に倣った原子配列となるように行われる。したがって、多結晶層を元として形成された非晶質層が多結晶層に再結晶化すると、当該再結晶化後の多結晶層の平均結晶粒径は、支持基板の平均結晶粒径よりも小さくなる。すなわち、再結晶化後の多結晶層における結晶粒界の存在密度を、支持基板における結晶粒界の存在密度よりも高くすることができる。前述したように、第1および第2の非晶質層が再結晶化するときに、特定原子は結晶粒界に捕捉され固定化されるため、結晶粒界の存在密度が高くなるほど、特定原子の移動量が少なくなる。したがって、多結晶層を元として形成された非晶質層では、再結晶化時における特定原子の移動を抑制することが可能となる。よって特定原子の分布プロファイルを、熱処理工程前の分布プロファイルと同様の状態に維持できるため、特定原子の分布プロファイルが熱処理工程によって不均一に変化してしまうことを防止できる。その結果、接合基板を用いて各種のデバイスを製造したときに、不均一な特定原子の分布プロファイルに起因してデバイスの特性にバラつきが発生してしまうという事態の発生を防止することが可能となる。
本明細書に開示されている技術によれば、非晶質層を形成するために基板内に打ち込まれた特定原子の分布プロファイルを適切に制御することが可能な半導体基板の製造方法を提供することができる。
接合基板の製造方法を示すフロー図である。 接合基板の斜視図である。 支持基板の断面概略図である。 接合基板の製造工程の説明図である。 接合基板の製造工程の説明図である。 接合基板の製造工程の説明図である。 接合基板100の熱処理工程前における接合界面近傍の部分拡大図である。 VIII−VIII部分の断面図である。 接合基板100の熱処理工程後における接合界面近傍の部分拡大図である。 X−X部分の断面図である。 接合基板10の熱処理工程前における接合界面近傍の部分拡大図である。 接合基板10の熱処理工程後における接合界面近傍の部分拡大図である。
以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
(特徴1)多結晶層の平均結晶粒径は、支持基板の平均結晶粒径の1/100以下であってもよい。これにより、多結晶層を元として形成された非晶質層を再結晶化するときに、当該非晶質層内における特定原子の移動を抑制することが可能となる。
(特徴2)多結晶層形成工程において、多結晶層の単結晶層側の表面近傍部分における平均結晶粒径が、多結晶層の支持基板側のバルク部における平均結晶粒径に比して小さくなるように、多結晶層の形成条件を多結晶層の形成中に変化させてもよい。これにより、特定原子が注入される部分である、多結晶層の単結晶層側の表面近傍部分において、結晶粒界の存在密度を高めることができる。また、多結晶層の支持基板側のバルク部を、平均結晶粒径の大小に関わらず、高いレートで形成することが可能となる。
(特徴3)多結晶層形成工程において、多結晶層は、物理気相成長法(PVD)によって形成されてもよい。
(特徴4)多結晶層形成工程において、支持基板の表面に多結晶層を形成する場合には、支持基板と多結晶層の原料となるターゲットとを対向させ、支持基板とターゲットとの間に多結晶層の形成が進むにつれて交流成分が大きくなるような特定電圧を印加してもよい。また、多結晶層形成工程において、単結晶層の表面に多結晶層を形成する場合には、単結晶層とターゲットとを対向させ、単結晶層とターゲットとの間に特定電圧を印加してもよい。交流成分が大きくなるにつれて、多結晶層をエッチングする逆スパッタリングが行われることになる。従って、多結晶層の形成が進むにつれて、多結晶層を構成する結晶粒の平均結晶粒径を小さくすることが可能となる。
(特徴5)第1元素はSiであり、第2元素はCであり、多結晶層はSiCで構成されていてもよい。これにより、化合物半導体の単結晶層は単結晶SiCとなる。また支持基板は、多結晶SiCとなる。多結晶SiCは単結晶SiCに比して安価であるため、単結晶SiCのみで形成された基板に比して製造コストが低減されたSiC基板を製造することが可能となる。
(特徴6)第1元素はSiであり、第2元素はCであり、多結晶層はCで構成されていてもよい。
(特徴7)上記の半導体基板の製造方法では、1種類以上の特定原子はアルゴンを含んでいてもよい。
(特徴8)多結晶層形成工程では、支持基板の表面に多結晶層が形成されてもよい。支持基板の表面に形成された多結晶層の表面を、化学的機械研磨(Chemical Mechanical Polishing)によって平坦化する平坦化工程をさらに備えていてもよい。平坦化工程は非晶質層形成工程の前に行われてもよい。化学的機械研磨では、エッチング速度が面方位に応じて変化するため、様々な面方位が表出している多結晶を研磨する場合には、平坦度が低下してしまう。しかし上記の半導体基板の製造方法では、支持基板の表面よりも小さい平均結晶粒径を有する多結晶層の表面に化学的機械研磨を行うことができるため、平坦度の低下を抑制することができる。
<接合基板の構成>
図2に、本実施例に係る接合基板10の斜視図を示す。接合基板10は略円盤状に形成されている。接合基板10は、下側に配置された支持基板12と、支持基板12の上面に貼り合わされた単結晶基板14とを備えている。単結晶基板14は、例えば、化合物半導体(例:6H−SiC、4H−SiC、GaN、AlN)の単結晶によって形成されていてもよい。また例えば、単元素半導体(例:Si、C)の単結晶によって形成されていてもよい。
支持基板12には、各種の材料を用いることができる。支持基板12は、単結晶基板14に適用される各種の熱プロセスに対する耐性を有することが好ましい。また支持基板12は、単結晶基板14との熱膨張率の差が小さい材料であることが好ましい。例えば、単結晶基板14にSiCを用いる場合には、支持基板12には、単結晶SiC、多結晶SiC、単結晶Si、多結晶Si、サファイア、GaN、カーボンなどを用いることが可能である。多結晶SiCには、様々なポリタイプのSiC結晶が混在していても良い。様々なポリタイプが混在する多結晶SiCは、厳密な温度制御を行うことなく製造することができるため、支持基板12を製造するコストを低減させることが可能となる。支持基板12の厚さTT1は、後工程加工に耐えることができる機械的強度が得られるように定めればよい。厚さTT1は、例えば、支持基板12の直径が100(mm)である場合には、100(μm)程度であってもよい。
<接合基板の製造方法>
本実施例に係る接合基板10の製造方法を、図1のフローと、図3〜図6の模式図を用いて説明する。なお、図3〜図6は断面図を含んでいるが、見易さのためにハッチングを省略している。本実施例では、例として、支持基板12が多結晶SiCであり、単結晶基板14が単結晶4H−SiCである場合を説明する。
まず、支持基板12、および、単結晶基板14を準備する。ステップS1において、多結晶層形成工程が行われる。多結晶層形成工程は、支持基板12の表面にSiCの多結晶層11を形成するとともに、単結晶基板14の表面にSiCの多結晶層13を形成する工程である。
多結晶層11および13は、PVD(物理気相成長)法によって形成される。PVD法の具体例としては、スパッタリング法やイオンプレーティング法などが挙げられる。これらの方法では、ターゲットとなるSiCを真空中でイオンビーム、アーク放電及びグロー放電等に晒し、飛び散ったSiCの微結晶を支持基板12や単結晶基板14の表面に付着させることが行われる。なお、PVD法によるさらなる具体的な形成方法については、周知の技術であるため、ここでは詳細な説明を省略する。
図3に、多結晶層11が形成された支持基板12の断面概略図を示す。支持基板12の平均結晶粒径は、数十マイクロメートルから数百マイクロメートルである。一方、多結晶層11の平均結晶粒径は、数十マイクロメートル以下である。すなわち、多結晶層11の平均結晶粒径は、支持基板12の平均結晶粒径よりも小さくされている。多結晶層11の平均結晶粒径は、支持基板12の平均結晶粒径の1/50から1/100程度であることが好ましい。
また、多結晶層11の表面近傍部分(図3、領域A1参照)における平均結晶粒径が、多結晶層11の支持基板12側のバルク部(図3、領域A2参照)における平均結晶粒径に比して小さくされてもよい。このような構造は、多結晶層11の形成条件を、多結晶層11の形成中に変化させることで実現することができる。例えば、上述したPVD法を用いる場合には、支持基板12と、多結晶層11の原料となるターゲットと、を対向させる。そして、支持基板12とターゲットとの間に、多結晶層11の形成が進むにつれて交流成分が大きくなるような特定電圧を印加してもよい。交流成分が大きくなるにつれて、多結晶層11をエッチングする逆スパッタリングが行われる比率が大きくなる。従って、多結晶層11の形成が進むにつれて、多結晶層11を構成する結晶粒の平均結晶粒径が小さくなるように制御することが可能となる。なお、単結晶基板14上に形成された多結晶層13の構造も、前述した多結晶層11の構造と同様であるため、ここでは説明を省略する。
多結晶層11および13の膜厚は、後述する非晶質層形成工程(ステップS3)において、多結晶層11および13の表面の結晶構造を表面から一定の深さで破壊する場合の破壊深さよりも大きくするように定めればよい。具体的には、多結晶層11および13の膜厚は、1ナノメートル以上であることが好ましい。また多結晶層11および13の膜厚は、1マイクロメートル以下であることが好ましい。
ステップS2において、平坦化工程が行われる。平坦化工程では、支持基板12上に形成された多結晶層11の表面、および、単結晶基板14上に形成された多結晶層13の表面が、化学的機械研磨(Chemical Mechanical Polishing)によって平坦化される。なお、化学的機械研磨は周知の技術であるため、化学的機械研磨の具体的内容の説明は省略する。
ステップS3において、非晶質層形成工程が行われる。非晶質層形成工程は、支持基板12上に形成された多結晶層11の表面を改質して非晶質層11bを形成するとともに、単結晶基板14上に形成された多結晶層13の表面を改質して非晶質層13bを形成する工程である。非晶質層とは、原子が結晶構造のような規則性を持たない状態となっている層のことをさす。
具体的に説明する。図4に示すように、多結晶層13が形成された単結晶基板14と、多結晶層11が形成された支持基板12を、チャンバー101内にセットする。次に、単結晶基板14と支持基板12との相対位置の位置合わせを行う。位置合わせは、後述する接触工程で両基板が正しい位置関係で接触できるように行われる。次に、チャンバー101内を真空状態にする。チャンバー101内の真空度は、例えば、1×10−4〜1×10−6(Pa)程度であってもよい。
図5に示すように、多結晶層11の表面11aおよび多結晶層13の表面13aにFABガン(高速原子ビーム:Fast Atom Beam)102を用いて、アルゴンの中性原子ビームを照射する。アルゴンの中性原子ビームは、表面11aの全面および表面13aの全面に均一に照射される。例えば、アルゴンの中性原子ビームを、オーバーラップ部分を有するように走査させながら、表面11aおよび表面13aの全面に照射してもよい。これにより、表面11aおよび13aの結晶構造を、表面から一定の深さで破壊することができる。その結果、基板表面に、SiとCを含んでいる非晶質層11bおよび13bを形成することができる。また、非晶質層11bおよび13bには、アルゴン原子が打ち込まれている状態となる。また、SiとCの含有比率が1:1となるように、非晶質層11bおよび13bを形成することができる。これにより、非晶質層11bおよび13bを再結晶化させる場合に、SiC結晶を形成させることが可能となる。
図5では、非晶質層11bおよび13bを、グレーの塗りつぶしで擬似的に示している。非晶質層11bの厚さT11、および非晶質層13bの厚さT13は、FABガン102から照射されるアルゴン原子のエネルギーにより制御できる。アルゴンの照射量(atoms/cm2)は、形成する非晶質層の厚さとスパッタレートを用いて算出するとしてもよい。また入射エネルギーは、例えば1.5(keV)程度であってもよい。
また、非晶質層形成工程では、表面11aおよび13aの酸化膜や吸着層を除去して結合手を表出させることができるため、表面11aおよび13aを活性化することができる。また非晶質層形成工程は真空中での処理であるため、表面11aおよび13aは、酸化等されず活性状態を保持することができる。
ステップS4において、接触工程が行われる。接触工程では、図6に示すように、支持基板12の表面に形成されている非晶質層11bと、単結晶基板14の表面に形成されている非晶質層13bとを、チャンバー101内で、真空中で接触させる。また、接触後に支持基板12と単結晶基板14とが離反しないように、不図示のジグ等を用いて固定してもよい。
ステップS5において、熱処理工程が行われる。熱処理工程では、非晶質層11bと13bとが接触している状態で、支持基板12および単結晶基板14を熱処理する。熱処理工程は、チャンバー101内で減圧下で行われても良いし、チャンバー101以外の他の炉内で行われても良い。
熱処理工程では、支持基板12および単結晶基板14が、所定温度(例えば1000℃程度)に加熱される。これにより、非晶質層11bおよび13bに、流動性を持たせることができる。非晶質層11bと13bとの接触面には、空間が形成される場合がある。形成される空間の体積は、非晶質層11bや13bの表面粗さが大きくなるほど大きくなる。そこで熱処理工程を行なうことにより、非晶質層11bおよび13bを形成している原子を流動させることができるため、非晶質層11bと13bとの接触面に形成されている空間を埋めることができる。
また熱処理工程により、非晶質層11bおよび13bを、原子配列に規則性がない状態から、原子配列に規則性を有する状態へ再結晶化させることができる。再結晶化が完了すると、非晶質層11bおよび13bが消滅し、多結晶層13と11とが直接に接合している接合基板10が形成される。
<比較例>
比較例を、図7〜図10を用いて説明する。比較例では、ステップS1の多結晶層形成工程を行わずに接合基板100を作成する場合を説明する。図7は、熱処理工程(ステップS5)前における、接合基板100の接合界面近傍の部分拡大図である。図8は、図7のVIII−VIII部分の断面図である。すなわち図8は、非晶質層112bの表面を接合基板100に垂直な方向から観察した図である。図9は、熱処理工程後における、図7と同一部分の部分拡大図である。図10は、熱処理工程後における、図8と同一部分の断面図である。なお、図7〜図10では、アルゴン原子を白抜きの丸印で擬似的に示している。また図7および図9では、SiC多結晶の結晶粒界を、模擬的に網の目状に記載している。
図7に示すように、接合基板100では、支持基板112の表面を破壊して形成された非晶質層112bと、単結晶基板114の表面を破壊して形成された非晶質層114bとが、接触している。図7に示すように、非晶質層112bおよび114b内には、ステップS3の非晶質層形成工程によって、アルゴン原子が注入されている。熱処理工程前においては、アルゴン原子の深さ方向(すなわち図7の上下方向)の分布プロファイルは、ガウス分布に従った状態である。したがって、非晶質層112bおよび114bでは、その深さ方向の全体に、アルゴン原子が分散している状態である。また図8に示すように、熱処理工程前においては、非晶質層112bの表面を観察したときのアルゴン原子の面内分布プロファイルは均一である。換言すると、熱処理工程前においては、アルゴン原子の面内密度は一定である。これは、ステップS3において、支持基板112の表面および単結晶基板114の表面1に、アルゴンの中性原子ビームを均一に照射しているためである。
熱処理工程(ステップS5)では、ファーネスを用いた熱処理によって、接合基板100の全体が加熱される。また支持基板112や単結晶基板114を構成しているSiCは、Si等に比べて熱伝導率が高いため、非晶質層112bおよび114bの温度を上昇させにくいという特性を有する。従って、ファーネスを用いた熱処理では、レーザアニールなどの高速熱処理に比して、非晶質層112bおよび114bの温度上昇傾きが小さくなる。例えば、非晶質層112bや114bを、最大で数十度/秒の温度上昇傾きでしか加熱することができない。
このような比較的小さい温度上昇傾きで非晶質層112bおよび114bを熱処理する場合には、非晶質層112bおよび114bを、原子配列に規則性がない状態から、原子配列に規則性を有する状態へ再結晶化させることができる。非晶質層114bの再結晶化は、非晶質層114bと単結晶基板114との界面F1(図7参照)から非晶質層114bの内部側(すなわち図7の下側。矢印Y1参照)へ向かって、単結晶基板114の結晶構造(単結晶SiC)に倣った原子配列となるように行われる。また非晶質層112bの再結晶化は、非晶質層112bと支持基板112との界面F2(図7参照)から非晶質層112bの内部側(すなわち図7の上側。矢印Y2参照)へ向かって、支持基板112の結晶構造(多結晶SiC)に倣った原子配列となるように行われる。従って再結晶化が完了すると、図9に示すように、非晶質層112bおよび114bが消滅し、単結晶基板114と支持基板112とが直接に接合している接合基板100が形成される。非晶質層112bと114bとが一体となって再結晶化するため、単結晶基板114と支持基板112とを共有結合によって強固に接合させることができる。
また、アルゴンは、SiCと結晶化することのない不活性な原子である。すると、非晶質層112bおよび114bの再結晶化時において、アルゴンは結晶粒の内部に取り込まれることがないため、結晶粒界に移動することになる。すなわち結晶粒界は、アルゴンを捕捉して固定化する、ゲッターとして機能することになる。そして、非晶質層114b内のアルゴン原子は、非晶質層114bの再結晶化が進むにつれて、再結晶化が行われていない領域に移動する。すなわち、図7の矢印Y1方向へ移動する。そして、アルゴン原子が結晶粒界に到達すると、結晶粒界に捕捉されて固定化される。同様に、非晶質層112b内のアルゴン原子は、非晶質層112bの再結晶化が進むにつれて、再結晶化が行われていない領域に移動する。すなわち、図7の矢印Y2方向へ移動する。そして、アルゴン原子が結晶粒界に到達すると、結晶粒界に捕捉されて固定化される。その結果、非晶質層112bおよび114bの再結晶化が完了すると、図9に示すように、支持基板112と単結晶基板114との接合界面115の近傍、および、支持基板112内の結晶粒界にアルゴン原子が凝集することになる。
また図10に示すように、熱処理工程後において、アルゴン原子が面内方向に移動して部分的に凝集することで、凝集部分が島状や線状に点在する場合がある。この場合に、アルゴン原子の面内分布プロファイルは不均一となる。換言すると、熱処理工程後において、アルゴン原子の面内密度に面内バラつきが発生する場合がある。
以上より、比較例では、アルゴン原子の面内の分布プロファイルが、熱処理工程によって不均一な状態に変化する場合がある。すると、接合基板100を用いて各種のデバイスを作成したときに、デバイス特性の面内バラつきが発生する原因となる場合があるため、好ましくない。また比較例では、アルゴン原子の深さ方向の分布プロファイルにおいて、接合界面115の近傍にアルゴン原子が凝集する場合がある。すると、接合界面115を横切るように電流経路が形成される縦型のデバイスを作成した場合に、I−V特性が変化してしまう原因となる場合があるため、好ましくない。
<効果>
本明細書の開示技術の効果を、図11および図12を用いて説明する。図11は、熱処理工程(ステップS5)前における、接合基板10の接合界面近傍の部分拡大図である。図12は、熱処理工程後における、図11と同一部分の部分拡大図である。なお、図11および図12では、アルゴン原子を白抜きの丸印で擬似的に示すとともに、SiC多結晶の結晶粒界を模擬的に網の目状に記載している。
図11に示すように、接合基板10では、支持基板12上の多結晶層11の表面を破壊して形成された非晶質層11bと、単結晶基板14上の多結晶層13の表面を破壊して形成された非晶質層13bとが、接触している。前述したように、非晶質層11bおよび13bでは、その深さ方向の全体に、アルゴン原子がガウス分布に従って分散している。また、アルゴン原子の面内分布プロファイルは均一である。
熱処理工程(ステップS5)では、ファーネスを用いた熱処理によって、接合基板10の全体が加熱される。これにより、非晶質層11bおよび13bを、原子配列に規則性がない状態から、原子配列に規則性を有する状態へ再結晶化させることができる。非晶質層13bの再結晶化は、非晶質層13bと多結晶層13との界面F11(図11参照)から非晶質層13bの内部側(すなわち図11の下側。矢印Y11参照)へ向かって、多結晶層13の結晶構造(多結晶SiC)に倣った原子配列となるように行われる。また非晶質層11bの再結晶化は、非晶質層11bと多結晶層11との界面F12(図11参照)から非晶質層11bの内部側(すなわち図11の上側。矢印Y12参照)へ向かって、多結晶層11の結晶構造(多結晶SiC)に倣った原子配列となるように行われる。従って再結晶化が完了すると、図12に示すように、非晶質層11bおよび13bが消滅し、多結晶層11と13とが直接に接合している接合基板10が形成される。非晶質層11bと13bとが一体となって再結晶化するため、単結晶基板14と支持基板12とを共有結合によって強固に接合させることができる。
前述したように、非晶質層13b内のアルゴン原子は、非晶質層13bの再結晶化が進むにつれて図11の矢印Y11方向へ移動し、結晶粒界に捕捉されて固定化される。同様に、非晶質層11b内のアルゴン原子は、非晶質層11bの再結晶化が進むにつれて図11の矢印Y12方向へ移動し、結晶粒界に捕捉されて固定化される。その結果、非晶質層11bおよび13bの再結晶化が完了すると、図12に示すように、多結晶層11および13の接合界面15の近傍部分において、結晶粒界にアルゴン原子が固定化されている構造が完成する。
そして、再結晶化後の多結晶層11および13の平均結晶粒径は、支持基板12の平均結晶粒径よりも小さくなる。すなわち、再結晶化後の多結晶層11および13における結晶粒界の存在密度を、支持基板12における結晶粒界の存在密度よりも高くすることができる。前述したように、アルゴンは結晶粒界に捕捉され固定化されるため、結晶粒界の存在密度が高くなるほど、アルゴンの移動量を少なくすることができる。したがって、多結晶層11および13を元として形成された非晶質層11bおよび13bでは、再結晶化時におけるアルゴンの移動を抑制することが可能となる。
その結果、非晶質層11bおよび13bの再結晶化が完了した場合のアルゴン原子の深さ方向の分布プロファイル(図12参照)を、熱処理工程前の分布プロファイル(図11参照)と同様に、ガウス分布に従った状態に維持することができる。また、非晶質層11bおよび13bの再結晶化が完了した場合のアルゴン原子の面内分布プロファイルを、熱処理工程前の分布プロファイル(図8参照)と同様に、均一な状態に維持することができる。
以上より、本明細書の開示技術では、アルゴン原子の面内の分布プロファイルが、熱処理工程によって不均一な状態に変化してしまうことを防止することができる。接合基板10を用いて各種のデバイスを作成したときに、デバイス特性の面内バラつきが発生してしまう事態や、I−V特性が変化してしまう事態を抑制することができる。
<その他の効果>
多結晶層11の表面近傍部分(図3、領域A1参照)における平均結晶粒径が、多結晶層11の支持基板12側のバルク部(図3、領域A2参照)における平均結晶粒径に比して小さくされている。これにより、アルゴンが注入される部分である、多結晶層11の表面近傍部分において、結晶粒界の存在密度を高めることができるため、再結晶化時におけるアルゴンの移動を効果的に抑制することが可能となる。また、多結晶層11のバルク部は、アルゴンが注入されないため、結晶粒界の存在密度が低くてもよい。したがって、多結晶層11の形成レートが高くなる条件(例:平均結晶粒径が大きくなるような条件)を使用して、バルク部を形成することができる。
支持基板12は多結晶SiCであるが、多結晶SiCはCMPによる平坦化が困難である。これは、多結晶SiCでは様々な面方位が表面に表出しているためである。CMPを行う場合、エッチング速度が面方位に応じて変化するため結晶粒の影響を大きく受けてしまい、平坦度が低下してしまう。しかし本明細書に記載の方法では、支持基板12上に多結晶層11を形成し、多結晶層11の表面をCMPで平坦化する。多結晶層11の平均結晶粒径は支持基板12の平均結晶粒径よりも小さいため、支持基板12の表面をCMPする場合に比して、CMP後の表面の平坦度に与える影響を抑えることができる。すなわち、多結晶層11を、平坦な表面を得るための中間層として流用することができる。
接触工程(ステップS4)では、非晶質層形成工程(ステップS3)で酸化膜や吸着層が除去された表面11aと表面13aとを、真空中において接触させるため、清浄な面同士を接合させることができる。これにより、多結晶層同士が原子レベルで直接に接合している構造を形成することができる。従って、接合基板10を用いて縦型デバイスを作成する場合に、支持基板12と単結晶基板14との界面を横切るように電流経路上が形成される場合においても、当該界面の存在によってデバイスの性能が低下(例:オン抵抗の増加)してしまうことを防止することができる。本明細書に記載されている接合方法では、縦型デバイスの製造に適した接合基板10を製造することが可能となる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
<変形例>
多結晶層形成工程(ステップS1)では、支持基板12および単結晶基板14の少なくとも一方の表面に、多結晶層を形成すればよい。例えば、支持基板12の表面のみに多結晶層11を形成してもよい。この場合、非晶質層形成工程(ステップS3)では、単結晶基板14の表面を破壊して非晶質層を形成すればよい。
多結晶層形成工程(ステップS1)で形成される多結晶層は、表面近傍部分とバルク部とで、平均結晶粒径が同一であってもよい。このような構造は、多結晶層11の形成条件を、多結晶層11の形成中に一定に維持することで実現することができる。
多結晶層形成工程(ステップS1)で形成される多結晶層は、SiCの多結晶に限られない。多結晶層は、支持基板12や単結晶基板14を構成するSiCに含まれる元素によって形成されてもよい。例えば、多結晶層はSiの多結晶であってもよいし、Cの多結晶であってもよい。
多結晶層形成工程(ステップS1)で多結晶層を形成する方法は、PVD法に限られない。例えば、CVD(化学気相成長)法によって多結晶層を形成してもよい。また、多結晶層形成工程(ステップS1)には、各種の種類のPVD法を用いることができる。例えば、SiCの粉体を原料として用いる、熱プラズマPVDを用いてもよい。
非晶質層形成工程(ステップS3)において、非晶質層を形成する方法は、アルゴンの中性原子ビーム照射に限られない。例えば、He、水素、Ar、Si、Cなどの、原子または分子またはイオンなどを注入する方法であってもよい。
単結晶基板14は、4H−SiCの単結晶に限られない。3C−SiCや6H−SiCなど、様々なポリタイプの単結晶SiCを単結晶基板14として用いることができる。
単結晶基板14を形成するために、水素原子のアブレーションによる剥離技術(スマートカット(登録商標)とも呼ばれる)を用いてもよい。
支持基板12に使用される材料は、多結晶SiCに限られない。単結晶基板14に適用される各種の熱プロセスに対する耐性を有する材料であれば、何れの材料であってもよい。例えば、セラミック材料の混合材料によって形成されている焼結体であってもよい。使用するセラミック材料は、各種の材料でよく、例えば、SiC、Si、AlN、Al2O3、GaN、Si3N4、SiO2、Ta2O5、などのうちの少なくとも1種類の材料であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:接合基板、11および13:多結晶層、11bおよび13b:非晶質層、12:支持基板、14:単結晶基板、101:チャンバー、102:FABガン

Claims (15)

  1. 第1元素と第2元素によって構成される化合物半導体の多結晶の支持基板と、前記化合物半導体の単結晶層と、を備える半導体基板の製造方法であって、
    前記支持基板の表面および前記単結晶層の表面の少なくとも一方に、前記第1元素および前記第2元素の少なくとも一方によって構成される半導体の多結晶層を形成する多結晶層形成工程と、
    前記多結晶層形成工程の後に、前記支持基板の表面に真空中で1種類以上の特定原子を照射することで前記特定原子を含む第1の非晶質層を形成するとともに、前記単結晶層の表面に真空中で前記1種類以上の特定原子を照射することで前記特定原子を含む第2の非晶質層を形成する非晶質層形成工程と、
    前記非晶質層形成工程が行われた真空中において、前記第1の非晶質層と前記第2の非晶質層とを接触させ、接合界面を有する接合基板を生成する接触工程と、
    前記接合基板を熱処理する熱処理工程と、
    を備え、
    前記特定原子は、前記化合物半導体、前記第1元素の多結晶、前記第2元素の多結晶の何れとも結晶化することのない不活性な原子であり、
    前記多結晶層形成工程で形成される前記多結晶層の平均結晶粒径は、前記支持基板の平均結晶粒径よりも小さいことを特徴とする半導体基板の製造方法。
  2. 前記多結晶層の平均結晶粒径は、前記支持基板の平均結晶粒径の1/100以下であることを特徴とする請求項1に記載の半導体基板の製造方法。
  3. 前記多結晶層形成工程において、前記多結晶層の表面近傍部分における平均結晶粒径が、前記多結晶層の前記支持基板側のバルク部における平均結晶粒径に比して小さくなるように、前記多結晶層の形成条件を前記多結晶層の形成中に変化させることを特徴とする請求項1または2に記載の半導体基板の製造方法。
  4. 前記多結晶層形成工程において、前記多結晶層は、物理気相成長法(PVD)によって形成されることを特徴とする請求項1〜3の何れか1項に記載の半導体基板の製造方法。
  5. 前記多結晶層形成工程において、
    前記支持基板の表面に前記多結晶層を形成する場合には、前記支持基板と前記多結晶層の原料となるターゲットとを対向させ、前記支持基板と前記ターゲットとの間に前記多結晶層の形成が進むにつれて交流成分が大きくなるような特定電圧を印加し、
    前記単結晶層の表面に前記多結晶層を形成する場合には、前記単結晶層と前記ターゲットとを対向させ、前記単結晶層と前記ターゲットとの間に前記特定電圧を印加することを特徴とする請求項3または4に記載の半導体基板の製造方法。
  6. 前記第1元素はSiであり、
    前記第2元素はCであり、
    前記多結晶層はSiCで構成されていることを特徴とする請求項1〜5の何れか1項に記載の半導体基板の製造方法。
  7. 前記第1元素はSiであり、
    前記第2元素はCであり、
    前記多結晶層はCで構成されていることを特徴とする請求項1〜5の何れか1項に記載の半導体基板の製造方法。
  8. 前記1種類以上の特定原子はアルゴンを含むことを特徴とする請求項1〜7の何れか1項に記載の半導体基板の製造方法。
  9. 前記多結晶層形成工程では、前記支持基板の表面に前記多結晶層が形成され、
    前記支持基板の表面に形成された前記多結晶層の表面を、化学的機械研磨(Chemical Mechanical Polishing)によって平坦化する平坦化工程をさらに備え、
    前記平坦化工程は前記非晶質層形成工程の前に行われることを特徴とする請求項1〜8の何れか1項に記載の半導体基板の製造方法。
  10. 第1元素と第2元素によって構成される化合物半導体の多結晶の支持基板と、
    前記支持基板上に配置されている、前記第1元素および前記第2元素の少なくとも一方によって構成される半導体の多結晶層と、
    前記多結晶層上に配置されている、前記化合物半導体の単結晶層と、
    を備え、
    前記多結晶層の平均結晶粒径は、前記支持基板の平均結晶粒径よりも小さく、
    前記多結晶層の前記単結晶層側の表面近傍部分の結晶粒界に、1種類以上の特定原子が複数存在しており、
    前記特定原子は、前記化合物半導体、前記第1元素の多結晶、前記第2元素の多結晶の何れとも結晶化することのない不活性な原子であることを特徴とする半導体基板。
  11. 前記多結晶層の平均結晶粒径は、前記支持基板の平均結晶粒径の1/100以下であることを特徴とする請求項10に記載の半導体基板。
  12. 前記多結晶層の前記単結晶層側の表面近傍部分における平均結晶粒径は、前記多結晶層の前記支持基板側のバルク部における平均結晶粒径に比して小さいことを特徴とする請求項10または11に記載の半導体基板。
  13. 前記第1元素はSiであり、
    前記第2元素はCであり、
    前記多結晶層はSiCで構成されていることを特徴とする請求項10〜12の何れか1項に記載の半導体基板。
  14. 前記第1元素はSiであり、
    前記第2元素はCであり、
    前記多結晶層はCで構成されていることを特徴とする請求項10〜12の何れか1項に記載の半導体基板。
  15. 前記1種類以上の特定原子はアルゴンを含むことを特徴とする請求項10〜14の何れか1項に記載の半導体基板。
JP2014102569A 2014-05-16 2014-05-16 半導体基板の製造方法および半導体基板 Expired - Fee Related JP6156252B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014102569A JP6156252B2 (ja) 2014-05-16 2014-05-16 半導体基板の製造方法および半導体基板
PCT/JP2015/062593 WO2015174253A1 (ja) 2014-05-16 2015-04-24 半導体基板の製造方法および半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014102569A JP6156252B2 (ja) 2014-05-16 2014-05-16 半導体基板の製造方法および半導体基板

Publications (2)

Publication Number Publication Date
JP2015220321A true JP2015220321A (ja) 2015-12-07
JP6156252B2 JP6156252B2 (ja) 2017-07-05

Family

ID=54479796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014102569A Expired - Fee Related JP6156252B2 (ja) 2014-05-16 2014-05-16 半導体基板の製造方法および半導体基板

Country Status (2)

Country Link
JP (1) JP6156252B2 (ja)
WO (1) WO2015174253A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018014372A (ja) * 2016-07-19 2018-01-25 株式会社サイコックス 半導体基板
JP2019216222A (ja) * 2018-06-14 2019-12-19 信越半導体株式会社 貼り合わせsoiウェーハの製造方法及び貼り合わせsoiウェーハ
JP2019220675A (ja) * 2018-06-14 2019-12-26 日亜化学工業株式会社 発光装置とその製造方法
US11735688B2 (en) 2018-06-14 2023-08-22 Nichia Corporation Method of manufacturing light emitting device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503942A (ja) * 2000-06-16 2004-02-05 エス オー イ テク シリコン オン インシュレータ テクノロジース 基板製造方法及び該方法によって得られた基板
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP2014216571A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法および半導体基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503942A (ja) * 2000-06-16 2004-02-05 エス オー イ テク シリコン オン インシュレータ テクノロジース 基板製造方法及び該方法によって得られた基板
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP2014216571A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法および半導体基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018014372A (ja) * 2016-07-19 2018-01-25 株式会社サイコックス 半導体基板
US10680068B2 (en) 2016-07-19 2020-06-09 Sicoxs Corporation Semiconductor substrate
JP2019216222A (ja) * 2018-06-14 2019-12-19 信越半導体株式会社 貼り合わせsoiウェーハの製造方法及び貼り合わせsoiウェーハ
WO2019239763A1 (ja) * 2018-06-14 2019-12-19 信越半導体株式会社 貼り合わせsoiウェーハの製造方法及び貼り合わせsoiウェーハ
JP2019220675A (ja) * 2018-06-14 2019-12-26 日亜化学工業株式会社 発光装置とその製造方法
US11495488B2 (en) 2018-06-14 2022-11-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded SOI wafer and bonded SOI wafer
US11735688B2 (en) 2018-06-14 2023-08-22 Nichia Corporation Method of manufacturing light emitting device
JP7343749B2 (ja) 2018-06-14 2023-09-13 日亜化学工業株式会社 発光装置とその製造方法

Also Published As

Publication number Publication date
WO2015174253A1 (ja) 2015-11-19
JP6156252B2 (ja) 2017-07-05

Similar Documents

Publication Publication Date Title
JP6061251B2 (ja) 半導体基板の製造方法
JP5564682B2 (ja) 半導体素子の製造方法
JP6156252B2 (ja) 半導体基板の製造方法および半導体基板
WO2016006663A1 (ja) 半導体基板および半導体基板の製造方法
JP6218773B2 (ja) 半導体装置およびその製造方法
JP6098048B2 (ja) 半導体装置の製造方法
JP6057292B2 (ja) SiC半導体素子の製造方法
JP5840366B2 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP5926401B2 (ja) 複合基板およびその製造方法
JP6152827B2 (ja) 半導体基板の製造方法
JP5983834B2 (ja) 弾性波デバイスの製造方法
JP6146111B2 (ja) 半導体基板の製造方法および半導体基板
JP6131701B2 (ja) 半導体基板の製造方法
JP6236753B2 (ja) 半導体基板の製造方法
US10032742B2 (en) Method for obtaining a bonding surface for direct bonding
JP2023068782A (ja) 半導体基板とその製造方法
JP6024239B2 (ja) 半導体装置の製造方法
JP2011023508A (ja) 炭化ケイ素半導体装置の製造装置、製造方法、製造に用いるサセプタ
CN116564802A (zh) 一种异质结构及其制备方法
JP2015032588A (ja) 複合基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R151 Written notification of patent or utility model registration

Ref document number: 6156252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees