JP2011023508A - 炭化ケイ素半導体装置の製造装置、製造方法、製造に用いるサセプタ - Google Patents

炭化ケイ素半導体装置の製造装置、製造方法、製造に用いるサセプタ Download PDF

Info

Publication number
JP2011023508A
JP2011023508A JP2009166649A JP2009166649A JP2011023508A JP 2011023508 A JP2011023508 A JP 2011023508A JP 2009166649 A JP2009166649 A JP 2009166649A JP 2009166649 A JP2009166649 A JP 2009166649A JP 2011023508 A JP2011023508 A JP 2011023508A
Authority
JP
Japan
Prior art keywords
wafer
raw material
dummy
material wafer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009166649A
Other languages
English (en)
Other versions
JP5417069B2 (ja
Inventor
Hirokazu Fujiwara
広和 藤原
Masaki Konishi
正樹 小西
Takashi Katsuno
高志 勝野
Yukihiko Watanabe
行彦 渡辺
Takeo Yamamoto
武雄 山本
Takeshi Endo
剛 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2009166649A priority Critical patent/JP5417069B2/ja
Publication of JP2011023508A publication Critical patent/JP2011023508A/ja
Application granted granted Critical
Publication of JP5417069B2 publication Critical patent/JP5417069B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】炭化ケイ素(SiC)を材料とする原料ウェハのイオン注入後のアニール工程において、原料ウェハの品質にばらつきが生じることを抑制する。
【解決手段】アニール工程において、原料ウェハのイオン注入面と、単結晶炭化ケイ素を材料とするダミーウェハとを離間して対向させ、原料ウェハのイオンが注入されていない面側に設置された加熱手段によって、原料ウェハを加熱し、ダミーウェハの原料ウェハと対向しない面側に設置された加熱手段によって、ダミーウェハを加熱する。原料ウェハの汚染や表面の組成比異常を防ぎ、原料ウェハをより均一に加熱できるため、原料ウェハの表面荒れをより効果的に抑制し、原料ウェハの品質にばらつきが生じることを抑制することができる。
【選択図】 図1

Description

本発明は、炭化ケイ素を用いた半導体装置の製造装置および製造方法に関する。また、その半導体装置の製造に用いるサセプタに関する。
炭化ケイ素(SiC)を半導体材料に用いた半導体装置の開発課題の一つとして、SiC基板にイオン注入を行った後に行うアニール工程における課題が挙げられる。アニール工程においては、熱処理を行うことで半導体基板に注入したイオンを活性化させる。SiC基板を用いる場合には、イオン活性化に必要な熱処理温度は1600℃以上であり、従来の半導体材料の基板(Si基板)を用いる場合と比較して高い。ところが、高温の熱処理を行うと、SiC基板の表面荒れ等が発生しやすくなる。この課題に対して、例えば、特許文献1では、ダミーウェハを利用してアニール工程を行う技術が開示されている。この技術では、原料となる単結晶SiC基板のイオン注入面に、ダミーウェハとしての多結晶SiC基板を密接させる。この原料ウェハとダミーウェハとの組合せを数組積層して密閉容器内に設置し、密閉容器を加熱炉内に設置して熱処理(アニール処理)を行う。これによって、十分にイオン活性化を行うことと、原料ウェハの表面荒れを抑制することとを両立できるとしている。
特開2006−339396号公報
特許文献1では、複数の原料ウェハとダミーウェハの組合せを同一の密閉容器内に積層して、加熱炉内で加熱する。このため、密閉容器への設置位置によって、原料ウェハ、ダミーウェハの温度が異なってしまう。このため、それぞれの原料ウェハ、ダミーウェハを適切な温度に加熱することができない。その結果、アニール工程後の原料ウェハの品質にばらつきが生じる。
本願は、かかる点に鑑みてなされたものであり、その目的とするところは、原料ウェハを適切な温度に加熱することを実現することによって、原料ウェハの品質にばらつきが生じることを抑制することにある。
本発明に係る半導体装置を製造する装置では、第1加熱手段と、第1ウェハ設置部と、第2ウェハ設置部と、第2加熱手段とが、この順序で配置されている。第1ウェハ設置部には、表面にイオン注入された単結晶炭化ケイ素の原料ウェハが、そのイオン注入面が第2ウェハ設置部側となるように設置される。第2ウェハ設置部には、炭化ケイ素のダミーウェハが、その一方の面が第1ウェハ設置部に設置される原料ウェハのイオン注入面に対向すると共に離間するように設置される。第1加熱手段は、第1ウェハ設置部に設置される原料ウェハを加熱し、第2加熱手段は、第2ウェハ設置部に設置されるダミーウェハを加熱する。
この製造装置では、第1、第2の加熱手段によって、原料ウェハとダミーウェハとを別々に加熱するため、原料ウェハ、ダミーウェハをそれぞれ適切な温度に加熱することができる。これによって、原料ウェハのそれぞれを適切な温度に加熱することができ、原料ウェハの品質にばらつきが生じることを抑制することができる。
上記の製造装置においては、ダミーウェハの温度が原料ウェハの温度よりも高くなるように、第1加熱手段による加熱量と第2加熱手段による加熱量とが設定されていることが好ましい。Siが高温のダミーウェハ側から低温の原料ウェハ側に移動し易い状態となるため、原料ウェハにおけるSi離脱をより効果的に抑制することができる。
上記の製造装置の第1設置部は、表面にイオン注入された単結晶炭化ケイ素の原料ウェハが設置されるサセプタを有していてもよい。このサセプタは、その表面に形成された凹形状のウェハポケット部を備えており、ウェハポケット部の底面の一部には、ウェハポケット部の他の底面よりも高い位置でウェハと接するウェハ支持部が設けられており、ウェハの裏面とウェハポケット部の底面とが、ウェハ支持部によって離間されることが好ましい。ウェハの裏面とウェハポケット部の底面とが離間されているため、熱処理によってウェハが反った場合でも、ウェハの面内温度分布が不均一となることを抑制することができる。
ウェハポケット部の底面からウェハ支持部のウェハ支持面までの距離は、周縁部よりも中央部の方が大きくなっていることが好ましい。このような構成によると、ウェハの面内温度分布をより均一化することができる。
なお、上記の製造装置では、ダミーウェハが単結晶の炭化ケイ素(SiC)であることが好ましい。特許文献1のように、ダミーウェハとして多結晶SiCの基板を用いると、原料ウェハの汚染や、原料ウェハ表面の組成比異常が発生し易くなる。すなわち、多結晶SiC基板は、不純物が偏析し易い結晶粒界面を有しており、また、その結晶粒界面においては、シリコン(Si)や不純物の離脱が発生し易いためである。一方、ダミーウェハとして単結晶SiCの基板を用いると、多結晶SiC基板を用いた場合と比較して、アニール工程における原料ウェハの汚染を抑制することができる。
本発明は、単結晶炭化ケイ素の原料ウェハから半導体装置を製造する方法としても実現できる。この製造方法は、原料ウェハの表面にイオン注入するイオン注入工程と、イオン注入された原料ウェハを加熱するアニール工程と、を有している。アニール工程では、原料ウェハのイオン注入面と、単結晶炭化ケイ素を材料とするダミーウェハの一方の面とを、対向させると共に離間して設置し、ダミーウェハの温度と原料ウェハの温度とを個別に制御しながら、ダミーウェハと原料ウェハを加熱する。
上記の製造方法では、アニール工程では、原料ウェハのイオンが注入されていない面側に設置された第1加熱手段によって原料ウェハを加熱し、ダミーウェハの原料ウェハと対向しない面側に設置された第2加熱手段によってダミーウェハを加熱してもよい。
上記の製造方法では、アニール工程では、ダミーウェハの温度が原料ウェハの温度よりも高くなるようにしてもよい。
本発明によれば、原料ウェハの品質にばらつきが生じることを抑制することができる。
第1実施形態の半導体装置の製造装置に、ウェハおよびサセプタを設置した状態を模式的に示す図。 第1実施形態の半導体装置の製造装置に用いるサセプタの平面図。 図2のサセプタのIII−III線断面図。 第1実施形態の半導体装置の製造装置に用いるサセプタの平面図。 図4のサセプタのV−V線断面図。 変形例のサセプタのウェハ支持部を示す平面図。 変形例のサセプタのウェハポケット部の底面形状を示す断面図。 ウェハポケット部の形状について説明する図。 ウェハポケット部の形状について説明する図。 ウェハポケット部の形状について説明する図。 実施例1および比較例によって製造する半導体装置の断面を模式的に示す図。 実施例1に係る原料ウェハを設置するサセプタの断面図。 実施例1に係る製造装置によってアニール処理を行った原料ウェハの表面のAFM画像。 比較例の半導体装置の製造装置を模式的に示す図。 比較例の製造装置によってアニール処理を行った原料ウェハのAFM画像。
(第1実施形態)
以下、本発明の第1実施形態について、図面を参照しながら説明する。図1は、本実施形態の製造装置100を模式的に示す図である。図1では、加熱室110内に、サセプタ200、300を設置した状態が示されている。加熱室110には、ガス供給路130、減圧装置131が接続されている。尚、図1においては、製造装置100はサセプタ200、300を含んでいないが、製造装置100にサセプタ200、300が備え付けられていてもよい。
製造装置100の加熱室110内においては、下方から上方に向かって順に、第1加熱手段101、第1ウェハ設置部111、第2ウェハ設置部112、第2加熱手段102が設けられている。製造装置100は、さらに、図示しない第1温度検出手段と、第2温度検出手段と、制御装置とを備えている。
図1においては、サセプタ200には、原料ウェハ210が設置されており、サセプタ300には、ダミーウェハ310が設置されている。本実施形態では、原料ウェハ210は、単結晶の炭化ケイ素(SiC)を材料とする円盤状のウェハであり、その表面に不純物イオンが注入されている。ダミーウェハ310は、単結晶SiCを材料としており、その直径(ウェハ直径)は原料ウェハ210の直径(ウェハ直径)と同一である。ダミーウェハ310は、ボロン(B)、アルミニウム(Al)等のアクセプタとなるP型不純物濃度が1×1014cm−3以下である高純度の単結晶SiCである。サセプタ200、300の材料としては、タンタルカーバイド(TaC)、カーボン等を好適に用いることができる。
図2は、本実施形態で用いる原料ウェハ210をサセプタ200に設置した状態の平面図であり、図3は、図2のIII−III線断面図である。サセプタ200は、円盤形状であり、その表面に、複数のウェハポケット部201が設けられている。サセプタ200によれば、複数の原料ウェハ210を同一面上に設置することが可能である。ウェハポケット部201は、サセプタ200に形成された略円柱形状の凹部(ザグリ)である。図2、図3に示すように、ウェハポケット部201の底面203の一部には、ウェハ支持部202が設けられている。ウェハ支持部202は、ウェハポケット部201の周縁部に沿って設けられており、底面203よりも上方に突出している。
ウェハポケット部201に原料ウェハ210を設置すると、図3に示すように、原料ウェハ210の裏面212は、このウェハ支持部202によって支持される。これによって、原料ウェハ210の裏面212は、ウェハポケット部201の底面203よりも高い位置で支持される。すなわち、ウェハポケット部201の底面203と、原料ウェハ210の裏面212が、ウェハ支持部202によって距離d1だけ離間される。本実施形態では、イオン注入面211が上面側となるように原料ウェハ210が載置される。これによって、サセプタ200の上面側に、原料ウェハ210のイオン注入面211が露出する。尚、ウェハ支持部202は、図6に示すように、ウェハポケット部201の周縁部の一部に設けられており、原料ウェハ210の裏面の周縁部の一部を支持するものであってもよい。
図4は、本実施形態で用いるダミーウェハ310をサセプタ300に設置した状態の平面図であり、図5は、図4のV−V線断面図である。サセプタ300においては、ウェハポケット部301がサセプタ300を貫通している。図4、図5に示すように、ウェハポケット部301の周縁部に沿って、ウェハポケット部の内側に向けて延びるウェハ支持部302が設けられている。ウェハポケット部301にダミーウェハ310を設置すると、図5に示すように、ダミーウェハ310の裏面312は、このウェハ支持部302によって支持される。このため、ダミーウェハ310の表面311と、ダミーウェハ310の裏面312のうちウェハ支持部302が設けられている箇所を除いた部分とが露出することになる。
本実施形態に係る製造装置100に、図2、3に示す状態のサセプタ200を、原料ウェハ210のイオン注入面211が上側(第1加熱手段101が設置されていない側)になるように第1ウェハ設置部111に設置し、図4、5に示す状態のサセプタ300を、ダミーウェハ310の表面311が上側(第2加熱手段102が設置されている側)になるように第2ウェハ設置部112に設置する。これによって、図1に示す状態となる。尚、図1では、サセプタ200と原料ウェハ210については、図3に示す断面図を図示しており、サセプタ300とダミーウェハ310については、図5に示す断面図を図示している。
図1に示すように、加熱室110内にサセプタ200,300が設置された状態では、5つの原料ウェハ210のイオン注入面211と、5つのダミーウェハ310の裏面312とが、それぞれ対向する。尚、サセプタ200とサセプタ300とが互いに平行になるように、第1ウェハ設置部111、第2ウェハ設置部112の位置が調整されている。これによって、対向する原料ウェハ210のイオン注入面211と、ダミーウェハ310の裏面312も平行になる。5つの原料ウェハ210のイオン注入面211と、5つのダミーウェハ310の裏面312との距離は、いずれも等しい(図1のd2)。
第1加熱手段101は、下方からサセプタ200を加熱し、サセプタ200に設置された原料ウェハ210を加熱する。第2加熱手段102は、上方から、サセプタ300と、サセプタ300に設置されたダミーウェハ310とを加熱する。第1加熱手段101、第2加熱手段102としては、抵抗ヒータ、ランプ加熱器、誘導加熱器等を用いることができる。尚、誘導加熱器とは、電磁誘導によってサセプタから発熱させる加熱器であって、加熱器自体は発熱しないものである。
第1加熱手段101は、サセプタ200の面方向(図2に示す平面方向)に出力を変えるように構成されていてもよい。例えば、サセプタ200の中央部よりもサセプタ200の周縁部で出力を大きくすることによって、サセプタ200の面内温度分布をより均一化するように制御することも可能である。第2加熱手段102も、同様に、サセプタ300の面方向(図4に示す平面方向)に出力を変えることによって、サセプタ300の面内温度分布をより均一化するように制御することも可能である。
第1温度検出手段は、サセプタ200の代表温度として、その中央部分の温度を検出する。同様に、第2温度検出手段は、サセプタ300の代表温度として、その中央部分の温度を検出する。第1温度検出手段、第2温度検出手段としては、輻射センサ等を用いることができる。
制御装置は、第1温度検出手段の検出値に基づいて第1加熱手段101を制御し、原料ウェハ210の温度制御を行う。同様に、制御装置は、第2温度検出手段の検出値に基づいて第2加熱手段102を制御し、ダミーウェハ310の温度制御を行う。本実施形態では、原料ウェハ210を加熱するための第1加熱手段101と、ダミーウェハ310を加熱するための第2加熱手段102とが別々に設置されているため、原料ウェハ210の温度と、ダミーウェハ310の温度とを、それぞれの適切な温度に制御することができる。
尚、第1温度検出手段は、原料ウェハ210の面方向の温度分布を検知するように構成されていてもよい。そして、第1加熱手段101は、第1温度検出手段の検出値に基づいて、原料ウェハ210の面方向に出力を変え、原料ウェハ210の面内温度分布をより均一化するように構成されていてもよい。同様に、第2温度検出手段は、ダミーウェハ310の面方向の温度分布を検知するように構成されていてもよい。そして、第2加熱手段102は、第2温度検出手段の検出値に基づいて、ダミーウェハ310の面方向に出力を変え、ダミーウェハ310の面内温度分布をより均一化するように構成されていてもよい。
本実施形態では、アニール工程においては、原料ウェハ210の温度よりも、ダミーウェハ310の温度の方が高くなるように、第1加熱手段101、第2加熱手段102が制御されることが好ましい。ダミーウェハ310側が高温、原料ウェハ210側が低温となる温度勾配によって、Si原子を、ダミーウェハ310側から原料ウェハ210側へと移動させる推進力を得ることができる。原料ウェハ210には、ダミーウェハ310からSi原子が供給される状態となるため、原料ウェハ210からSi原子が離脱することを防ぐことができる。
上記のように、温度勾配によってSi原子の移動の推進力を制御すれば、原料ウェハからのSi原子の離脱を防止することができる。このため、特許文献1のように、原料ウェハのイオン注入面とダミーウェハの面とを接触もしくは密接させることや、密閉容器内にウェハを密閉することが不要となる。特許文献1のように、原料ウェハのイオン注入面とダミーウェハの面とを密接させると、原料ウェハは、ダミーウェハからのパーティクル汚染やスリ傷を受ける場合があるが、本実施形態に係る製造方法によれば、原料ウェハのパーティクル汚染やスリ傷の発生を防止することができる。
アニール工程において、原料ウェハ210の温度よりも、ダミーウェハ310の温度の方が高くなるように、第1加熱手段101、第2加熱手段102が制御される場合には、原料ウェハ210の温度が、1600〜2100℃、好ましくは、1700〜1900℃となるように、第1加熱手段101が制御される。1600℃以上の高温でアニール工程の熱処理を行うと、原料ウェハ210が反る現象が発生する。アニール工程において、原料ウェハに反りが発生すると、原料ウェハ全体を均一に加熱できなくなる。例えば、図8に示すように、サセプタ400のウェハポケット部401の底面403が平面形状で、原料ウェハ410の裏面全体がウェハポケット部401の底面403に接触した状態でアニール工程を開始すると、原料ウェハ410に反りが発生した場合には、図9に示すように原料ウェハ410が変形し、原料ウェハ410の周縁部がウェハポケット部401の底面403と離間した状態となる。この場合、原料ウェハ410の周縁部は、原料ウェハ410の中央部と比較して低温となってしまう。すなわち、設定されたアニール温度(例えば1600℃)に対して、原料ウェハ410の周縁部では、アニール温度より低い温度でアニール工程が実施される。このように、原料ウェハ全体を均一に加熱できない状態で原料ウェハのアニール工程を行うと、原料ウェハから製造される各半導体装置の特性がばらつく要因となる。
これに対して、図10に示すように、サセプタ600のウェハポケット部601の底面603をR形状とし、原料ウェハ410の反りが発生したときにサセプタ600と原料ウェハ410の裏面の全面とが接触するようにできれば、アニール温度において、原料ウェハ410の面内温度分布を小さくすることができる。しかしながら、イオン注入の条件によって、原料ウェハ410の反り量が変化する。また、イオン注入条件が同一であっても、原料ウェハ410の反り量は、ウェハごとに異なる場合がある。このため、原料ウェハ410の反り発生時に、サセプタが原料ウェハ410の裏面の全面と接触する状態(図10に示す状態)となるように、ウェハポケット部の底面形状を設計することは、非常に困難である。
本実施形態に係るサセプタ200では、図3に示す距離d1は、原料ウェハ210の反りが発生しても、ウェハポケット部201の底面203と、原料ウェハ210の裏面212が接触しない距離に設計されている。このため、サセプタ200では、アニール工程を通して、ウェハポケット部201の底面203と、原料ウェハ210の裏面212が離間された状態が維持され、原料ウェハ210の反りによって、アニール工程における原料ウェハ210の面内温度分布が影響を受けにくい。その結果、アニール工程後の原料ウェハ210の状態がばらつくことを抑制することができる。
なお、1600℃以上の高温では、輻射による熱伝播が支配的になるため、原料ウェハ210の裏面212と、ウェハポケット部201の底面203との距離d1を調整することによって、原料ウェハ210の面内温度分布がばらつかないようにすることもできる。輻射熱量は、物体間の距離の二乗に反比例するため、原料ウェハ210の裏面212と、ウェハポケット部201の底面203との距離が小さいほど、輻射熱量は大きくなる。
また、原料ウェハ210の裏面212と、ウェハポケット部201の底面203との距離を、原料ウェハ210の面方向(図2に示す平面方向)に変化させることもできる。例えば、図7に示すように、原料ウェハ210の中央部とウェハポケット部201の底面203の中央部との距離d4を大きく、原料ウェハ210の周縁部とウェハポケット部201の底面203の周縁部との距離d3を小さくすれば(d4>d3)、原料ウェハ210の面内温度分布をより均一化することが可能となる。尚、距離d4は、ウェハポケット201の底面203の中央部と、ウェハ支持部202のウェハ支持面との距離に等しく、距離d3は、ウェハポケット201の底面203の周縁部と、ウェハ支持部202のウェハ支持面との距離に等しい。
次に、上記で説明した、第1実施形態をより具体化した実施例1を挙げ、さらに詳細に説明する。実施例1では、上記に説明した第1実施形態に係る製造装置を用いて、原料ウェハのアニール工程を行う。図11は、この原料ウェハを用いて製造される半導体装置500の断面を模式的に示す図である。半導体装置500は、JBS(Junction Barrier Schottky:ジャンクションバリアショットキー)構造を有するダイオードである。N型の基板501の表面に、N型のエピタキシャル層502が積層され、その表面には、P層503が形成されている。P層503は、ストライプ構造であり、不純物濃度は1×1019cm−3、ピッチは5μm、幅は2μm、深さ1.5μmである。エピタキシャル層502およびP層503の表面には、ショットキー電極層(Mo(モリブデン)電極層)504、アルミニウム電極層505が積層されている。基板層501の裏面には、オーミック電極層(Ni/Ti/Au電極層)506が形成されている。
(原料ウェハの準備)
直径φ=100mm、厚さ:350μmの4H−SiCのN型のウェハの表面に、N型のエピタキシャル成長層(不純物濃度:5×1015cm−3、層厚さ:10μm)を成膜した。さらに、その表面(エピタキシャル成長層側)に、Alイオン注入を行い、P型のJBS構造(ストライプ構造、不純物濃度:1×1019cm−3、ピッチ:5μm、幅:2μm、深さ:1.5μm)を形成した(図11参照)。
上記の方法によって、ウェハ上に、チップサイズが6mm×6mmで、アクティブサイズが5.5mm×5.5mmのJBS構造のダイオードを複数個作製した。この状態のウェハを原料ウェハ710として用いた。
(ウェハ設置)
原料ウェハ710を、図12にその断面図を示す、サセプタ700に5枚設置した。サセプタ700は、図7に示すサセプタ200の変形例と同様に、ウェハポケット部701の底面703が、その中央部ほど低くなっている。この点において、サセプタ700は、図1〜3に示すサセプタ200と異なっており、その他の構成については、図1〜3に示すサセプタ200と同様である。図12に示すように、サセプタ700においては、原料ウェハ710の裏面中央部とウェハポケット部701の底面703の中央部との距離が80μmであり、ウェハ支持部702近傍の原料ウェハ710の裏面とウェハポケット部701の底面703との距離が50μmである。すなわち、ウェハ支持部702の高さは、底面703の周縁部に対して50μmとなっている。
ダミーウェハ310として、直径φ=100mm、厚さ:400μmの単結晶SiCウェハを、図5、6に示すサセプタ300に5枚設置した。尚、本実施例においては、2つのサセプタ700、300の直径は同一であり、材質は、いずれもタンタルカーバイドであった。
サセプタ700、300を、第1実施形態に係る半導体装置の製造装置100に設置した。サセプタ700は、図1に示すサセプタ200に代えて、第1ウェハ設置部111に設置した。サセプタ300は、図1に示すように、第2ウェハ設置部112に設置した。第1実施形態において説明したとおり、5枚の原料ウェハ710のイオン注入面と、5枚のダミーウェハ310の裏面とが、それぞれ対向するように、2つのサセプタ700、300を製造装置100に設置した。
(アニール工程)
減圧装置131によって加熱室110を減圧後、ガス供給路130からArガスを供給することによって、加熱室110内をArガスで置換した。このArガス置換を10回行った後、加熱室110の圧力を1×10−6Torr以下に減圧した。次に、第1加熱手段101の設定温度を1700℃、第2加熱手段102の設定温度を1725℃に設定し、Ar雰囲気下、80Torrの状態で、10分間アニール処理を行った。尚、本実施例では、第1、第2加熱手段101、102としては、カーボン製の抵抗ヒータを用いた。
(原料ウェハの表面観察)
アニール工程後の原料ウェハのイオン注入面の状態を、原子間力顕微鏡(Atomic Force Microscope:AFM)によって観察した。この結果を図13に示す。観察面に垂直な方向の1軸は0〜10nmを示しており、水平方向の2軸は0〜10μmを示している。AFM観察の結果、原料ウェハの自乗平均面粗さ(RMS)は、0.2nmであった。また、ステップバンチングなどの表面荒れも観察されなかった。また、2次イオン質量分析法(Secondary Ion Mass Spectrometry:SIMS)を用いてN型領域表層の純度分析を行ったが、窒素以外の不純物は観察されなかった。
(ダイオード作成)
真空蒸着法により、原料ウェハの表面側(イオン注入面側)に、ショットキー電極層として、Mo電極層を200nmの厚さに形成した。次に、スパッタによって、Al電極層を3μmの厚さに形成した。原料ウェハの裏面側に、オーミック電極層として、Ni/Ti/Au層を形成した。さらに、ダイシング等を行って、チップサイズが6mm×6mmで、アクティブサイズが5.5mm×5.5mmのJBS構造のダイオードを製造した。このダイオードを用いて、電流−電圧特性を測定した結果、後述する比較例によって製造したダイオードに比べて、リーク電流が2〜3桁小さくなっていた。また、順方向電圧は、比較例で製造したダイオードよりも、0.2V低くなっていた。
<比較例>
比較例では、実施例1で説明した「原料ウェハの準備」と同様の手順で準備した原料ウェハ710を用いた。
(ウェハ設置)
比較例では、図14に示すように、イオン注入面711が下向きの原料ウェハ710aと、イオン注入面711が上向きの原料ウェハ710bが互いに向き合うようにした原料ウェハの組合せ71を作成し、その組合せ71を3組(6枚)重ねて、その上下を多結晶SiC製の治具912によって挟み込んだ。この状態で、密閉容器911に収納し、アニール工程を行うための装置900の加熱室910内に設置した。
(アニール工程)
実施例1と同様に、製造装置900の減圧装置931によって加熱室910を減圧後、ガス供給路930からArガスを供給することによって、Arガス置換を10回行い、ウェハ設置部の圧力を1×10−6Torr以下に減圧した。次に、加熱室910内に設置された、カーボン製の抵抗ヒータ901を用いて、密閉容器911を周囲から加熱し、1700℃(加熱室910内の温度であって、密閉容器911の外部の温度)、Ar雰囲気下、80Torrの状態で、10分間アニール処理を行った。
(原料ウェハの表面観察)
アニール工程後の原料ウェハのイオン注入面の状態を、AFMによって観察した。この結果を図15に示す。図13と同様に、観察面に垂直な方向の1軸は0〜10nmを示しており、水平方向の2軸は0〜10μmを示している。AFM観察の結果、原料ウェハの自乗平均面粗さ(RMS)は、0.2〜1.6nmであり、ステップバンチングなどの表面荒れが観察された。また、SIMS分析法を用いてN型領域表層の純度分析を行った結果、不純物(Al)が検出されていなかった比較例の原料ウェハは、Alによって汚染されていた。
(ダイオード作成)
実施例1と同様の方法を用いて、各電極を形成し、チップサイズが6mm×6mmで、アクティブサイズが5.5mm×5.5mmのJBS構造のダイオードを製造した。このダイオードを用いて、電流−電圧特性を測定した結果、既に説明したとおり、実施例1によって製造したダイオードと比較して、半導体特性が劣化していた。
上記のとおり、実施例1では、比較例と比べて、原料ウェハをより均一に加熱することができ、原料ウェハの汚染や表面の組成比異常を防ぐことができる。その結果、図13、15から明らかなように、実施例1では、比較例と比べて、原料ウェハの表面荒れを抑制でき、優れた表面平坦性を備えた原料ウェハを作成することができる。実施例1によって製造したダイオードは、比較例によって製造したダイオードよりも、リーク電流が小さく、順方向電圧が低くなっていた。比較例のダイオードで順方向電圧が高かった理由は、SIMS分析法によって検出された、原料ウェハのAlの汚染によるものと推察される。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
100 製造装置
101 第1加熱手段
102 第2加熱手段
110 加熱室
111 第1ウェハ設置部
112 第2ウェハ設置部
130 ガス供給路
131 減圧装置
200、300、700 サセプタ
201、301,701 ウェハポケット部
202、302,702 ウェハ支持部
203、703 ウェハポケット部の底面
210、710 原料ウェハ
211、711 原料ウェハのイオン注入面
212 原料ウェハの裏面
310 ダミーウェハ
311 ダミーウェハの表面
312 ダミーウェハの裏面
500 半導体装置
501 基板層
502 エピタキシャル層
503 P
504 ショットキー電極層
505 アルミニウム電極層
506 オーミック電極層

Claims (8)

  1. 第1加熱手段と、第1ウェハ設置部と、第2ウェハ設置部と、第2加熱手段とが、この順序で配置されており、
    第1ウェハ設置部には、表面にイオン注入された単結晶炭化ケイ素の原料ウェハが、そのイオン注入面が第2ウェハ設置部側となるように設置され、
    第2ウェハ設置部には、炭化ケイ素のダミーウェハが、その一方の面が第1ウェハ設置部に設置される原料ウェハのイオン注入面に対向すると共に離間するように設置され、
    第1加熱手段は、第1ウェハ設置部に設置される原料ウェハを加熱し、
    第2加熱手段は、第2ウェハ設置部に設置されるダミーウェハを加熱することを特徴とする半導体装置を製造する装置。
  2. ダミーウェハの温度が原料ウェハの温度よりも高くなるように、第1加熱手段による加熱量と第2加熱手段による加熱量とが設定されていることを特徴とする請求項1に記載の半導体装置を製造する装置。
  3. 第1ウェハ設置部は、原料ウェハが設置されるサセプタを有しており、
    そのサセプタは、その表面に形成された凹形状のウェハポケット部を備えており、
    前記ウェハポケット部の底面の一部には、ウェハポケット部の他の底面よりも高い位置でウェハと接するウェハ支持部が設けられており、
    ウェハの裏面とウェハポケット部の底面とが、前記ウェハ支持部によって離間されることを特徴とする請求項1または2に記載の半導体装置を製造する装置。
  4. 前記ウェハポケット部の底面から前記ウェハ支持部のウェハ支持面までの距離は、周縁部よりも中央部の方が大きくなっていることを特徴とする請求項3に記載の半導体装置を製造する装置。
  5. ダミーウェハが単結晶の炭化ケイ素であることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置を製造する装置。
  6. 単結晶炭化ケイ素の原料ウェハから半導体装置を製造する方法であって、
    原料ウェハの表面にイオン注入するイオン注入工程と、
    イオン注入された原料ウェハを加熱するアニール工程と、を有しており、
    アニール工程では、
    原料ウェハのイオン注入面と、炭化ケイ素を材料とするダミーウェハの一方の面とを、対向させると共に離間して設置し、
    ダミーウェハの温度と原料ウェハの温度とを個別に制御しながら、ダミーウェハと原料ウェハを加熱することを特徴とする半導体装置の製造方法。
  7. アニール工程では、原料ウェハのイオンが注入されていない面側に設置された第1加熱手段によって原料ウェハを加熱し、ダミーウェハの原料ウェハと対向しない面側に設置された第2加熱手段によってダミーウェハを加熱することを特徴とする請求項6に記載の半導体装置の製造方法。
  8. アニール工程では、ダミーウェハの温度が原料ウェハの温度よりも高くなることを特徴とする請求項6又は7に記載の半導体装置の製造方法。
JP2009166649A 2009-07-15 2009-07-15 炭化ケイ素半導体装置の製造装置、製造方法 Expired - Fee Related JP5417069B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009166649A JP5417069B2 (ja) 2009-07-15 2009-07-15 炭化ケイ素半導体装置の製造装置、製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009166649A JP5417069B2 (ja) 2009-07-15 2009-07-15 炭化ケイ素半導体装置の製造装置、製造方法

Publications (2)

Publication Number Publication Date
JP2011023508A true JP2011023508A (ja) 2011-02-03
JP5417069B2 JP5417069B2 (ja) 2014-02-12

Family

ID=43633328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009166649A Expired - Fee Related JP5417069B2 (ja) 2009-07-15 2009-07-15 炭化ケイ素半導体装置の製造装置、製造方法

Country Status (1)

Country Link
JP (1) JP5417069B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183677A1 (ja) * 2012-06-06 2013-12-12 ローム株式会社 半導体装置およびその製造方法
JP2014110305A (ja) * 2012-11-30 2014-06-12 Toyota Motor Corp 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339396A (ja) * 2005-06-02 2006-12-14 Kwansei Gakuin イオン注入アニール方法、半導体素子の製造方法、及び半導体素子
JP2008034464A (ja) * 2006-07-26 2008-02-14 New Japan Radio Co Ltd 半導体装置の製造方法
JP2009272328A (ja) * 2008-04-30 2009-11-19 Toshiba Corp 炭化珪素半導体素子の製造方法および製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339396A (ja) * 2005-06-02 2006-12-14 Kwansei Gakuin イオン注入アニール方法、半導体素子の製造方法、及び半導体素子
JP2008034464A (ja) * 2006-07-26 2008-02-14 New Japan Radio Co Ltd 半導体装置の製造方法
JP2009272328A (ja) * 2008-04-30 2009-11-19 Toshiba Corp 炭化珪素半導体素子の製造方法および製造装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183677A1 (ja) * 2012-06-06 2013-12-12 ローム株式会社 半導体装置およびその製造方法
JPWO2013183677A1 (ja) * 2012-06-06 2016-02-01 ローム株式会社 半導体装置およびその製造方法
US9799733B2 (en) 2012-06-06 2017-10-24 Rohm Co., Ltd. Semiconductor device having a junction portion contacting a schottky metal
US10170562B2 (en) 2012-06-06 2019-01-01 Rohm Co., Ltd. Semiconductor device having a junction portion contacting a Schottky metal
US10600873B2 (en) 2012-06-06 2020-03-24 Rohm Co., Ltd. Semiconductor device having a junction portion contacting a Schottky metal
US11004939B2 (en) 2012-06-06 2021-05-11 Rohm Co., Ltd. Semiconductor device having a junction portion contacting a Schottky metal
US11610970B2 (en) 2012-06-06 2023-03-21 Rohm Co., Ltd. Semiconductor device having a junction portion contacting a Schottky metal
JP2014110305A (ja) * 2012-11-30 2014-06-12 Toyota Motor Corp 半導体装置の製造方法
US9142411B2 (en) 2012-11-30 2015-09-22 Toyota Jidosha Kabushiki Kaisha Method for producing semiconductor device

Also Published As

Publication number Publication date
JP5417069B2 (ja) 2014-02-12

Similar Documents

Publication Publication Date Title
US10934634B2 (en) Polycrystalline SiC substrate and method for manufacturing same
JP6197461B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
TW201305373A (zh) 用於沉積製程的方法和裝置
US20090218579A1 (en) Substrate heating apparatus, semiconductor device manufacturing method, and semiconductor device
EP2551891B1 (en) Semiconductor device and method for producing same
JP6136731B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
WO2015151412A1 (ja) SiC種結晶の加工変質層の除去方法、SiC種結晶及びSiC基板の製造方法
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
US9941116B2 (en) Method for manufacturing silicon-carbide semiconductor element
US8032015B2 (en) Heating apparatus, heating method, and semiconductor device manufacturing method
TWI706048B (zh) 用於寬能帶隙結晶之種晶昇華的加熱爐
JP6136732B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
EP2400528B1 (en) Method for manufacturing silicon carbide semiconductor device
JP5417069B2 (ja) 炭化ケイ素半導体装置の製造装置、製造方法
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
US20120003812A1 (en) Method of manufacturing semiconductor substrate
KR20230169109A (ko) 고품질 단결정 탄화규소를 성장시키는 방법
WO2017138499A1 (ja) 半導体素子の製造方法及び半導体基板
KR20110087440A (ko) 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치
JP2017197413A (ja) 化合物半導体基板およびその製造方法
JP2017220653A (ja) 炭化珪素半導体装置の製造方法
JP6878212B2 (ja) サセプタ、cvd装置及びエピタキシャルウェハの製造方法
JP4418879B2 (ja) 熱処理装置及び熱処理方法
JP4100669B2 (ja) 炭化珪素薄膜の形成方法
JP2018206925A (ja) アニール装置及び半導体ウェハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

LAPS Cancellation because of no payment of annual fees