CN116564802A - 一种异质结构及其制备方法 - Google Patents

一种异质结构及其制备方法 Download PDF

Info

Publication number
CN116564802A
CN116564802A CN202310639707.6A CN202310639707A CN116564802A CN 116564802 A CN116564802 A CN 116564802A CN 202310639707 A CN202310639707 A CN 202310639707A CN 116564802 A CN116564802 A CN 116564802A
Authority
CN
China
Prior art keywords
substrate
layer
functional material
heterostructure
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310639707.6A
Other languages
English (en)
Inventor
欧欣
徐文慧
伊艾伦
游天桂
瞿振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202310639707.6A priority Critical patent/CN116564802A/zh
Publication of CN116564802A publication Critical patent/CN116564802A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本申请公开了一种异质结构制备方法,包括提供单晶功能材料基板和异质衬底基板;对单晶功能材料基板进行第一离子注入,以形成第一缺陷层,形成第一缺陷层的单晶功能材料基板呈现翘曲状态;对异质衬底基板进行翘曲调控处理,以形成翘曲调控层,形成翘曲调控层的异质衬底基板呈现翘曲状态;键合形成第一缺陷层的单晶功能材料基板和形成翘曲调控层的异质衬底基板,得到异质键合体;对异质键合体进行剥离,得到目标异质结构。本申请的异质结构制备方法通过使异质衬底基板与单晶功能材料基板均形成翘曲,以减小异质衬底基板与单晶功能材料基板间的键合间隙,进而增强键合波的扩散能力,进而增强键合强度。

Description

一种异质结构及其制备方法
技术领域
本发明涉及异质集成技术领域,特别涉及一种异质结构及其制备方法。
背景技术
在异质集成领域中,通过对具有单一功能的半导体材料进行多材料异质集成,形成具有多功能的异质界面或异质结,得到更高功率、更高频率或更高速率的高性能器件,是现阶段异质集成技术的重要发展方向,将为未来微电子技术的发展开辟一条全新的道路。
基于离子注入的智能剥离(Ion-cutting)异质集成技术可以通过离子注入从任意单晶晶圆上剥离高质量的单晶薄膜,并通过键合的方法将其与异质衬底晶圆进行组合,但是,由于离子注入会导致晶圆翘曲,使得在键合过程中,离子注入晶圆与衬底晶圆之间会存在较大的空隙,导致键合波难以扩散,键合强度低。
发明内容
本申请提供了一种异质结构制备方法,通过使异质衬底基板与单晶功能材料基板均形成翘曲,以减小异质衬底基板与单晶功能材料基板间的键合间隙,进而增强键合波的扩散能力,进而增强键合强度。
一方面,本申请提供一种异质结构制备方法,包括:
提供单晶功能材料基板和异质衬底基板;
对所述单晶功能材料基板进行第一离子注入,以形成第一缺陷层,形成所述第一缺陷层的单晶功能材料基板呈现翘曲状态;
对所述异质衬底基板进行翘曲调控处理,以形成翘曲调控层,形成所述翘曲调控层的异质衬底基板呈现翘曲状态;
键合形成所述第一缺陷层的单晶功能材料基板和形成所述翘曲调控层的异质衬底基板,得到异质键合体;
对所述异质键合体进行剥离,得到目标异质结构。
进一步的,形成所述翘曲调控层的异质衬底基板与形成所述第一缺陷层的单晶功能材料基板间的翘曲状态差异满足预设差异条件
进一步的,所述对所述异质衬底基板进行翘曲调控处理,以形成翘曲调控层,包括:
获取形成所述第一缺陷层的单晶功能材料基板的翘曲状态数据;
对所述异质衬底基板进行翘曲调控处理,并在所述翘曲调控处理过程中,监测所述异质衬底基板的翘曲状态数据;
以形成所述第一缺陷层的单晶功能材料基板的翘曲状态数据为翘曲状态目标,调整所述异质衬底基板的翘曲处理条件参数,至所述异质衬底基板与形成所述第一缺陷层的单晶功能材料基板间的翘曲状态差异满足预设差异条件,形成所述翘曲调控层。
进一步的,所述异质衬底基板包括相对设置的第一面和第二面,所述第一面用于与形成所述第一缺陷层的单晶功能材料基板键合;所述翘曲调控层包括采用下述方式制备:
对所述异质衬底基板的所述第二面进行第二离子注入,以形成作为所述翘曲调控层的第二缺陷层。
进一步的,所述异质衬底基板包括相对设置的第一面和第二面,所述第一面用于与形成所述第一缺陷层的单晶功能材料基板键合;所述翘曲调控层包括采用下述方式制备:
对所述异质衬底基板的所述第一面进行介质沉积处理,以形成作为所述翘曲调控层的应力调控介质层;
其中,所述介质沉积处理所沉积的介质与所述异质衬底基板能够产生热失配。
进一步的,所述介质沉积处理所沉积的介质的热膨胀系数与所述异质衬底基板的热膨胀系数不同。
进一步的,所述第一离子注入的注入离子包括氢离子和稀有气体离子中的至少一种。
进一步的,所述第二离子注入的注入离子包括氢离子、稀有气体离子、氮离子、磷离子、氧离子和硼离子中的一种或几种。
进一步的,所述单晶功能材料基板为硅基板、磷化铟基板、砷化镓基板、氮化镓基板、碳化硅基板、氧化镓基板或金刚石基板。
进一步的,所述异质衬底基板为碳化硅基板、金刚石基板、硫化钡基板或硅基板。
进一步的,在所述第一离子注入过程中,所述制备方法满足下述特征中的至少其一:
注入第一离子的能量范围为50kev-10mev;
注入第一离子的剂量为1×1016/cm2-1×1018/cm2
注入第一离子的温度为-20℃-200℃。
进一步的,在所述第二离子注入过程中,所述制备方法满足下述特征中的至少其一:
注入第二离子的能量范围为50kev-10mev;
注入第二离子的剂量为1×1013/cm2-1×1018/cm2
注入第二离子的温度为-20℃-200℃。
进一步的,所述介质沉积处理所沉积的介质为氧化铝介质、二氧化硅介质、氮化铝介质、氮化硅介质或二氧化铪介质中的一种或几种。
进一步的,在所述介质沉积处理过程中,所述制备方法满足下述特征中的至少其一:
介质沉积温度为200℃-500℃;
介质沉积厚度为2nm-500nm。
进一步的,所述目标异质结构具有功能材料薄膜层,所述功能材料薄膜层的厚度为30nm-20000nm。
进一步的,所述翘曲状态差异是指形成所述翘曲调控层的异质衬底基板与形成所述第一缺陷层的单晶功能材料基板间的翘曲度差;
所述满足预设差异条件为所述翘曲度差小于等于预设值,所述预设值为45μm-50μm。
另一方面,本申请提供一种异质结构,采用如上所述的异质结构制备方法制得。
本申请提供的一种异质结构制备方法,具有如下有益效果:
本申请的异质结构制备方法包括提供单晶功能材料基板和异质衬底基板;对单晶功能材料基板进行第一离子注入,以形成第一缺陷层,形成第一缺陷层的单晶功能材料基板呈现翘曲状态;对异质衬底基板进行翘曲调控处理,以形成翘曲调控层,形成翘曲调控层的异质衬底基板呈现翘曲状态;键合形成第一缺陷层的单晶功能材料基板和形成翘曲调控层的异质衬底基板,得到异质键合体;对异质键合体进行剥离,得到目标异质结构。本申请的异质结构制备方法通过在单晶功能材料基板中形成第一缺陷层,以及在异质衬底基板中形成翘曲调控层,使异质衬底基板与单晶功能材料基板均形成翘曲,如此,能够减小异质衬底基板与单晶功能材料基板间的键合间隙,进而增强键合波的扩散能力,进而增强键合强度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案和优点,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它附图。
图1为本申请实施例提供的一种异质结构制备方法的流程示意图;
图2为本申请实施例提供的一种形成翘曲调控层的流程示意图;
图3为本申请实施例提供的一种异质结构制备方法的具体流程示意图;
图4为本申请实施例提供的另一种异质结构制备方法的具体流程示意图;
图5为本申请实施例提供的一种单晶功能材料基板的结构示意图;
图6为本申请实施例提供的一种异质衬底基板的结构示意图;
图7为本申请实施例提供的一种形成第一缺陷层的单晶功能材料基板的结构示意图;
图8为本申请实施例提供的一种形成第二缺陷层的异质衬底基板的结构示意图;
图9为本申请实施例提供的一种异质键合体的结构示意图;
图10为本申请实施例提供的一种目标异质结构的结构示意图;
图11为本申请实施例提供的一种形成应力调控介质层的异质衬底基板的结构示意图;
图12为本申请实施例提供的另一种异质键合体的结构示意图;
图13为本申请实施例提供的另一种目标异质结构的结构示意图。
以下对附图作补充说明:
1-单晶功能材料基板;2-异质衬底基板;21-第一面;22-第二面;10-单晶功能材料基板层;101-功能材料薄膜层;20-异质衬底基板层;201-异质衬底层;30-第一缺陷层;40-第二缺陷层;50-应力调控介质层。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
对于以下定义的术语,除非在权利要求书或本说明书中的其他地方给出一个不同的定义,否则应当应用这些定义。所有数值无论是否被明确指示,在此均被定义为由术语“约”修饰。术语“约”大体上是指一个数值范围,本领域的普通技术人员将该数值范围视为等同于所陈述的值以产生实质上相同的性质、功能、结果等。由一个低值和一个高值指示的一个数值范围被定义为包括该数值范围内包括的所有数值以及该数值范围内包括的所有子范围。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。
以下介绍本申请实施例提供的异质结构制备方法,请参见图1-4,图1-4是异质结构制备方法的流程示意图。本说明书提供了如实施例或流程图所述的方法操作步骤,但基于常规或者无创造性的劳动可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多步骤执行顺序中的一种方式,不代表唯一的执行顺序。在实际中的制备方法执行时,可以按照实施例或者附图所示的方法顺序执行或者并行执行。本申请实施例提供的异质结构制备方法包括:
S101.提供单晶功能材料基板1和异质衬底基板2。
一些实施例中,请参见图5,单晶功能材料基板1可以为硅基板、磷化铟基板、砷化镓基板、氮化镓基板、碳化硅基板、氧化镓基板或金刚石基板;示例性的,单晶功能材料基板1可以为2-12寸的晶圆。
一些实施例中,请参见图6,异质衬底基板2可以为碳化硅基板、金刚石基板、硫化钡基板或硅基板;示例性的,异质衬底基板2可以为2-12寸的晶圆。
需要说明的是,单晶功能材料基板1与异质衬底基板2的材质不同。
S102.请参见图7,对单晶功能材料基板1进行第一离子注入,以形成第一缺陷层30,形成第一缺陷层30的单晶功能材料基板1呈现翘曲状态。
一些实施例中,单晶功能材料基板1具有用于与异质衬底基板2键合的键合面;向单晶功能材料基板1的键合面注入第一离子,以形成第一缺陷层30,请参见图7,图7中的箭头方向为第一离子注入的方向。
具体的,由于第一离子的注入,单晶功能材料基板1能够产生翘曲,形成第一缺陷层30的单晶功能材料基板1呈现翘曲状态。
一些实施例中,第一离子注入的注入离子包括氢离子和稀有气体离子中的至少一种;如此,能够保证第一离子注入的效果和第一缺陷层30在退火过程中的剥离效果。
一些实施例中,第一离子注入的条件参数包括:形成第一缺陷层30的第一离子束能量可以为50kev-10000kev,注入第一离子的剂量可以为1×1016/cm2-1×1018/cm2,注入第一离子的温度为-20℃-200℃;如此,能够保证第一离子注入的效果和第一缺陷层30在退火过程中的剥离效果。
其中,第一离子束能量的上限能量可以为10000kev,9800kev,9700kev等,第一离子束能量的下限能量可以为50kev,60kev,70kev等。可以理解的是,第一离子束能量可以为上述范围内的任意点值,在此不做枚举。
其中,注入第一离子的温度的上限温度可以为200℃,190℃,180℃等,注入第一离子的温度的下限温度可以为-20℃,-15℃,-10℃等。可以理解的是,注入第一离子的温度可以为上述范围内的任意点值,在此不做枚举。
其中,注入的第一离子的相对原子质量越大,注入所需的离子束能量越大。
具体的,通过控制第一离子注入过程中的第一离子束的能量和剂量,使得第一缺陷层30在退火过程中能够实现剥离。
S103.请参见图8和图11,对异质衬底基板2进行翘曲调控处理,以形成翘曲调控层,形成翘曲调控层的异质衬底基板2呈现翘曲状态。
本申请实施例中,S103包括:
S201.获取形成第一缺陷层30的单晶功能材料基板1的翘曲状态数据。
一些实施例中,基于翘曲检测设备,检测形成第一缺陷层30的单晶功能材料基板1的翘曲状态数据;其中,翘曲状态数据包括翘曲度。
S202.对异质衬底基板2进行翘曲调控处理,并在翘曲调控处理过程中,监测异质衬底基板2的翘曲状态数据。
一些实施例中,在对异质衬底基板2进行翘曲调控处理的过程中,可以基于预设时间间隔持续获取异质衬底基板2的翘曲状态数据。
其中,异质衬底基板2的翘曲状态数据的获取方式可以同形成第一缺陷层30的单晶功能材料基板1的翘曲状态数据获取方式,即,基于翘曲检测设备,检测异质衬底基板2的当前翘曲状态数据。
其中,当前翘曲状态数据包括当前翘曲度。
S203.以形成第一缺陷层30的单晶功能材料基板1的翘曲状态数据为翘曲状态目标,调整异质衬底基板2的翘曲处理条件参数,至异质衬底基板2与形成第一缺陷层30的单晶功能材料基板1间的翘曲状态差异满足预设差异条件,形成翘曲调控层。
如此,以单晶功能材料基板1的翘曲状态数据为翘曲状态目标,监测并调控异质衬底基板2的翘曲状态,能够提高异质衬底基板2翘曲调控的效率,进而提高异质结构的制备效率。
一些实施例中,通过调整异质衬底基板2的翘曲处理条件参数,能够对异质衬底基板2进行翘曲调控,即能够改变异质衬底基板2的翘曲状态数据。
一些实施例中,翘曲状态差异是指形成翘曲调控层的异质衬底基板2与形成第一缺陷层30的单晶功能材料基板1间的翘曲度差;满足预设差异条件为翘曲度差小于或等于预设值。
其中,预设值可以为45μm-50μm。
在一些具体的实施例中,在对异质衬底基板2进行翘曲调控处理的过程中,以形成第一缺陷层30的单晶功能材料基板1的翘曲度为翘曲状态目标,通过调整异质衬底基板2的翘曲处理条件参数,以改变异质衬底基板2的翘曲度,以使异质衬底基板2的翘曲度与形成第一缺陷层30的单晶功能材料基板1的翘曲度的差值小于或等于预设值;如此,不仅能够增大键合区域面积,增强键合波的扩散能力,增加键合强度,而且也能够在一定程度上降低键合难度和成本。
一些实施例中,翘曲度差可以指示形成翘曲调控层的异质衬底基板2与形成第一缺陷层30的单晶功能材料基板1间的贴合间隙的情况;具体的,翘曲度差的绝对值越大,说明形成翘曲调控层的异质衬底基板2与形成第一缺陷层30的单晶功能材料基板1间存在的贴合间隙越大,相应的,翘曲度差的绝对值越小,说明形成翘曲调控层的异质衬底基板2与形成第一缺陷层30的单晶功能材料基板1间存在的贴合间隙越小。
本申请实施例中,请参见图6和图8,异质衬底基板2包括相对设置的第一面21和第二面22,第一面21用于与形成第一缺陷层30的单晶功能材料基板1键合;翘曲调控层包括采用下述方式制备:对异质衬底基板2的第二面22进行第二离子注入,以形成作为翘曲调控层的第二缺陷层40。
一些实施例中,请参见图8,向异质衬底基板2的第二面22注入第二离子,以形成可以作为翘曲调控层的第二缺陷层40;请参见图8,图8中的箭头方向为第二离子注入的方向。
具体的,由于第二离子的注入,异质衬底基板2能够产生翘曲,形成第二缺陷层40的异质衬底基板2呈现翘曲状态。
一些实施例中,第二离子注入的注入离子包括氢离子、稀有气体离子、氮离子、磷离子、氧离子和硼离子中的一种或几种;如此,能够保证第一离子注入的效果和第一缺陷层30在退火过程中的剥离效果。
一些实施例中,第二离子注入的条件参数包括:形成第二缺陷层40的第二离子束能量可以为50kev-10000kev,注入第二离子的剂量可以为1×1013/cm2-1×1018/cm2,注入第二离子的温度为-20℃-200℃;如此,能够保证第一离子注入的效果和第一缺陷层30在退火过程中的剥离效果。
其中,第二离子束能量的上限能量可以为10000kev,9800kev,9700kev等,第二离子束能量的下限能量可以为50kev,60kev,70kev等。可以理解的是,第二离子束能量可以为上述范围内的任意点值,在此不做枚举。
其中,注入第二离子的温度的上限温度可以为200℃,190℃,180℃等,注入第二离子的温度的下限温度可以为-20℃,-15℃,-10℃等。可以理解的是,注入第二离子的温度可以为上述范围内的任意点值,在此不做枚举。
其中,注入的第二离子的相对原子质量越大,注入所需的离子束能量越大。
具体的,通过控制第二离子注入过程中的第二离子束的能量和剂量,使得第二缺陷层40在退火过程中能够实现剥离。
一些实施例中,在第二缺陷层40作为翘曲调控层的情况下,翘曲处理条件参数可以包括第二离子束能量、注入第二离子的剂量和注入第二离子的温度中的一种或几种;也就是说,在对异质衬底基板2进行翘曲调控处理的过程中,以形成第一缺陷层30的单晶功能材料基板1的翘曲度为翘曲状态目标,通过调整第二离子束能量、注入第二离子的剂量和注入第二离子的温度中的至少其一,以改变异质衬底基板2的翘曲度,以使异质衬底基板2的翘曲度与形成第一缺陷层30的单晶功能材料基板1的翘曲度的差值小于或等于预设值;如此,通过第二缺陷层40的翘曲调控,实现异质衬底基板2与单晶功能材料基板1的翘曲度的差值小于或等于预设值,能够减小异质衬底基板2与单晶功能材料基板1间的键合间隙,进而增强键合波的扩散能力,增加键合强度。
示例性的,与形成第一缺陷层30的单晶功能材料基板1的翘曲度相对,在异质衬底基板2的翘曲度较小且翘曲度差大于预设值的情况下,可以调整增大第二离子的注入剂量,以使异质衬底基板2的翘曲度变大,至翘曲度差小于或等于预设值。
另一些实施例中,请参见图11,翘曲调控层包括采用下述方式制备:对异质衬底基板2的第一面21进行介质沉积处理,以形成作为翘曲调控层的应力调控介质层50;其中,介质沉积处理所沉积的介质与异质衬底基板2能够产生热失配。
一些实施例中,请参见图11,向异质衬底基板2的第一面21沉积介质,以形成可以作为翘曲调控层的应力调控介质层50。
具体的,由于介质沉积,异质衬底基板2能够产生翘曲,形成应力调控介质层50的异质衬底基板2呈现翘曲状态。
一些实施例中,介质沉积处理所沉积的介质为氧化铝介质、二氧化硅介质、氮化铝介质、氮化硅介质或二氧化铪介质中的一种或几种;如此,能够保证对异质衬底基板2的翘曲调控效果。
一些实施例中,介质沉积处理的条件参数包括:介质沉积温度为200℃-500℃,介质沉积厚度为2nm-500nm;如此,能够保证对异质衬底基板2的翘曲调控效果。
其中,介质沉积温度的上限温度可以为500℃,480℃,460℃等,介质沉积温度的下限温度可以为200℃,230℃,260℃等。可以理解的是,介质沉积温度可以为上述范围内的任意点值,在此不做枚举。
其中,介质沉积厚度的上限厚度可以为500nm,480nm,460nm等,介质沉积厚度的下限厚度可以为2nm,5nm,8nm等。可以理解的是,介质沉积厚度可以为上述范围内的任意点值,在此不做枚举。
一些实施例中,在应力调控介质层50作为翘曲调控层的情况下,翘曲处理条件参数可以包括介质沉积温度和介质沉积厚度中的至少一种;也就是说,在对异质衬底基板2进行翘曲调控处理的过程中,以形成第一缺陷层30的单晶功能材料基板1的翘曲度为翘曲状态目标,通过调整介质沉积温度和介质沉积厚度中的至少其一,以改变异质衬底基板2的翘曲度,以使异质衬底基板2的翘曲度与形成第一缺陷层30的单晶功能材料基板1的翘曲度的差值小于或等于预设值;如此,通过应力调控介质层50的翘曲调控,实现异质衬底基板2与单晶功能材料基板1的翘曲度的差值小于或等于预设值,能够减小异质衬底基板2与单晶功能材料基板1间的键合间隙,进而增强键合波的扩散能力,增加键合强度。
示例性的,与形成第一缺陷层30的单晶功能材料基板1的翘曲度相对,在异质衬底基板2的翘曲度较小且翘曲度差大于预设值的情况下,可以调整增大介质沉积厚度,以使异质衬底基板2的翘曲度变大,至翘曲度差小于或等于预设值。
进一步的,介质沉积处理所沉积的介质的热膨胀系数与异质衬底基板2的热膨胀系数不同。
一些实施例中,由于介质沉积处理所沉积的介质的热膨胀系数与异质衬底基板2的热膨胀系数不同,在高温介质沉积过程中,介质沉积处理所沉积的介质与异质衬底基板2热失配,即,介质沉积处理所沉积的介质与异质衬底基板2产生不同程度的膨胀,如此,能够使异质衬底基板2产生翘曲,形成应力调控介质层50的异质衬底基板2呈现翘曲状态。
S104.请参见图9和图12,键合形成第一缺陷层30的单晶功能材料基板1和形成翘曲调控层的异质衬底基板2,得到异质键合体。
一些实施例中,形成翘曲调控层的异质衬底基板2与形成第一缺陷层30的单晶功能材料基板1间的翘曲状态差异满足预设差异条件的情况下,键合形成第一缺陷层30的单晶功能材料基板1和形成翘曲调控层的异质衬底基板2,以得到异质键合体。
一些实施例中,请参见图9,键合形成第一缺陷层30的单晶功能材料基板1和形成第二缺陷层40的异质衬底基板2,得到包括形成第一缺陷层30的单晶功能材料基板层10和形成第二缺陷层40的异质衬底基板层20的异质键合体。
另一些实施例中,请参见图12,键合形成第一缺陷层30的单晶功能材料基板1和形成应力调控介质层50的异质衬底基板2,得到包括形成第一缺陷层30的单晶功能材料基板层10和形成应力调控介质层50的异质衬底基板层20的异质键合体。
一些实施例中,形成第一缺陷层30的单晶功能材料基板1和形成翘曲调控层的异质衬底基板2的键合方式,包括但不限于亲水性键合、室温真空激活键合和阳极键合;其激活气体可以为氩气、氮气和氧气中的一种或几种,激活时间可以为10s-540s,激活功率可以为50W-1000W。
其中,激活时间的上限时间可以为540s,520s,480s等,激活时间的下限时间可以为10s,15s,20s等。可以理解的是,激活时间可以为上述范围内的任意点值,在此不做枚举。
其中,激活功率的上限功率可以为1000W,960W,920W等,激活功率的下限功率可以为50W,55W,60W等。可以理解的是,激活功率可以为上述范围内的任意点值,在此不做枚举。
S105.请参见图10和图13,对异质键合体进行剥离,得到目标异质结构。
一些实施例中,请参见图9,在第二缺陷层40作为翘曲调控层的情况下,对异质键合体进行退火剥离,以使单晶功能材料基板层10沿第一缺陷层30剥离,以形成具有第一预设厚度的功能材料薄膜层101,以及,以使异质衬底基板层20沿第二缺陷层40剥离,以形成具有第二预设厚度的异质衬底层201,得到包括功能材料薄膜层101和异质衬底层201的目标异质结构,请参见图10。
本申请实施例中,功能材料薄膜层101的第一预设厚度为
30nm-20000nm,如此,能够增大目标异质结构的适用范围,拓宽目标异质结构的使用场景。
其中,功能材料薄膜层101的第一预设厚度的上限厚度可以为20000nm,19500nm,19000nm等,功能材料薄膜层101的第一预设厚度的下限厚度可以为30nm,35nm,40nm等。可以理解的是,功能材料薄膜层101的第一预设厚度可以为上述范围内的任意点值,在此不做枚举。
其中,对异质键合体进行退火剥离的退火条件可以为氮气或氢气中的至少一种,退火温度可以为50℃-400℃。
其中,退火温度的上限温度可以为400℃,380℃,360℃等,退火温度的下限温度可以为50℃,70℃,90℃等。可以理解的是,退火温度可以为上述范围内的任意点值,在此不做枚举。
具体的,第一缺陷层30的深度直接影响功能材料薄膜层101的厚度,第一缺陷层30与单晶功能材料基板1的键合面的距离越小,制备的功能材料薄膜层101的厚度越小。
相应的,第二缺陷层40的深度直接影响异质衬底层201的厚度,第二缺陷层40与异质衬底基板2的第二面22的距离越小,制备的异质衬底层201的厚度越大。
具体的,在对图9中的异质键合体进行退火剥离的过程中,退火处理能够释放异质键合体的应力和翘曲,如此,能够得到平整的目标异质结构,请参见图10。
可以理解的是,在需要平整的目标异质结构的应用场景中,可以选用第二缺陷层40作为翘曲调控层。
另一些实施例中,请参见图12,在应力调控介质层50作为翘曲调控层的情况下,对异质键合体进行退火剥离,以使单晶功能材料基板层10沿第一缺陷层30剥离,以形成具有第一预设厚度的功能材料薄膜层101,得到包括功能材料薄膜层101、应力调控介质层50和异质衬底基板层20的目标异质结构,请参见图13。
其中,对异质键合体进行退火剥离的退火条件可以为氮气或氢气中的至少一种,退火温度可以为50℃-400℃。
其中,退火温度的上限温度可以为400℃,380℃,360℃等,退火温度的下限温度可以为50℃,70℃,90℃等。可以理解的是,退火温度可以为上述范围内的任意点值,在此不做枚举。
具体的,在对图12中的异质键合体进行退火剥离的过程中,由于应力调控介质层50的存在,退火处理无法释放异质键合体的应力和翘曲以使目标异质结构平整,如此,能够得到翘曲的目标异质结构,请参见图13。
可以理解的是,在需要翘曲的目标异质结构的应用场景中,可以选用应力调控介质层50作为翘曲调控层。
本申请实施例提供的异质结构制备方法具有如下有益效果:
1.通过在单晶功能材料基板中形成第一缺陷层,以及在异质衬底基板中形成第二缺陷层,形成第二缺陷层的异质衬底基板与形成第一缺陷层的单晶功能材料基板间的翘曲状态差异满足预设差异条件,如此,能够减小异质衬底基板与单晶功能材料基板间的键合间隙,进而增强键合波的扩散能力,增大键合区域面积,进而增强键合强度,得到平整的目标异质结构。
2.通过在单晶功能材料基板中形成第一缺陷层,以及在异质衬底基板中形成应力调控介质层,形成应力调控介质层的异质衬底基板与形成第一缺陷层的单晶功能材料基板间的翘曲状态差异满足预设差异条件,如此,能够减小异质衬底基板与单晶功能材料基板间的键合间隙,进而增强键合波的扩散能力,增大键合区域面积,进而增强键合强度,得到翘曲的目标异质结构。
请参见图3和图5-10,以下结合上述异质结构制备方法介绍本申请的具体实施例,实施例1-9采用如下方法制备目标异质结构:
S11.提供单晶功能材料基板1和异质衬底基板2。
S12.对单晶功能材料基板1进行第一离子注入,以形成第一缺陷层30,形成第一缺陷层30的单晶功能材料基板1呈现翘曲状态。
其中,第一离子注入的注入离子可以为氢离子,形成第一缺陷层30的第一离子束能量可以为E1,注入第一离子的剂量可以为A1,注入第一离子的温度为T1。
S13.获取形成第一缺陷层30的单晶功能材料基板1的翘曲状态数据。
其中,基于翘曲检测设备,检测形成第一缺陷层30的单晶功能材料基板1的翘曲状态数据;翘曲状态数据包括翘曲度。
S14.对异质衬底基板2进行第二离子注入,以对异质衬底基板2进行翘曲调控,并在翘曲调控处理过程中,监测异质衬底基板2的翘曲状态数据。
其中,向异质衬底基板2的第二面22注入第二离子;第二离子注入的注入离子可以为氮离子,形成第二缺陷层40的第二离子束能量可以为E2,注入第二离子的剂量可以为A2,注入第二离子的温度为T2。
其中,基于翘曲检测设备,检测异质衬底基板2的当前翘曲状态数据;翘曲状态数据包括翘曲度。
S15.以形成第一缺陷层30的单晶功能材料基板1的翘曲状态数据为翘曲状态目标,调整第二离子束能量、注入第二离子的剂量和注入第二离子的温度中的至少其一,至异质衬底基板2与形成第一缺陷层30的单晶功能材料基板1间的翘曲状态差异满足预设差异条件,形成第二缺陷层40。
其中,翘曲状态差异是指形成第二缺陷层40的异质衬底基板2与形成第一缺陷层30的单晶功能材料基板1间的翘曲度差;满足预设差异条件为翘曲度差小于或等于预设值。
其中,预设值可以为45μm-50μm。
S16.键合形成第一缺陷层30的单晶功能材料基板1和形成第二缺陷层40的异质衬底基板2,得到异质键合体。
其中,异质键合体包括形成第一缺陷层30的单晶功能材料基板层10和形成第二缺陷层40的异质衬底基板层20。
其中,键合方式可以为亲水性键合,激活时间可以为t,激活功率可以为P。
S17.对异质键合体进行剥离,得到目标异质结构。
在退火剥离的过程中,单晶功能材料基板层10沿第一缺陷层30剥离,形成具有第一预设厚度的功能材料薄膜层101,以及,异质衬底基板层20沿第二缺陷层40剥离,形成具有第二预设厚度的异质衬底层201,得到包括功能材料薄膜层101和异质衬底层201的平整的目标异质结构。
其中,功能材料薄膜层101的厚度为δ1。
其中,退火剥离的退火条件可以为氮气,退火温度可以为T3。
实施例1-9的相关参数详见表1。
表1
请参见图4-7和图11-13,以下结合上述异质结构制备方法介绍本申请的另一些具体实施例,实施例10-18采用如下方法制备目标异质结构:
S21.提供单晶功能材料基板1和异质衬底基板2。
S22.对单晶功能材料基板1进行第一离子注入,以形成第一缺陷层30,形成第一缺陷层30的单晶功能材料基板1呈现翘曲状态。
其中,第一离子注入的注入离子可以为氦离子,形成第一缺陷层30的第一离子束能量可以为E1,注入第一离子的剂量可以为A1,注入第一离子的温度为T1。
S23.获取形成第一缺陷层30的单晶功能材料基板1的翘曲状态数据。
其中,基于翘曲检测设备,检测形成第一缺陷层30的单晶功能材料基板1的翘曲状态数据;翘曲状态数据包括翘曲度。
S24.对异质衬底基板2进行介质沉积处理,以对异质衬底基板2进行翘曲调控,并在翘曲调控处理过程中,监测异质衬底基板2的翘曲状态数据。
其中,向异质衬底基板2的第一面21沉积介质;介质沉积温度为T4,介质沉积厚度为δ2。
其中,基于翘曲检测设备,检测异质衬底基板2的当前翘曲状态数据;翘曲状态数据包括翘曲度。
S25.以形成第一缺陷层30的单晶功能材料基板1的翘曲状态数据为翘曲状态目标,调整介质沉积温度和介质沉积厚度中的至少其一,至异质衬底基板2与形成第一缺陷层30的单晶功能材料基板1间的翘曲状态差异满足预设差异条件,形成应力调控介质层50。
其中,翘曲状态差异是指形成应力调控介质层50的异质衬底基板2与形成第一缺陷层30的单晶功能材料基板1间的翘曲度差;满足预设差异条件为翘曲度差小于或等于预设值。
其中,预设值可以为45μm-50μm。
S26.键合形成第一缺陷层30的单晶功能材料基板1和形成应力调控介质层50的异质衬底基板2,得到异质键合体。
其中,异质键合体包括形成第一缺陷层30的单晶功能材料基板层10和形成应力调控介质层50的异质衬底基板层20。
其中,键合方式可以为阳极键合,激活时间可以为t,激活功率可以为P。
S27.对异质键合体进行剥离,得到目标异质结构。
在退火剥离的过程中,单晶功能材料基板层10沿第一缺陷层30剥离,形成具有第一预设厚度的功能材料薄膜层101,得到包括功能材料薄膜层101、应力调控介质层50和异质衬底基板层20的翘曲的目标异质结构。
其中,功能材料薄膜层101的厚度为δ1。
其中,退火剥离的退火条件可以为氮气和氢气的混合气体,退火温度可以为T3。
实施例10-18的相关参数详见表2。
表2
/>
与实施例1-18相比,对比例的制备方法不包括对异质衬底基板进行翘曲调控处理。对比例的制备方法为:提供单晶功能材料基板和异质衬底基板;对单晶功能材料基板进行第一离子注入,以形成第一缺陷层,形成第一缺陷层的单晶功能材料基板呈现翘曲状态;键合形成第一缺陷层的单晶功能材料基板和异质衬底基板,得到异质键合体;对异质键合体进行剥离,得到目标异质结构。对比例中的单晶功能材料基板呈现翘曲状态,而异质衬底基板为平整状态,如此,呈现翘曲状态的单晶功能材料基板与呈平整状态的异质衬底基板间的键合间隙较大,键合强度低。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是,熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地,本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (17)

1.一种异质结构制备方法,其特征在于,所述方法包括:
提供单晶功能材料基板(1)和异质衬底基板(2);
对所述单晶功能材料基板(1)进行第一离子注入,以形成第一缺陷层(30),形成所述第一缺陷层(30)的单晶功能材料基板(1)呈现翘曲状态;
对所述异质衬底基板(2)进行翘曲调控处理,以形成翘曲调控层,形成所述翘曲调控层的异质衬底基板(2)呈现翘曲状态;
键合形成所述第一缺陷层(30)的单晶功能材料基板(1)和形成所述翘曲调控层的异质衬底基板(2),得到异质键合体;
对所述异质键合体进行剥离,得到目标异质结构。
2.根据权利要求1所述的异质结构制备方法,其特征在于,形成所述翘曲调控层的异质衬底基板(2)与形成所述第一缺陷层(30)的单晶功能材料基板(1)间的翘曲状态差异满足预设差异条件
3.根据权利要求1所述的异质结构制备方法,其特征在于,所述对所述异质衬底基板(2)进行翘曲调控处理,以形成翘曲调控层,包括:
获取形成所述第一缺陷层(30)的单晶功能材料基板(1)的翘曲状态数据;
对所述异质衬底基板(2)进行翘曲调控处理,并在所述翘曲调控处理过程中,监测所述异质衬底基板(2)的翘曲状态数据;
以形成所述第一缺陷层(30)的单晶功能材料基板(1)的翘曲状态数据为翘曲状态目标,调整所述异质衬底基板(2)的翘曲处理条件参数,至所述异质衬底基板(2)与形成所述第一缺陷层(30)的单晶功能材料基板(1)间的翘曲状态差异满足预设差异条件,形成所述翘曲调控层。
4.根据权利要求1-3所述的异质结构制备方法,其特征在于,所述异质衬底基板(2)包括相对设置的第一面(21)和第二面(22),所述第一面(21)用于与形成所述第一缺陷层(30)的单晶功能材料基板(1)键合;
所述翘曲调控层包括采用下述方式制备:
对所述异质衬底基板(2)的所述第二面(22)进行第二离子注入,以形成作为所述翘曲调控层的第二缺陷层(40)。
5.根据权利要求1-3所述的异质结构制备方法,其特征在于,所述异质衬底基板(2)包括相对设置的第一面(21)和第二面(22),所述第一面(21)用于与形成所述第一缺陷层(30)的单晶功能材料基板(1)键合;
所述翘曲调控层包括采用下述方式制备:
对所述异质衬底基板(2)的所述第一面(21)进行介质沉积处理,以形成作为所述翘曲调控层的应力调控介质层(50);
其中,所述介质沉积处理所沉积的介质与所述异质衬底基板(2)能够产生热失配。
6.根据权利要求5所述的异质结构制备方法,其特征在于,所述介质沉积处理所沉积的介质的热膨胀系数与所述异质衬底基板(2)的热膨胀系数不同。
7.根据权利要求1-3中任一项所述的异质结构制备方法,其特征在于,所述第一离子注入的注入离子包括氢离子和稀有气体离子中的至少一种。
8.根据权利要求4所述的异质结构制备方法,其特征在于,所述第二离子注入的注入离子包括氢离子、稀有气体离子、氮离子、磷离子、氧离子和硼离子中的一种或几种。
9.根据权利要求1-3中任一项所述的异质结构制备方法,其特征在于,所述单晶功能材料基板(1)为硅基板、磷化铟基板、砷化镓基板、氮化镓基板、碳化硅基板、氧化镓基板或金刚石基板。
10.根据权利要求1-3中任一项所述的异质结构制备方法,其特征在于,所述异质衬底基板(2)为碳化硅基板、金刚石基板、硫化钡基板或硅基板。
11.根据权利要求1-3中任一项所述的异质结构制备方法,其特征在于,在所述第一离子注入过程中,所述制备方法满足下述特征中的至少其一:
注入第一离子的能量范围为50kev-10mev;
注入第一离子的剂量为1×1016/cm2-1×1018/cm2
注入第一离子的温度为-20℃-200℃。
12.根据权利要求4所述的异质结构制备方法,其特征在于,在所述第二离子注入过程中,所述制备方法满足下述特征中的至少其一:
注入第二离子的能量范围为50kev-10mev;
注入第二离子的剂量为1×1013/cm2-1×1018/cm2
注入第二离子的温度为-20℃-200℃。
13.根据权利要求5或6所述的异质结构制备方法,其特征在于,所述介质沉积处理所沉积的介质为氧化铝介质、二氧化硅介质、氮化铝介质、氮化硅介质或二氧化铪介质中的一种或几种。
14.根据权利要求5或6所述的异质结构制备方法,其特征在于,在所述介质沉积处理过程中,所述制备方法满足下述特征中的至少其一:
介质沉积温度为200℃-500℃;
介质沉积厚度为2nm-500nm。
15.根据权利要求1-3中任一项所述的异质结构制备方法,其特征在于,所述目标异质结构具有功能材料薄膜层(101),所述功能材料薄膜层(101)的厚度为30nm-20000nm。
16.根据权利要求2或3所述的异质结构制备方法,其特征在于,所述翘曲状态差异是指形成所述翘曲调控层的异质衬底基板(2)与形成所述第一缺陷层(30)的单晶功能材料基板(1)间的翘曲度差;
所述满足预设差异条件为所述翘曲度差小于等于预设值,所述预设值为45μm-50μm。
17.一种异质结构,其特征在于,采用如权利要求1-16中任一项所述的异质结构制备方法制得。
CN202310639707.6A 2023-05-31 2023-05-31 一种异质结构及其制备方法 Pending CN116564802A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310639707.6A CN116564802A (zh) 2023-05-31 2023-05-31 一种异质结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310639707.6A CN116564802A (zh) 2023-05-31 2023-05-31 一种异质结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116564802A true CN116564802A (zh) 2023-08-08

Family

ID=87498184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310639707.6A Pending CN116564802A (zh) 2023-05-31 2023-05-31 一种异质结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116564802A (zh)

Similar Documents

Publication Publication Date Title
US10023974B2 (en) Substrates for semiconductor devices
TWI482203B (zh) And a method for producing a substrate having a single crystal thin film
US20100233866A1 (en) Method for manufacturing semiconductor substrate
JP5468528B2 (ja) 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
WO2004012268A1 (ja) Soiウェーハの製造方法
KR102570935B1 (ko) GaN 적층 기판의 제조 방법
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
TW201604925A (zh) 貼合式soi晶圓的製造方法
WO2011161190A1 (en) Substrates for semiconductor devices
CN116705594B (zh) 一种薄膜半导体与金刚石复合衬底及其制造方法
US6964880B2 (en) Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
WO2015174253A1 (ja) 半導体基板の製造方法および半導体基板
CN116666199B (zh) 一种基于临时载体的SiC/金刚石复合衬底制造方法
WO2010067516A1 (ja) Soiウェーハの製造方法
CN116564802A (zh) 一种异质结构及其制备方法
KR101948935B1 (ko) 알루미늄 층 증착 방법
CN112585305B (zh) GaN层叠基板的制造方法
TW201201284A (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device
CN112262455A (zh) 贴合soi晶圆的制造方法及贴合soi晶圆
TWI834703B (zh) GaN層合基板的製造方法
KR102165615B1 (ko) 에피택셜 웨이퍼
JPH0499031A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination