CN116666199B - 一种基于临时载体的SiC/金刚石复合衬底制造方法 - Google Patents

一种基于临时载体的SiC/金刚石复合衬底制造方法 Download PDF

Info

Publication number
CN116666199B
CN116666199B CN202310960260.2A CN202310960260A CN116666199B CN 116666199 B CN116666199 B CN 116666199B CN 202310960260 A CN202310960260 A CN 202310960260A CN 116666199 B CN116666199 B CN 116666199B
Authority
CN
China
Prior art keywords
sic
substrate
diamond
bulk
composite substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310960260.2A
Other languages
English (en)
Other versions
CN116666199A (zh
Inventor
王鑫华
邢湘杰
高润华
刘新宇
黄森
魏珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202310960260.2A priority Critical patent/CN116666199B/zh
Publication of CN116666199A publication Critical patent/CN116666199A/zh
Application granted granted Critical
Publication of CN116666199B publication Critical patent/CN116666199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种基于临时载体的SiC/金刚石复合衬底制造方法，属于半导体材料与器件技术领域，解决了现有碳化硅晶圆与金刚石直接键合后高温退火剥离薄膜时存在高应力的问题和键合界面漏电问题。该制造方法包括：向体SiC的表面垂直注入H离子；对体SiC离子注入面表面进行光滑化、原子原位沉积与活化，对Si衬底的表面进行表面活化；将体SiC离子注入面与Si衬底的活化面键合，形成体SiC/Si复合衬底；对体SiC/Si复合衬底进行高温退火，SiC薄膜从体SiC上剥离，与Si衬底构成SiC/Si复合载体；对Si衬底上SiC薄膜表面进行光滑化；将Si衬底上SiC表面与金刚石衬底键合；去除Si衬底。本发明有效解决了金刚石与SiC键合后的高温剥离退火工艺带来的高应力。

Description

一种基于临时载体的SiC/金刚石复合衬底制造方法
技术领域
本发明涉及半导体材料与器件技术领域，尤其涉及一种基于临时载体的SiC/金刚石复合衬底制造方法。
背景技术
AlGaN/GaN HEMT器件在过去的几十年里得到了广泛的发展，并已被广泛应用于许多电子系统中。氮化镓固有的宽带隙、高击穿电场和高载流子速度使其在大功率微波应用中更为优越，具有功率密度超过40 W/mm的输出能力。
大功率GaN器件对衬底提出了高导热、高质量、自支撑的多维度要求，金刚石衬底成为大功率散热首选。在众多金刚石基GaN技术路线中，金刚石外延GaN路线难度最大，源于其晶格失配、热失配等难点问题。为了解决上述问题，现有技术提出在金刚石表面键合一层高质量半绝缘碳化硅薄膜晶体材料，利用碳化硅晶体晶格常数、晶格对称性与氮化镓的匹配性解决高质量外延生长问题，利用碳化硅材料热膨胀系数与氮化镓的匹配性缓解热失配问题。
但碳化硅晶圆与金刚石直接键合后高温退火剥离薄膜时存在高应力的问题，容易导致复合衬底裂片或局部解键合。
另一方面，金刚石和碳化硅键合界面存在漏电通道问题，也是制约微波射频器件性能的重要问题。
发明内容
鉴于上述的分析，本发明旨在提供一种基于临时载体的SiC/金刚石复合衬底制造方法，用以至少解决以下技术问题之一：（1）现有碳化硅晶圆与金刚石直接键合后高温退火剥离薄膜时存在高应力的问题；（2）金刚石与SiC键合界面漏电问题。
本发明的目的主要是通过以下技术方案实现的：
一方面，本发明提供了一种基于临时载体的SiC/金刚石复合衬底制造方法，包括：
向体SiC的表面垂直注入H离子，形成H离子预埋层；
对体SiC离子注入面表面进行光滑化、原子原位沉积与活化，对Si衬底的表面进行表面活化；
将体SiC离子注入面与Si衬底的表活化面键合，形成体SiC/Si复合衬底；
对体SiC/Si复合衬底进行高温退火，SiC薄膜从体SiC上剥离，与Si衬底构成SiC/Si复合载体；
分别对Si衬底上SiC薄膜和金刚石表面进行光滑化和原子原位沉积；
将Si衬底上SiC表面与金刚石衬底键合；
去除Si衬底，得到SiC薄膜与金刚石复合衬底；
对SiC薄膜与金刚石复合衬底进行超高温退火。
可选地，H离子预埋层的深度为0.2-2µm。
可选地，采用离子束光滑化方式对体SiC离子注入面表面进行光滑化，光滑化角度为0°-30°。
可选地，所述原子原位沉积的溅射靶材采用高阻硅、氧化铝、氧化硅或掺钒硅材料。
可选地，所述高阻硅的阻值高于5000 Ω·cm。
可选地，所述将体SiC离子注入面与Si衬底的活化面键合包括：采用体SiC离子注入面与Si活化面直接键合；或者，在体SiC离子注入面和Si衬底的活化面至少其中之一上沉积易于腐蚀的键合辅助介质后再键合。
可选地，所述对体SiC/Si复合衬底进行高温退火中，退火温度为700-1000℃。
可选地，所述对体SiC/Si复合衬底进行高温退火中，退火气氛为N2、Ar或空气。
可选地，SiC薄膜的厚度为0.05-2μm。
可选地，所述去除Si衬底之后获得的复合衬底退火温度范围是800~1700℃。
第二方面，本发明还提供了一种基于临时载体的SiC/金刚石复合衬底，该衬底采用上述的制造方法制备得到。
第三方面，本发明还提供了一种半导体器件，包括：采用上述制造方法得到的复合衬底或上述的复合衬底，以及在所述复合衬底上外延生长的氮化镓层。
与现有技术相比，本发明至少可实现如下有益效果之一：
（1）为了解决金刚石与GaN的晶格失配、热失配等难点问题，现有技术提出在金刚石表面键合一层高质量半绝缘碳化硅薄膜晶体材料，例如，采用碳化硅晶圆与金刚石直接键合后高温退火（800-1100℃）剥离薄膜，得到碳化硅/金刚石复合衬底，但上述高温退火时存在高应力问题（应力超过1GPa）。本发明创新性地提出采用Si/SiC或Si/介质/SiC复合载体代替SiC衬底作为键合转移层，通过湿法腐蚀或高选择比刻蚀的低温方法获得碳化硅薄膜材料，有效回避了金刚石与SiC键合后的高温剥离退火工艺带来的高应力问题。
（2）现有技术对SiC和金刚石键合前进行原子原位沉积时采用的溅射靶材是导电型硅，而硅元素补偿的界面即便经过高温退火也存在漏电通道，使得射频信号容易与该漏电通道形成容性耦合，存在射频损耗高、输出功率低、特征阻抗偏离设计值的问题。本发明创新性地提出采用高阻硅、氧化铝、氧化硅、掺钒硅等材料作为溅射靶材，经高温退火后，补偿的界面为绝缘层，有效解决了SiC和金刚石表面活化后非晶碳层的元素补偿问题和绝缘性调控问题。在该思路下，亦可引入少量钒对Si-C界面进行掺杂实现高阻特性。
（3）本发明在去除Si衬底后，通过采用超高温退火技术取得了增强金刚石与薄膜SiC键合界面粘合强度和绝缘性的效果。该技术可以使界面键合中形成的无定型C-C弱键（或sp2键）向C-C强键（sp3键）或Si-C强键发生转变。具体效果为，现有技术中金刚石与薄膜SiC键合界面粘合强度约为1J/m2，本发明中金刚石与薄膜SiC键合界面粘合强度大于2J/m2；现有技术中SiC-金刚石界面过渡层电阻率小于103Ω·cm，本发明中通过超高温退火后的SiC-金刚石界面过渡层电阻率在105～1012Ω·cm。
（4）本发明创新性地提出在离子束光滑化过程中采用侧向或平面轰击的方式（即光滑化角度为0°-30°），一方面，能够使得光滑化处理后表面的粗糙度为nm级别（例如，小于1nm），并且粗糙度可以在50μm×50μm区域下降到0.2nm以下，且1nm以上无凸起尖峰；另一方面，能够实现对厚度小于1µm的超薄材料的高精度抛光，比如从薄膜厚度200nm减薄到50nm。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件；
图1为本发明制造SiC/金刚石复合衬底的工艺流程图；
图2为采用本发明的方法制造得到的SiC/金刚石复合衬底的结构示意图。
附图标记：
1-体SiC；2-H离子预埋层；3-Si衬底；4-体SiC/Si复合衬底；5-SiC/Si复合载体；6-SiC薄膜与金刚石复合衬底；7-SiC薄膜；8-金刚石衬底；9-外延层。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明的一个具体实施例，公开了一种基于临时载体的SiC/金刚石复合衬底制造方法。
参考图1，下面详细介绍制造上述基于临时载体的SiC/金刚石复合衬底的流程，具体包括以下步骤：
步骤1：从体SiC1的表面垂直向内注入H离子至指定深度，形成H离子预埋层2；
步骤2：对体SiC离子注入面表面进行光滑化、原子原位沉积与活化，并对Si衬底3的表面进行表面活化；
步骤3：将体SiC离子注入面与Si衬底3的活化面键合，形成体SiC/Si复合衬底4；
步骤4：对体SiC/Si复合衬底4进行高温退火，实现SiC薄膜7从体SiC 1上剥离，与Si衬底3构成SiC/Si复合载体5；
步骤5：分别对SiC/Si复合载体5和金刚石衬底8表面进行光滑化和高阻硅原子原位沉积；
步骤6：将Si衬底3上SiC表面与金刚石衬底8键合；
步骤7：去除Si衬底3，并对Si衬底3上SiC薄膜7的表面进行光滑化，得到SiC薄膜与金刚石复合衬底6；
步骤8：将SiC薄膜与金刚石复合衬底6在超高温度下退火；
步骤9：在退火后的SiC薄膜与金刚石复合衬底6生长高质量外延层9。
下面对以上9个步骤分别进行详细介绍。
具体的，步骤1中，体SiC 1为高质量SiC。H离子的注入剂量为1×1015~1×1018cm-2，例如，1×1015、1×1016、1×1017和1×1018；注入能量为10keV~400keV，例如，可以为10 keV、50 keV、100 keV、150 keV、200 keV、250 keV、300 keV、350 keV、400 keV。深度为0.2-2µm，例如，可以为0.2µm、0.4µm、0.6µm、0.8µm、1.0µm、1.2µm、1.4µm、1.6µm、1.8µm、2µm。
需要说明的是，如果从体SiC材料的Si面注入，则最终制造的是Si面SiC/金刚石复合衬底；如果从C面注入，则制造的是C面SiC/金刚石复合衬底。
具体的，步骤2中所采用的光滑化技术是离子束光滑化，光滑化角度为0°-30°，功率为50W-2kW。
于一实施方式中，光滑化角度例如为0°、5°、10°、15°、20°、25°、30°。
需要说明的是，该光滑化角度是离子束与待光滑化的表面的夹角。现有技术通常采用离子束与待光滑化的表面垂直（垂直轰击）的方式进行光滑化，使得待光滑化表面凸出的地方更加凸出，凹陷的地方更加凹陷，一方面，光滑化处理后表面的粗糙度较大，为µm级别；另一方面，无法实现对超薄材料（厚度小于1µm）的表面光滑化。
本实施方式采用侧向或平面轰击的方式，一方面，能够使得光滑化处理后表面的粗糙度为nm级别（例如，小于1nm），并且粗糙度可以在50μm×50μm区域下降到0.2nm以下，且1nm以上无凸起尖峰；另一方面，能够实现对厚度小于1µm的超薄材料的高精度抛光。
于一实施方式中，功率例如为50W、100W、200W、300W、500W、700W、1kW、1.2kW、1.5kW、1.8kW、2kW。
于一实施方式中，离子束源采用动态扫描方式开展光滑化工艺，运动轨迹可以为从中心到边缘的同心圆轨迹，也可以是平面直线扫描，离子可选择Ar、F、O基气体等。
具体的，步骤2中，原子原位沉积的溅射靶材采用高阻硅、氧化铝、氧化硅材料，也可以采用掺钒硅材料。其中，高阻硅的阻值高于5000 Ω·cm。所沉积的原子层厚度为5-15nm，例如，5nm、8nm、10nm、12nm、15nm。
对体SiC离子注入面进行活化。具体的，采用Ar离子进行轰击，电压大于500V，扫描轰击4次，覆盖整个晶圆。
对Si衬底3的表面进行表面活化。具体的，采用Ar离子进行轰击，电压大于500V，扫描轰击4次，覆盖整个晶圆。
于一实施方式中，在对Si衬底3的表面进行表面活化前，也可以在Si衬底3的表面生长易腐蚀的介质层，以通过湿法腐蚀或者高选择比刻蚀，剥离衬底硅材料，从而只留SiC薄层在金刚石衬底上。易腐蚀的介质的材料，例如可以为氧化硅、氧化铝、硼磷硅等，然后对上述材料进行表面活化。
具体的，步骤3中，体SiC离子注入面与Si衬底3的活化面键合包括：采用体SiC离子注入面与Si衬底3的活化面直接键合；或者，在体SiC离子注入面和Si衬底的活化面至少其中之一上沉积Al2O3、SiO2、硼磷硅等易于腐蚀的键合辅助介质后再键合。Si衬底3的厚度为300-600μm，例如，300μm、350μm、400μm、450μm、500μm、550μm、600μm。
具体的，步骤4中，退火温度为700-1000℃，退火时间为20-40分钟，例如，20分钟、25分钟、30分钟、35分钟、40分钟。退火气氛为N2、Ar等惰性气体。剥离下来的体SiC返回步骤1重复使用。
具体的，步骤5中，SiC薄膜7的厚度为0.05-2μm，例如，0.05μm、0.1μm、0.2μm、0.5μm、0.8μm、1μm、1.2μm、1.5μm、1.7μm、1.8μm、2μm。
于一实施方式中，步骤5中所采用的光滑化技术可以与步骤2中一样，也可以采用化学机械抛光技术（CMP）。
于一实施方式中，步骤5中的高阻硅原子原位沉积包括：采用溅射高阻硅材料方式原位沉积硅原子层，高阻硅材料的阻值高于5000 Ω·cm；所沉积的硅原子层厚度为0.5~5nm，例如，0.5nm、1nm、1.5nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm、5nm。
具体的，步骤6中所采用的键合方式为高真空表面活化键合。通过键合机将硅上碳化硅待键合面与金刚石待键合面贴合，并在常温下施加键合压力，要求键合压力超过1MPa，真空度小于1×10-5Pa。
于一实施方式中，步骤7中去除Si衬底3可以采用腐蚀方式。具体而言，可以是湿法腐蚀。所采用的腐蚀液可以为含F腐蚀液腐蚀，可腐蚀自停止在SiC表面。腐蚀后SiC表面粗糙度小于等于5nm。也可以采用高选择比刻蚀，通过F基刻蚀Si衬底3，使刻蚀界面停止在氧化硅、氧化铝、硼磷硅等材料上，再通过湿法腐蚀去除介质层。
进一步地，步骤7中，对Si衬底3上SiC薄膜7的表面进行光滑化可以采用与步骤2相同的离子束技术，也可以采用CMP技术。光滑化后SiC薄膜表面的粗糙度小于1nm。
具体的，步骤8中，退火温度为800-1700℃，恒温退火时间为20-30分钟，例如，20分钟、25分钟、30分钟、35分钟、40分钟。其中升温速率不超过5℃/分钟。退火气氛为N2、Ar等惰性气体。步骤8中退火的目的：一是，使得金刚石与SiC界面的纳米硅层的硅原子与非晶碳结合形成SiC，并消耗一部分硅，有效降低界面热阻；二是，同时非晶碳的sp2键向sp3键转化，可降低界面漏电，降低界面热阻。
采用本发明的制造方法得到的复合衬底的结构如图2所示。
实施例1
步骤1：以1016cm-2的注入剂量和30keV的注入能量，从SiC 1的表面垂直向内注入H离子，注入深度为0.2µm，形成H离子预埋层2。
步骤2：以0°的光滑化角度、50W的功率对体SiC离子注入面表面进行光滑化。接着，采用阻值为6000Ω·cm高阻硅材料进行原子原位沉积，沉积的原子层厚度为10nm。之后，采用Ar离子进行轰击，电压大于500V，扫描轰击4次，覆盖整个晶圆，以对体SiC离子注入面进行活化。然后，采用Ar离子进行轰击，电压大于500V，扫描轰击4次，覆盖整个晶圆，以对厚度为300μm的Si衬底3的表面进行表面活化。
步骤3：将体SiC离子注入面与Si衬底3的活化面直接键合，形成体SiC/Si复合衬底4。
步骤4：对体SiC/Si复合衬底4在700℃下退火30分钟，实现SiC薄膜7从体SiC 1上剥离，与Si衬底3构成SiC/Si复合载体5。
步骤5：采用化学机械抛光技术（CMP）分别对SiC/Si复合载体5和金刚石衬底8表面进行光滑化。之后，采用溅射高阻硅的方式原位沉积硅原子层，高阻硅材料的阻值为6000Ω·cm，所沉积的硅原子层厚度为0.5nm。
步骤6：通过键合机将硅上碳化硅待键合面与金刚石待键合面贴合，并在常温下施加2MPa的键合压力，真空度为0.5×10-5Pa。
步骤7：含F腐蚀液腐蚀去除Si衬底3，并采用化学机械抛光技术（CMP）对Si衬底3上SiC薄膜7的表面进行光滑化，得到SiC薄膜与金刚石复合衬底6。光滑化后SiC薄膜表面的粗糙度为0.2nm。
步骤8：以3℃/分钟的升温速率升温至800℃，在800℃、Ar气氛下，对SiC薄膜与金刚石复合衬底6退火20分钟。
步骤9：在退火后的SiC薄膜与金刚石复合衬底6生长高质量外延层9。在退火后的SiC薄膜与金刚石复合衬底6生长高质量外延层9可以采用现有的外延生长方法，在此不再赘述。
实施例2
步骤1：以1016cm-2的注入剂量和400keV的注入能量，从SiC 1的表面垂直向内注入H离子，注入深度为2µm，形成H离子预埋层2。
步骤2：以30°的光滑化角度、2kW的功率对体SiC离子注入面表面进行光滑化。接着，采用阻值为6000Ω·cm高阻硅材料进行原子原位沉积，沉积的原子层厚度为5nm。之后，采用Ar离子进行轰击，电压大于500V，扫描轰击4次，覆盖整个晶圆，以对体SiC离子注入面进行活化。然后，采用Ar离子进行轰击，电压大于500V，扫描轰击4次，覆盖整个晶圆，以对厚度为600μm的Si衬底3的表面进行表面活化。
步骤3：在体SiC离子注入面和Si衬底的活化面上沉积Al2O3键合辅助介质后再键合，形成体SiC/Si复合衬底4。
步骤4：对体SiC/Si复合衬底4在1000℃下退火20分钟，实现SiC薄膜7从体SiC 1上剥离，与Si衬底3构成SiC/Si复合载体5。
步骤5：以30°的光滑化角度、2kW的功率分别对SiC/Si复合载体5和金刚石衬底8表面进行光滑化。之后，采用溅射高阻硅的方式原位沉积硅原子层，高阻硅材料的阻值为6000Ω·cm，所沉积的硅原子层厚度为0.5nm。
步骤6：通过键合机将硅上碳化硅待键合面与金刚石待键合面贴合，并在常温下施加2MPa的键合压力，真空度为0.5×10-5Pa。
步骤7：含F腐蚀液腐蚀去除Si衬底3，并采用化学机械抛光技术（CMP）对Si衬底3上SiC薄膜7的表面进行光滑化，得到SiC薄膜与金刚石复合衬底6。光滑化后SiC薄膜表面的粗糙度为0.2nm。
步骤8：以4℃/分钟的升温速率升温至800℃，在800℃、Ar气氛下，对SiC薄膜与金刚石复合衬底6退火20分钟。
步骤9：在退火后的SiC薄膜与金刚石复合衬底6生长高质量外延层9。在退火后的SiC薄膜与金刚石复合衬底6生长高质量外延层9可以采用现有的外延生长方法，在此不再赘述。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种基于临时载体的SiC/金刚石复合衬底制造方法，其特征在于，包括：
向体SiC的表面垂直注入H离子至预定深度，形成距离体SiC的表面具有一定深度的H离子预埋层；
对体SiC离子注入面表面进行光滑化、原子原位沉积与活化，对Si衬底的表面进行表面活化；
将体SiC离子注入面与Si衬底的表面活化面键合，形成体SiC/Si复合衬底；
对体SiC/Si复合衬底进行高温退火，SiC薄膜在H离子预埋层处从体SiC上剥离，与Si衬底构成SiC/Si复合载体；
分别对Si衬底上SiC薄膜和金刚石表面进行光滑化和原子原位沉积；
将Si衬底上SiC表面与金刚石衬底键合；
去除Si衬底，得到SiC薄膜与金刚石复合衬底；
对SiC薄膜与金刚石复合衬底进行超高温退火。
2.根据权利要求1所述的制造方法，其特征在于，采用离子束光滑化方式对体SiC离子注入面表面进行光滑化，光滑化角度为0°-30°。
3.根据权利要求1所述的制造方法，其特征在于，所述原子原位沉积的溅射靶材采用高阻硅、氧化铝、氧化硅或掺钒硅材料。
4. 根据权利要求3所述的制造方法，其特征在于，所述高阻硅的阻值高于5000 Ω·cm。
5.根据权利要求1所述的制造方法，其特征在于，所述将体SiC离子注入面与Si衬底的活化面键合包括：采用体SiC离子注入面与Si活化面直接键合；或者，在体SiC离子注入面和Si衬底的活化面至少其中之一上沉积易于腐蚀的键合辅助介质后再键合。
6.根据权利要求1所述的制造方法，其特征在于，所述对体SiC/Si复合衬底进行高温退火中，退火温度为700-1000℃。
7.根据权利要求1所述的制造方法，其特征在于，SiC薄膜的厚度为0.05-2μm。
8.根据权利要求1所述的制造方法，其特征在于，所述去除Si衬底之后获得的复合衬底退火温度范围是800℃~1700℃。
9.一种基于临时载体的SiC/金刚石复合衬底，其特征在于，采用权利要求1-8任一项所述的制造方法制备得到。
10.一种半导体器件，其特征在于，包括：采用权利要求1-8任一项所述的制造方法得到的复合衬底或权利要求9所述的复合衬底，以及在所述复合衬底上外延生长的氮化镓层。
CN202310960260.2A 2023-08-02 2023-08-02 一种基于临时载体的SiC/金刚石复合衬底制造方法 Active CN116666199B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310960260.2A CN116666199B (zh) 2023-08-02 2023-08-02 一种基于临时载体的SiC/金刚石复合衬底制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310960260.2A CN116666199B (zh) 2023-08-02 2023-08-02 一种基于临时载体的SiC/金刚石复合衬底制造方法

Publications (2)

Publication Number Publication Date
CN116666199A CN116666199A (zh) 2023-08-29
CN116666199B true CN116666199B (zh) 2023-10-03

Family

ID=87724657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310960260.2A Active CN116666199B (zh) 2023-08-02 2023-08-02 一种基于临时载体的SiC/金刚石复合衬底制造方法

Country Status (1)

Country Link
CN (1) CN116666199B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116959995A (zh) * 2023-09-21 2023-10-27 深圳市港祥辉电子有限公司 一种高效热管理的金刚石基SiC MOSFET的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828293A (zh) * 2018-08-13 2020-02-21 西安电子科技大学 基于SiC/金刚石复合衬底层的半导体器件及其制备方法
CN113151898A (zh) * 2021-02-18 2021-07-23 北京科技大学 一种嵌入式金刚石基碳化硅复合衬底的制备方法
CN113571409A (zh) * 2021-07-02 2021-10-29 北京科技大学 一种高导热金刚石增强碳化硅衬底的制备方法
CN113690298A (zh) * 2021-10-26 2021-11-23 北京青禾晶元半导体科技有限责任公司 半导体复合衬底、半导体器件及制备方法
CN114672877A (zh) * 2022-03-21 2022-06-28 北京科技大学 一种提高SiC表面金刚石形核密度的方法
CN114717540A (zh) * 2022-04-20 2022-07-08 广东奔朗新材料股份有限公司 一种金刚石增强碳化硅复合晶圆的制备方法
WO2023048160A1 (ja) * 2021-09-22 2023-03-30 エア・ウォーター株式会社 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法
CN116121725A (zh) * 2022-12-23 2023-05-16 山东大学 可调热导率的金刚石-SiC复合衬底的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
TW201445766A (zh) * 2013-05-28 2014-12-01 Nanocrystal Asia Inc 半導體基板之製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828293A (zh) * 2018-08-13 2020-02-21 西安电子科技大学 基于SiC/金刚石复合衬底层的半导体器件及其制备方法
CN113151898A (zh) * 2021-02-18 2021-07-23 北京科技大学 一种嵌入式金刚石基碳化硅复合衬底的制备方法
CN113571409A (zh) * 2021-07-02 2021-10-29 北京科技大学 一种高导热金刚石增强碳化硅衬底的制备方法
WO2023048160A1 (ja) * 2021-09-22 2023-03-30 エア・ウォーター株式会社 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法
CN113690298A (zh) * 2021-10-26 2021-11-23 北京青禾晶元半导体科技有限责任公司 半导体复合衬底、半导体器件及制备方法
CN114672877A (zh) * 2022-03-21 2022-06-28 北京科技大学 一种提高SiC表面金刚石形核密度的方法
CN114717540A (zh) * 2022-04-20 2022-07-08 广东奔朗新材料股份有限公司 一种金刚石增强碳化硅复合晶圆的制备方法
CN116121725A (zh) * 2022-12-23 2023-05-16 山东大学 可调热导率的金刚石-SiC复合衬底的制备方法

Also Published As

Publication number Publication date
CN116666199A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
CN113690298A (zh) 半导体复合衬底、半导体器件及制备方法
TWI482203B (zh) And a method for producing a substrate having a single crystal thin film
US9752255B2 (en) Base material on which single-crystal diamond is grown comprised of a base substrate, bonded single-crystal MgO layer, and heteroepitaxial film, and method for manufacturing a single-crystal diamond substrate on the base material
CN116666199B (zh) 一种基于临时载体的SiC/金刚石复合衬底制造方法
US9142448B2 (en) Method of producing a silicon-on-insulator article
CN116705594B (zh) 一种薄膜半导体与金刚石复合衬底及其制造方法
WO2007094231A1 (ja) 半導体基板の製造方法
US20230260841A1 (en) Method for producing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
KR20210019066A (ko) GaN 적층 기판의 제조 방법
JP7433370B2 (ja) 複合基板及びその作製方法、半導体デバイス、並びに電子機器
KR20220159960A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
CN115763221A (zh) 复合衬底及其制备方法、半导体器件
CN110211880B (zh) 金刚石基氮化镓hemt结构制造方法
CN116005269A (zh) 基于超高真空表面活化的氧化镓与金刚石键合方法及晶片
CN114420563A (zh) 一种金刚石基氮化物半导体器件及其制备方法
CN107731903A (zh) 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法
JP7416935B2 (ja) 半導体基板、その製造方法、及び半導体装置
CN112585305B (zh) GaN层叠基板的制造方法
WO2022019799A1 (ru) Гетероэпитаксиальная структура с алмазным теплоотводом
CN1153283C (zh) 以氧化铝为埋层的绝缘层上硅结构的衬底材料的制备方法
CN111226314B (zh) 多层复合基板结构及其制备方法
CN114730699A (zh) 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法
CN118016691A (zh) 基于大尺寸硅基复合衬底的氮化镓异质结构及其制作方法
TWI834703B (zh) ＧａＮ層合基板的製造方法
US10600635B2 (en) Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant