TWI233456B - Production method for silicon wafer and silicon wafer - Google Patents

Production method for silicon wafer and silicon wafer Download PDF

Info

Publication number
TWI233456B
TWI233456B TW089103913A TW89103913A TWI233456B TW I233456 B TWI233456 B TW I233456B TW 089103913 A TW089103913 A TW 089103913A TW 89103913 A TW89103913 A TW 89103913A TW I233456 B TWI233456 B TW I233456B
Authority
TW
Taiwan
Prior art keywords
wafer
heat treatment
silicon
oxygen concentration
resistivity
Prior art date
Application number
TW089103913A
Other languages
English (en)
Inventor
Takao Abe
Ken Aihara
Shoji Akiyama
Tetsuya Igarashi
Weifeng Qu
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Application granted granted Critical
Publication of TWI233456B publication Critical patent/TWI233456B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

A7 1233456 B7_____ 五、發明說明（1 ) 技術領域 本發明係有關對利用查克拉斯基（Czochralski )法製 造的矽晶圓施加熱處理，高電阻係數且吸氣（gettenng ) 能力亦高的矽晶圓之製造方法及具有該性質之矽晶圓，與 可抑制在裝置製造步驟等的熱處理步驟較易發生的滑動移 位之矽晶圓之製造方法及具有該性質之矽晶圓。 背景技術 長久以來係使用由高電阻係數之浮置區域（floating zone ) ( F Z法）製造的矽晶圓於元件（thynsor )等的功 率裝置用。然而，在F Z法欲製作直徑2 0 0 m m之矽晶 圓則有困難，若在3 0 0 m m以上時，以現階段的技術係 不可能的。又，通常的F Z晶圓之面內電阻係數分布，不 論巨大的電阻係數分布及微小的電阻係數分布之任一者均 較C Z晶圓爲差。至於改善缺點之技巧，有採用中子照射 之方法，惟在此方法，導電型係僅可以N型晶圓製作，加 上有成本高的缺點。 對此，查克拉斯基法（C Z法）在可製作出電阻係數 之面內分布優越的晶圓，加上亦可予製作出直徑2 0 0 mm及3 0 Omm之大口徑晶圓，再者對4 0 Omm或 4〇0 m m以上亦被視作可完全製作，故利用C Z法之矽 晶圓在將來係可予期待的。 尤其近年來，行動通訊用之半導體裝置，或最尖端的 C 一 Μ〇S裝置方面，寄生容量有降低的必要，因此大直 (請先閱讀背面之注意事項再填寫本頁) · 丨線_ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4- 1233456 A7 B7 五、發明說明（2 ) 徑且高電阻係數之矽晶圓即成必要。又，於信號之輸送損 失或肖基勢壘（Schottky barrier )二極體之寄生容量的降 低方面則有採用高電阻係數之基板的功效被報導著。因此 ，即被指有需要採用C Z法製造高電阻係數（至少1 〇 〇 Ω · c m )之晶圓。 又，爲更製成高性能的前述半導體裝置，亦採用著所 謂S〇I ( Silicon On Insulator、絕緣層上有矽）晶圓。至 於此種S 0 I晶圓之代表性製造方法，有晶圓貼合法。此 方法有介由氧化膜使成爲裝置形成層之銲接晶圓（bond wafer)與成爲支持基板之基底晶圓（base wafer)附著的 步驟，及施加熱處理使兩者牢固結合的步驟，與將銲接晶1 圓薄膜化使成S 0 I層之步驟者，採用以此種方法製造的 經予貼合的S 0 I晶圓製造半導體裝置的情形，亦爲解決 則述的晶圓之大直徑化或信號之傳送損失等的問題，乃被 要求採用以c Z法製造的局電阻係數之晶圓作爲基底晶圓 〇 然而，在C Z法，由需使用石英坩堝可知於矽結晶中 至少有氧（晶格間氧）會混入。此種氧原子通常單獨時係 呈電氣中性的，惟若予施加約3 5 0〜5 0 0 °C之低溫熱 處理時，則多數個原子聚集而放出電子，成爲電氣上活性 的氧施體。因此，於利用C Z法而得的晶圓內，若在其後 裝置步驟等施予約3 5 0〜5 0 0 °C之熱處理時，則由於 此氧施體之形成會有高電阻係數C Z晶圓之電阻係數降低 的問題。 (請先閱讀背面之注意事項再填寫本頁) 訂： -線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5- 1233456 A7 _________B7_ 五、發明說明（3 ) (請先閱讀背面之注意事項再填寫本頁) 防止由於上述的氧施體引起的電阻係數之降低，可得 闻電阻係數之矽晶圓的一種方法，有由結晶成長之當初製 造出晶格間氧濃度較低的矽單晶之方法。 於曰本特公平8 - 1 〇 6 9 5號公報，揭示有藉由磁 場施加C Z法（M C Z法）製造晶格間氧濃度較低的矽單 晶’可製出1 〇 〇 〇 Ω · c m以上的高電阻係數之矽單晶 的方法，作爲以C Z法製造高電阻係數之晶圓的方法。又 ’於日本特開平5 — 5 8 7 8 8號公報內，揭示有藉由採 用合成石英坩堝進行MCZ法，可製出1 Ο Ο Ο 0Ω · c m以上的矽單晶。 又，至於利用C Z法製造高電阻係數之晶圓的其他方 法，有反而利用氧施體經予形成的現象，以低雜質濃度於 低氧濃度之P型矽晶圓由進行4 0 0〜5 0 0 °C之熱處理 ，使發生氧施體，利用此氧施體消除P型矽晶圓中之P型 雜質，使N型化，製造出高電阻係數N型的矽晶圓之方法 亦正予提出著（日本特公平8-10695號公報）。 經濟部智慧財產局員工消費合作社印製 然而，如上述以M C Z法等，製造晶格間氧濃度較低 的矽單晶時，由於裝置製造步驟的熱處理發生之內部缺陷 的密度低，有較難獲得足夠的排氣效果之缺點。在高積體 度之裝置，利用某程度之氧析出引起的排氣效果之賦與係 必須的。 又，藉由熱處理使發生氧施體，消除晶圓中的ρ型雜 質予以Ν型化，可得高電阻係數之矽晶圓的方法’有正確 的控制初期的電阻係數（雜質之濃度、種類）或熱處理時 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公Θ ~ 1233456 A7 _____B7 _ 五、發明說明（4 ) (請先閱讀背面之注意事項再填寫本頁) 間之必要，需要長期的熱處理之繁雜方法。又在此方法 未能獲得高電阻係數之P型矽晶圓。因此，在此方法所得 的晶圓亦係其後的熱處理，可使電阻係數變動。再者，在 此方法若提高晶格間氧濃度時，則由於晶圓電阻係數較難 控制，故砂晶圓之初期晶格間氧濃度不得不設成較低者’ 會有晶圓之排氣效果形成較低者之缺點。 如前述般，於行動體通信用之半導體裝置或最尖端之 C - Μ〇S裝置，以c Z法製造的大直徑且高電阻係數之 矽晶圓則被指有必要，惟於通常的L S I等之積體電路， 亦爲利用C Ζ法製造的矽晶圓，通常採用電阻係數（約1 〜2 0Ω · cm)之晶圓，在前述裝置製造步驟的熱處理 之外，施行含有若干熱處理步驟之製造步驟並予製造。此 種熱處理步驟，係例如對晶圓表層之氧化膜形成，雜質擴 散，無缺陷層或排氣層之形成等經予進行的非常重要的步 驟。 經濟部智慧財產局員工消費合作社印製 此熱處理步驟所用，可一次熱處理多數片的晶圓，亦 即有橫型爐及縱型爐作爲所謂的批次式之電阻加熱式熱處 理爐。橫型爐係於被稱作供保持晶圓用之舟皿的裝配架內 以垂直的載置晶圓之狀態將晶圓插入爐內並予熱處理的型 式，縦型爐係以小平載置的狀態將晶圓插入爐內並予熱處 理的型式者。 至於前述任一型式之熱處理的一個問題點，有滑動移 位之發生。滑動移位係由於熱處理步驟中之熱應力使結晶 滑動變形而於晶圓表面上生成階段差之缺陷’若此種滑動 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1233456 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（5 ) 移位發生於晶圓表面時，則晶圓之機械強度不僅會降低， 會對接合洩漏等裝置等性有惡劣影響，故以極力降低爲佳 〇 若採用前述的批次式熱處理爐進行熱處理爐時，晶圓 之出入熱處理爐時或在爐內之升降溫時於晶圓面內發生溫 度分布，由而此溫度分布而生成應力。因此，此應力在超 過某一定臨界値的情形會發生滑動移立。此情形，晶圓係 予載置於舟皿上，故晶圓以其本身重量容易集中於與舟皿 間之接觸部分，故作用於其接觸部分之應力會變大，變成 容易發生滑動移位。尤其若晶圓變成大口徑時，晶圓之本 身重量會變大，故其影響較大。 另一方面，除前述的批次式熱處理爐之外，亦有已利 用燈管加熱等的葉片式熱處理爐之R T A (快速熱退火） 裝置被採用於熱處理步驟之情形。此種裝置之情形，爲葉 片式處理，升降溫速度極快速，與批次爐相比，因較難發 生晶圓面內之溫度分布，故在大口徑晶圓之熱處理方面尤 其有效。然而，仍在與載置晶圓之裝配架間的接觸部由於 晶圓之本身重量引起的應力會集中，容易發生滑動移位之 現象係與批次式之熱處理係相同的。 爲抑制此種滑動移位之發生，長久以來主要由二個觀 點謀求改善。其一係欲減少施加於晶圓與舟皿間之接觸部 的應力者，以需改善舟皿之形狀，欲迴避應力之集中者。 例如於日本特開平9 一 2 5 1 9 6 1號公報所揭示的技術 ，係藉由將縱型熱處理用舟皿之晶圓載置部之角度設成已 (請先閱讀背面之注意事項再填寫本頁) |線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8 - 1233456 A7 B7 五、發明說明（6 ) (請先閱讀背面之注意事項再填寫本頁) 對應於由於晶圓之本身重量引起的變形之形狀，由點接觸 將晶圓及舟皿間之接觸部作成至成爲面接觸般，以防止應 力之集中。 另一個觀點，係欲降低熱處理步驟中生成的晶圓之面 內的溫度分布者，改良熱處理條件者。例如，於日本特開 平7 - 2 3 5 5 0 7號公報所記載的技術，與通常被使用 於熱處理之升降溫時的氣或風，以導熱係數局的氯或氯， 可使對晶圓之熱傳導活躍，欲降低晶圓面內之溫度差者。 ，又，於日本特開平7 - 3 1 2 3 5 1號公報內，以愈變 形高溫時愈使升降溫速度降低，可防止滑動移位之發生乃 被提出著。 由此等二觀點的探討，不止於上例，其他亦有多數已 爲人所知的。此等的探討係有關抑制在熱處理步驟之滑動 移位，雖有如此效果，故對在裝置製造步驟中經予施加的 所有多種多樣的熱處理步驟，或可說是周全，並不一定可 如此說，在成本問題方面，達實用化亦有困難的情形。 經濟部智慧財產局員工消費合作社印製 除爲抑制滑動移位之發生而用的前述二種探討之外， 著眼於晶圓中的氧析出物，使耐滑動性提高的嘗試亦正進 行著。例如在日本特開平9 一 1 9 0 9 5 4號公報，關於 低氧濃度之C Z晶圓，在滑動移位容易發生的外周1〇 m m以下的範圍內若將多面體之氧析出物形成指定密度時 ，則可抑制滑動移位之發生係被記載著。因此，爲使該氧 析出物發生成指定密度，將氧以離子注入至外周1 〇 m m 以下的範圍內。以在氮氣氣圍下揭示著施以二階段之熱處 -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1233456 A7 B7 五、發明說明σ ) 理的技術。 (請先閱讀背面之注意事項再填寫本頁) 又，於日本特開平1 〇 - 1 5 0 0 4 8號公報，若對 含有氧析出物之晶圓施加熱壓縮應力負載時，有鑑由氧析 出物本身發生滑動移位之問題點，若爲平常時，即使在會 發生滑動移位之熱壓縮壓力下亦有提案出已含有指定濃度 之碳作爲由氧析出物較難發生滑動移位之晶圓。 如上述，在習用的技術，於利用C Ζ法製造的矽晶圓 (在本發明爲C Ζ矽晶圓或單稱作C Ζ晶圓之情形）若施 加裝置製造步驟，例如氧化膜形成，雜質擴散，無缺陷層 或排氣層之形成時等的熱處理時，則有對晶圓之特性有惡 劣影響（電阻係數之降低或滑動移位之發生等）之問題存 在。 亦即，在習用技術，即使對利用C Ζ法製造的矽晶圓 施加熱處理，亦無由於氧施體之發生引起的電阻係數降低 之問題，且無可得排氣效果亦高的高電阻係數C Ζ晶圓之 方法，滿足此等要求的方法之開發正被期待者。 經濟部智慧財產局員工消費合作社印製 又，關於在熱處理步驟的滑動移位之抑制方面，於前 述日本特開平9 一 1 9 0 9 5 4號公報或日本特開平 1〇一 1 5 0 0 4 8號公報所揭示的技術因係改良晶圓本 身的特性之技術，故在所有的熱處理步驟雖有可獲得效果 之可能性，然而不論何者均非爲實用的技術。亦即，於日 本特開平9 一 1 9 0 9 5 4號公報之技術，係被指有離子 植入及二階段之熱處理的附加步驟之必要者。又在日本特 開平1 0 - 1 5 0 0 4 8號公報，由於添加指定濃度碳， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -1〇 _ A7 1233456 _ B7_ 五、發明說明（8 ) 碳對裝置特性之惡劣影響乃被擔心著 (請先閱讀背面之注意事項再填寫本頁) 又，於矽晶圓上利用磊晶成長使層合單晶砂層並製造 磊晶之情形，在高溫之磊晶步驟會發生滑動移位等的缺陷 ，使磊晶步驟之良品率降低，同時亦有使最後製作的裝置 之特性降低的問題存在。 發明之揭示 本發明係有鑑於此種問題點而完成者’防止由於氧施 體之發生引起的電阻係數之降低，且可得排氣效果亦高的 高電阻係數C Z晶圓之方法，及利用該方法製造的高電阻 係數C Z晶圓，與已利用此晶圓之S〇I晶圓爲第一目的 〇 又，本發明係以供熱處理步驟用的C Z矽晶圓使能提 高與熱處理舟皿接觸的部分之耐滑動性，又以比較簡單且 實用的方法提供由氧析出物本身發生的滑動亦幾乎不發生 的矽晶圓，爲第二目的。 經濟部智慧財產局員工消費合作社印製 再者，本發明之目的，係提供未發生滑動移位，而且 合倂具有較高的電阻係數及排氣效果之磊晶。 在本發明’爲達成則述第一目的，在砂晶圓之製造方 法，利用C Z法可成長出電阻係數1 〇 〇 Ω · c m以上且 初期晶格氧濃度在1 〇〜2 5 p pma之砂單晶棒，將該 矽單晶棒加工成晶圓，對該晶圓進行氧析出熱處理，使晶 圓中的殘留晶格間氧濃度在8 p p m a以下爲特徵之矽晶 圓之製造方法。 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1233456 A7 ____B7__ 五、發明說明（9 ) 如此’利用C Z法’製作出1 〇 〇 q · c m以上的高 電阻係數，初期晶格間氧濃度0〜2 5 p p m a ( (請先閱讀背面之注意事項再填寫本頁) J E I DA :日本電子工業發展協會）之高氧濃度之矽晶 圓’對此局電阻係數C Z晶圓進行氧析出熱處理，藉由將 殘留晶格間氧濃度設成8 p p m a以下的低氧濃度，使殘 存晶格間氧濃度設成8 p p m a以下的低氧濃度，使矽晶 圓之晶格間氧析出了防止形成呈電氣活性的氣施體，可防 止晶圓之電阻係數之降低。又，在此方法，由於氧析出物 之密度變高，故亦可提高排氣效果。再者，在此方法爲利 用C Z法製作的砂晶圓，亦可容易進行晶圓之直徑成大直 徑化。 因此，在本發明，亦可予提供利用前述製造方法所製 造的砍晶圓，如此製造砂晶圓係電阻係數1 〇 〇 Ω · c m 以上且對初期晶格間氧濃度1 0〜2 5 p p m a之矽晶圓 進行氧析出熱處理所製造的矽晶圓，殘留晶格間氧濃度在 8ppma以下爲特徵者。 經濟部智慧財產局員工消費合作社印製 如此本發明之矽晶圓，係成爲電氣活性的氧施體之殘 留晶格間氧較少，加上整體（bulk )中充分存在著氧析出 物’故成爲合倂具有電阻係數及排氣效果之矽晶圓。 又，本發明之矽晶圓，爲以電阻係數在1 Ο Ο Ω · c m以上且初期晶格間氧濃度在1 〇〜2 5 p p m a之矽 晶圓，進行3 5 0〜5 0 0 °C之裝置製造處理後的電阻係 數可予維持在1 Ο Ο Ω · c m以上爲特徵之矽晶圓。 如此，本發明之矽晶圓係即使爲電阻係數1 Ο Ο Ω · -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1233456 A7 B7 五、發明說明（1〇 ) c m以上的高電阻係數，初期晶格間氧濃度1 〇〜2 5 P pm a之高氧濃度者，進行3 5 0〜5 0 0°C裝置製造 熱處理後之電阻係數’由於氧施體之發生受抑制，故可予 維持成1 Ο Ο Ω · c m以上之晶圓。亦即兼具有高電阻係 數及高排氣效果之矽晶圓。 且，在此裝置製造熱處理，係對於晶圓施加排氣熱處 理及其他處理後，總稱作電極配線步驟等的裝置製造步驟 的熱處理者。 再者，此種本發明之矽晶圓，係於排氣熱處理後或裝 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 置製造熱處理後可爲內部缺陷密度在1 1 0 1 ^個/ c m 3之矽晶圓。 如此，於排氣熱處理後或裝置製造熱處理後內部缺陷 密度在1 X 1 0 8〜2 X 1 0 1 Q個/ c m 3之矽晶圓，儘管 爲高電阻係數之晶圓，於晶圓中成爲氧析出之源頭的核， 亦即作爲內部缺陷之氧析出密度爲1 X 1 0 8〜2 X 1〇1 13個/ c m 3，及可被視作需作爲排氣位置的水準的 氧析出核之至目前仍無的矽晶圓。 且，在此排氣熱處理係將經予成長的矽單晶棒由加工 成晶圓後至進入裝置步驟之前爲止所施予的熱處理予以總 稱，主要以由雜質氧之外方擴散引起的表面附近之結晶缺 陷之消滅爲目的者。 又’若依本發明時，亦提供電阻係數在1 0 0 Q β c m以上之矽晶圓，晶格間氧濃度在8 p p m a以下’且 內部缺陷密度在1 X 1 0 8〜2 X 1 0 1 °個/ c m 3爲特徵 1〇 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 13- 1233456 A7
五、發明說明（11 ) 之砂晶圓。 (請先閱讀背面之注意事項再填寫本頁) 如此’ 阻係數爲1 〇 〇 Ω · c m以上的高電阻係數 之砂晶圓’晶格間氧濃度在8 p p m a以下的低氧濃度， 且內部缺陷密度爲1 X 1 0 8〜2 X 1 0 1 ◦個/ c m 3之政 晶圓，係即使施以裝置熱處理等約3 5 0〜5 0 0 °C之低 溫熱處理後亦可維持高電阻係數，且可作成具有足夠的排 氣效果之砂晶圓。 因此’在本發明亦提供使與前述本發明有關的高電阻 係數之C Z矽晶圓供貼合於基底晶圓所用的S〇I晶圓。 如此，採用本發明之c Z晶圓作爲基底晶圓使用的貼 合S 0 I晶圓，即使在進行裝置製造熱處理後亦可維持高 電阻係數，爲具有排氣效果之S〇I晶圓，故可作成大直 徑化，可使信號之傳送損失等降低，尤其在高頻裝置方面 係有益的。 線· 且，於貼合S〇I晶圓用之基底晶圓進行的氧析出熱 處理，係亦與貼合S 0 I晶圓之製造步驟中的結合熱處理 同時進行。 經濟部智慧財產局員工消費合作社印製 亦即，製造具有介由氧化膜使銲線晶圓及基底晶圓附 著的步驟，及施加結合熱處理使牢固結合的步驟，與使銲 線晶圓薄膜化並作成S〇I層之步驟的貼合s〇I晶圓之 際，採用電阻係數1 〇 〇 Ω · c m以上且初期晶格間氧濃 度在1 0〜2 5 P P m a之矽晶圓，進行使基底晶圓中的 殘留晶格間氧濃度爲8 p p m a以下的熱處理作爲前述結 合熱處理，可較有效率的製得具有高電阻係數且具有充分 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14- A7 1233456 一 —__B7 __ 五、發明說明（12 ) 的排氣效果之S〇I晶圓。 (請先閱讀背面之注意事項再填寫本頁) 此時於使該基底晶圓及舞線晶圓附者的步驟之前對前 述所用的基底晶圓亦可進行氧析出熱處理之至少一部分。 至於在貼合S 0 I晶圓之製作步驟中進行的氧析出熱 處理，於進行多數段之熱處理之情形，如上述於與銲線晶 圓附著之前之基底晶圓上事先進行該氧析出熱處理之一部 分，亦可以殘留的熱處理作爲結合熱處理進行。如此，於 貼合S ◦ I晶圓之製作步驟，若分割出必要的氧析出熱處 理並予進行時，與僅結合熱處理進行的情形比較，可縮短 結合熱處理步驟，故可容易調整各步驟間之時間調整，降 低步驟間之庫存並有效率的製作製品。 再者，此情形於該基底晶圓之最終硏磨前亦可進行前 述基底晶圓之氧析出熱處理之至少一部分。 經濟部智慧財產局員工消費合作社印製 於與銲線晶圓附著的步驟之前，對基底晶圓進行的氧 析出熱處理之至少一部分，在鏡面硏磨基底晶圓後進行亦 可，惟以在該硏磨步驟之最終硏磨前進行爲宜。如此若在 最終硏磨前進行附著步驟前的氧析出熱處理之至少一部分 時，則在此熱處理步驟即使晶圓表面之微粗糙度或曇霧度 (haze )等會惡化，亦可藉由最終硏磨予以改善，可抑制 結合不良（空隙，Void )之發生頻度。 再者，在本發明，爲達成前述第二目的，於矽晶圓之 製造方法，提供利用C Z法生長初期晶格間氧濃度爲1 0 〜2 5 p p m a之矽單晶棒，將該矽單晶棒加工成晶圓’ 對該晶圓進行氧析出熱處理，以將晶圓中的殘留晶格間氧 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15 - 1233456 A7 B7 五、發明說明（13 ) (請先閱讀背面之注意事項再填寫本頁) 濃度設成8 p p m a以下爲特徵的矽晶圓之製造方法。且 ’進行前述氧析出熱處理，以將晶圓中的殘留晶格間氧濃 度設成6 p pm a以下爲宜。 如此，對由初期晶格間氧濃度爲1 0〜2 5 p p m a 之矽單晶棒而得的C Z晶圓，進行氧析出熱處理，藉由將 晶格間氧濃度設成8 p pm a以下，宜爲6 p pm a以下 ，爲於晶圓之整體中抑制滑動移位，可形成必需的氧析出 物及殘留晶格間氧。 又，如此藉由製造矽晶圓時，供其後的熱處理步驟用 之C Z矽晶圓可使與熱處理舟皿接觸的部分之耐滑動性提 高，又可以比較簡單且實用的方法製得由氧析出物本身發 生之滑動亦幾乎無的矽晶圓。 再者，此情形，於其初段進行1 1 0 0 °C以上的高溫 熱處理，藉由使晶圓表面之晶格間氧進行外方擴散以進行 前述氧析出熱處理至使形成D Z層（無缺陷層）爲宜。 經濟部智慧財產局員工消費合作社印製 以進行此種氧析出熱處理，成爲非常難引起滑動移位 之排氣特性亦優越的晶圓，同時使晶圓表面之氧析出物減 少，於該表面上製作裝置之情形，對裝置特性成爲幾乎無 惡劣影響之顧慮。 又即使於本發明製作的晶圓表面上形成磊晶層之情形 ，若於晶圓表面上形成著D Z層時，則使磊晶層之結晶性 惡化的顧慮亦較少，故如上述以進行熱處理至使D Z層形 成爲宜。 再者在本發明，進行前述氧析出熱處理以製造矽晶圓 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1233456 A7 _ B7 五、發明說明（14 ) 之情形，於該晶圓之最後硏磨前進行矽晶圓之氧析出熱處 理爲宜。 (請先閱讀背面之注意事項再填寫本頁) 本發明之氧析出熱處理，亦可對經予鏡面硏磨的晶圓 進行，惟若對具有進行鏡面硏磨前之化學蝕刻面之晶圓（ c W )，或通常經予進行多數段的晶圓之硏磨步驟（例如 一次硏磨、二次硏磨、加工硏磨（最終硏磨）之最終硏磨 前的晶圓進行時，即使在氧析出熱處理步驟晶圓表面狀態 會惡化，利用其後的硏磨有可改善該缺點之優點。 再者，在本發明亦予提供利用前述製造方法製造的石夕 晶圓。如此製造的矽晶圓，係在耐滑動性及排氣特性方面 優越，即使於裝置製造時等的熱處理步驟滑動移位或不良 亦非常少的晶圓。 --線· 又，滑動耐性較高之故，在不使習用的製程溫度之低 溫化下可控制滑動，故裝置步驟之適用範圍較廣，可提供 非常有益的矽晶圓。 經濟部智慧財產局員工消費合作社印製 又，在本發明，係提供晶圓中的晶格間氧濃度在8 p pm a以下，且氧析出物密度爲1 X 1 〇8〜2 X 1 〇 1 個/ c m 3爲特徵之矽晶圓，宜爲前述晶格間氧濃 度在6 p P m a以下，又前述矽晶圓中的氧析出物，具體 而言爲具有2 0 0 nm以上的尺度之多面體或2 3 0 nm 以上的尺度之板狀體。 此種晶圓亦可控制其後進行的高溫之排氣熱處理或裝 置製造熱處理時之滑動移位的發生’在排氣特性方面亦優 越，成爲製作L S I等非常合適的晶圓。 17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1233456 A7 B7 五、發明說明（15 ) 再者，在本發明亦提供於前述矽晶圓之表面上形成有 磊晶層之磊晶晶圓。 若爲於與本發明有關的矽晶圓上已形成磊晶層之磊晶 晶圓時，在磊晶步驟之滑動移位之發生受抑制，而且因可 得兼具高電阻係數及排氣效果之向來未有的磊晶晶圓，故 可擴展至各種裝置之用途上。 如上述般，本發明係對電阻係數在1 Ο Ο Ω · c m以 上的C Z矽晶圓上施加氧析出熱處理，藉由將殘存晶格間 氧濃度設成8 p pm a以下，可防止在裝置製造步驟中的 熱處理，尤其在電極配線步驟等進行的3 5 0〜5 0 0 °C 之裝置製造熱處理引起的氧施體之發生而引起的電阻係數 之降低，且可得排氣效果亦高的高電阻係數C Z晶圓。又 ，此晶圓係不僅保持原狀下利用，亦可利用作貼合S〇I 晶圓之基底晶圓，可容易形成大直徑化，且可高生產性的 製得柄號之傳送損失等較少的晶圓。 又，本發明係藉由對C Z矽晶圓施加氧析出熱處理使 晶圓中之殘存晶格間氧濃度設成8 ρ p m a以下，使供其 後的熱處理步驟用的C Z矽晶圓與熱處理舟皿接觸的部分 之耐滑動性提高，又可以比較簡單且實用的方法製得，由 氧析出物本身發生的滑動亦幾乎無之矽晶圓。 因此，若爲此種晶圓時，晶圓之口徑有2 0 0 m m， 3 Ο 0 m m或該等以上的大口徑，即使爲容易有滑動移位 之晶圓，亦可足夠控制滑動。又，耐滑動性較高之故，在 不使習用的製程溫度之低溫化下亦可控制滑動，故裝置步 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
-18- 1233456 A7 B7 五、發明說明（16 ) 驟之適用範圍可擴展，可提供非常有益的矽晶圓。 圖式之簡單說明 第1圖爲表示矽晶圓之殘存晶格間氧濃度及電阻係數 間之關係圖。 第2圖爲表示砂晶圓之初期晶格間氧濃度及內邰缺陷 密度間之關係圖。 第3圖A〜E爲表示實施例1、比較例1之氧析出熱 處理之熱處理條件圖。 第4圖爲表示可急速加熱、急速冷却矽晶圓之裝置的 一例之槪略截面圖。 主要元件對照表 (請先閱讀背面之注意事項再填寫本頁) . 經濟部智慧財產局員工消費合作社印製 1 室 2 加熱燈 3 自動關閉器 4 石英托盤 5 三點支持部 6 緩衝器 7 局溫計 8 晶圓 10 熱處理裝置 奮施發明而採的最佳形態 -I線· -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1233456 A7 _____Β7 五、發明說明（17 ) 以下再詳細說明本發明。 本發明之發明人等，發現對高電阻係數C Z晶圓進行 氧析出熱處理，降低殘存晶格間氧濃度之方法，仔細探討 各種條件並達成本發明之第一目的，作爲在高電阻係數， 其電阻係數在其後的熱處理不變動，且合倂具有高排氣效 果之矽晶圓方法。 製得習用的高電阻係數C Z矽晶圓之方法，係矽單晶 成長時不得不使晶格間氧濃度成爲低濃度，因此以習用方 法而得的高電阻係數C Z矽晶圓之排氣效果即成爲較低者 〇 因此，本發明之發明人等，在矽單晶成長時並不抑低 初期晶格間氧濃度，在單晶成長時成長出具有通常的晶格 間氧濃度之高電阻係數單晶並加工成晶圓，利用其後的熱 處理使有意的析出晶格間氧，減少矽晶圓內之活性氧，構 建出阻體氧之施體化的方法。 因此，本發明人等，對矽晶圓已施加裝置製造熱處理 之際之電阻係數之變化，及該矽晶圓之殘存晶格間氧濃度 間之關係進行實驗調查。 本發明人等，首先對初期晶格間氧濃度1 0〜2 5 p p m a ，電阻係數1 〇 〇 Ω · c m以上的高電阻係數 C Z晶圓進行使析出各種晶格間氧之熱處理◦其次測定出 該氧析出熱處理後的矽晶圓之殘存晶格間氧濃度。因此， 測定矽晶圓之電阻係數後，對晶圓施加4 5 0 °C，1 6小 時之熱處理作爲裝置製造熱處理，再度測定晶圓之電阻係 (請先閱讀背面之注意事項再填寫本頁)
-線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20- 1233456 A7 B7 五、發明說明（18 ) 數。最後對裝置製造熱處理前後的電阻係數之變化與殘留 晶格間氧濃度間之關係進行比較檢討。 (請先閱讀背面之注意事項再填寫本頁) 第1圖爲表示上述實驗結果者。圖中之四邊、三角等 形狀不同的繪圖，係表示出各自經予施加熱處理條件不同 的氧析出熱處理之晶圓。又，各形狀之繪圖內，黑色繪圖 係表示出裝置製造熱處理前之電阻係數，白色繪圖係表示 出裝置製造處理係之電阻係數。 如第1圖所示，不拘於初期晶格間氧濃度或氧析出熱 處理之熱處理條件，殘存晶格間氧濃度若爲約8 p P m a (J E I D A )以下時，可得知裝置製造熱處理後的電阻 係數之變化非常小。 亦即，在成長砂單晶時，由1 0〜2 5 p pma之較 高的初期晶格間氧濃度之單晶製造的晶圓時，其係藉由施 加氧析出熱處理至使殘存晶格間氧濃度成爲約8 p p m a 以下’與該氧析出熱處理之熱處理條件無關，可防止由於 裝置製造熱處理引起的電阻係數之降低。 經濟部智慧財產局員工消費合作社印製 然而，於實際上使用的矽晶圓，若維持高電阻係數， 同時亦使具有排氣效果即成必要的。爲使具有排氣效果， 有形成氧析出物之必要，故氧析出熱處理前之初期晶格間 氧濃度需至少1 0 p pma。又反之若超過2 5 p pma 時’則會形成析出過多，有晶圓強度劣化的顧慮，故以 2 5 P P m a以下爲較適合。 再者，於本發明之經予施加氧析出熱處理之晶圓，因 晶格間氧以微小的氧析出物方式大量的析出，於排氣熱處 -21 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 1233456 A7 _____B7___ 五、發明說明（彳9 ) 理或裝置製造熱處理後，可將成爲排氣位置之內部缺陷的 密度設成1 X 1 08〜2χ 1 01 ◦個/cm3，可作成具有 足夠的排氣效果之晶圓。 又，利用此種晶圓製造貼合S〇I晶圓時，至少採用 上述的高電阻係數C Z晶圓作爲基底晶圓，於成爲裝置層 之銲線晶圓及基底晶圓之至少一者上形成氧化矽膜後，使 兩者貼合，施加結合熱處理以使結合強度提高後，使銲線 晶圓薄膜化作成S 0 I層，即使遭受裝置製造熱處理等， 基底晶圓亦可維持高電阻係數，高頻率特性優越的裝置係 可得可製作的S〇I晶圓。 又，至於基底晶圓僅單單採用高電阻係數晶圓時，可 採用F Z晶圓或絕緣性基板，惟藉由採用C Z晶圓，可使 超過8英吋之大直徑化成爲較容易，由於晶圓中有適度的 氧，晶圓對熱處理之機械強度強，而且整體中可形成氧析 出物，故亦有將重金屬等的污染物予以排氣的效果。 若爲前述的晶圓時，即使在裝置製造步驟等接受 3 5 0〜5 0 0 °C之熱處理，不致引起由於氧施體之影響 而起的電阻係數之變化，故亦具有排氣效果者，可說是作 爲行動體，通信用之半導體或裝置或最尖端的C - MO S 裝置用係非常可期待的。 再者，本發明人等，係應把握與本發明有關的C Z晶 圓之特性，由各種角度分析，而得以下的新見解，予以^ 成第二目的者。 亦即，前述本發明之晶圓因係於整體中具有相當量2 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22- 1233456 A7 ____B7 五、發明說明（2〇 ) 氧析出物，故在裝置製程荷予施加所用的熱處理等時，則 當然滑動移位係被視作容易發生者。但是與此意相反時， 此寺的晶圓，右爲通常的晶圓時，即使施予可被視作滑動 移位確實發生的熱處理時，亦未能觀察出利用射線之滑動 移位。再者，如此未發生滑動移位之現象，不限於1〇〇 Ω · c m以上的電阻係數之晶圓，即使在未滿1 〇 〇 Ω · c m之電阻係數之晶圓亦可予確認。 然而，與氧析出物之形狀或大小與滑動移位之發生有 關，於前述的日本特開平1 0 - 1 5 0 0 4 8號公報，多 面體析出物及板狀析出物之情形，其尺度若各自成爲約 200nm，230nm以上時，雖然已予記載著變成容 易發生滑動移位之見解，然而以穿透型電子顯微鏡觀察本 發明之氧析出物時，其形狀爲多面體構造或板狀構造，爲 檢查其大小，在測定與日本特開平1 0 - 1 5 0 0 4 8號 公報者約略相同的部分（對多面體析出物而言，八面體構 造之方形四邊之中的一邊長度，對析狀析出物爲析出物之 對角線之長度）時，幾乎爲多面體析出物爲2 0 0 n m， 以上，析狀析出物2 3 0 n m以上者。 如此，由習用的氧析出物之形狀或大小，或熱處理條 件之觀點予以考量時，雖爲在滑動移位易發生的條件，但 於與本發明有關的晶圓，不發生滑動移位之理由至目前爲 止仍不明瞭，然而可被視作與殘存晶格間氧濃度及氧析出 物之大小或密度有關。 亦即，如與本發明有關之晶圓般，在施加製程熱處理 (請先閱讀背面之注意事項再填寫本頁)
訂· --線_ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23- 1233456 A7 B7 五、發明說明（21 ) (請先閱讀背面之注咅？事項再填寫本頁) (排氣熱處理或裝置製造熱處理等）之前若氧析出物事先 以某種程度之密度或大小予以形成時，則其後即使施加製 程熱處理亦由於殘存晶格間氧濃度較少等的理由可被視作 使氧析出物較難再成長，滑動移立需不發生。 本發明人等，再進行硏究，於該晶圓之最終硏磨前以 需進行前述矽晶圓之氧析出熱處理，發現可有效率的製造 出與本發明有關的矽晶圓及S〇I晶圓。亦即，利用該氧 析出熱處理即使晶圓之表面狀態（微粗糙度或曇霧度等） 惡化，其後若進行硏磨時，可得良好的鏡面晶圓。因此若 至少在最後的硏磨砂晶圓或基底晶圓之gij進彳了氧析出熱處 理時，在不再增加硏磨步驟下可得與本發明有關的矽晶圓 及S〇I晶圓。 又，與本發明有關的矽晶圓，如前述般於熱處理時幾 乎未發生滑動移位，加上於整體中由於形成著具有足夠大 小及密度之氧析出物，於其表面上即使以1 1 0 0〜 經濟部智慧財產局員工消費合作社印製 1 2 0 0 °C高溫使磊晶成長的情形，亦無氧析出物消失的 情形。因此，無在磊晶步驟之滑動移位的發生，而且因可 得兼具。高電阻係數及排氣效果之向未有的磊晶晶圓，故 由而本發明人等亦發現可廣泛使用於各種裝置之用途上。 且，即使與本發明有關的前述任一種製造方法，作爲 施加氧析出熱處理的熱處理爐，有一般常用的可對晶圓 1 0 0片或該等以上的片數進行批次處理之加熱器加熱式 的熱處理爐等進行急速加熱、急速冷却爲特徵之葉片處理 爲基本的前述RTA裝置等。 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 1233456 A7 ------------B7 __ 五、發明說明（22 ) 又，至於析出熱處理方法，係結果可使氧析出物形成 ’殘存晶格間氧濃度若爲8 p p m a以下時即可，故未予 牛寸別限定者，例如僅以一次的熱處理或多數段之熱處理即 可’組合批次爐及R T A裝置亦可進行。 以下進一步具體的說明本發明之實施形態，惟本發明 並非受此等所限定者。 首先’於公知的C Z法或此C Z法，對熔融液施加磁 場’控制矽熔熔液之對流，利用提拉單晶之公知的M C Z 法’可提拉具有所期待的電阻係數，初期晶格間氧濃度爲 1〇〜2 5 p p m a之矽單晶棒，此等提拉方法，係使已 予收容於石英坩堝中的多晶矽原料之熔融液與晶種接觸， 令此邊施轉邊予緩慢提拉並成長所期待直徑之單晶棒的方 法’惟爲使初期晶格間氧濃度設成所期待的値，若依向來 即予慣用的方法即可。例如，以適當調整導入氮體流量， 坩堝之轉速、氣圍氣壓力、矽熔融液之溫度分布及對流、 或施加的磁場強度等之參數，可得所期待的氧濃度之結晶 〇 依常用的方法，以線鋸或內緣刀刃切片器等的切斷裝 置薄切如此而得的c Z矽單晶棒後，經修成圓角、磨擦、 飩刻、硏磨等步驟，可加工成c Z矽單晶圓。當然此等步 驟，僅止於已例示列舉的，此外亦可有淸洗、熱處理等各 種步驟，因應步驟順序之變更、部分省略等目的，可變更 適當步驟並予使用。 其次，對此c Z砂卓晶晶圓’施行殘存晶格間氧濃度 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -25- 1233456 A7 B7 五、發明說明（23 ) (請先閱讀背面之注意事項再填寫本頁) 成爲8 p p m a以下的氧析出熱處理，在此，殘存晶格間 氧濃度成爲8 P p m a以下的氧析出熱處理，因係與經予 熱處理的晶圓之初期晶格間氧濃度或結晶成長時之熱經歷 有關，並不一定可予特定的。惟配合此等初期晶格間氧濃 度或熱經歷等的條件予以實驗性的設定即可。 至於本發明之氧析出熱處理所用的RTA裝置，可舉 出利用熱放射的燈管加熱器類之裝置。至於經予市售者， 例如可舉出Schutiak Microtech in ternationsl公司製造的 S H S - 2 8 0 0類裝置，此等並非特別複雜者，亦非爲 價昂者。另一方面，至於批次爐，可舉出東京electron公司 製造的2 - 8類裝置。 在此’表示本發明所用的矽單晶晶圓之急速加熱、急 速冷却裝置（RTA裝置）之一例。第4圖爲RTA裝置 之槪略圖。 第4圖之熱處理裝置10係具有由石英而成的室1， 在此室1內作成可熱處理晶圓般，加熱係利用由上下左右 圍繞室1般予以配置的加熱燈2予以進行。此燈係形成可 控制各自獨立之供給的電力。 經濟部智慧財產局員工消費合作社印製 氣體之供給側係予連接有未圖不的氧氣供給源及氮氣 供給源，以任意的混合比混合二者並可供給至室1內。 热體之排热側係裝設有自動關閉器（cawtoshutlei") 3，封鎖住外氣。自動關閉器3係藉由閘閥設置著可開閉 構成的未圖示之晶圓插入口。又於自動關閉器3設有氣體 排氣口，形成可調整爐內氣圍壓力。 -26 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 1233456 B7 五、發明說明（24 ) 因此，晶圓8係予配置於經予形成在石英托盤（tray )4上的三點支持部5之上。於托盤4之氣體導入口側， 設置著石英製緩衝器6，可防止導入氣體直接頂住晶圓8 〇 又，室1內設有未圖示的溫度測定用特殊窗，藉由經 予設置於室1之外部高溫計7，通過該特殊窗，可測定晶 圓8之温度。 藉由以上的熱處理裝置1 0，急速加熱、急速冷却晶 圚之處理係依下述般予以進行。 首先，利用鄰近熱處理裝置1 0並予配置的未圖示之 晶圓處理裝置，由插入口將晶圓8插入室1內，配置於托 盤4上後，關閉自動關閉器3。室1內爲指定的氣圍氣所 充滿著。 因此，供給電力至加熱燈2，將晶圓8升溫至例如 1 1 0 0〜1 3 0 0 °C之指定溫度。此時，至目的溫度爲 止所需的時間例如2 0秒左右。其次藉由於該溫度保持指 定時間，可對晶圓8施加高溫熱處理。若經過指定時間結 束高溫熱處理後，降低燈之輸出功，降低晶圓8之溫度。 此降溫亦例如可以2 0秒左右進行。最後，利用晶圓處理 裝置取出晶圓8，可結束熱處理。 以下，舉本發明之實施例及比較例並具體的說明，惟 本發明並非受此等所限定者。 (實施例1、比較例1 ) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) . 經濟部智慧財產局員工消費合作社印製 -27- 1233456 A7 Β7 五、發明說明（25 ) 利用C Z法，將5根方位< 1 〇 〇 >，直徑2〇〇 m m，導電型P型，電阻係數1 〇 〇 Ω · c m以上，初期 晶格間氧濃度1 0〜2 5 p p m a ( J E I D A )之矽單 晶棒提升，並予薄切加工成晶圓。因此，對此等晶圓進行 第3圖所示的5種類（A、B、C、D、E)之氧析出熱 處理。 於是，測定5種類之氧析出熱處理後之多晶圓的電阻 係數及殘存晶格間氧濃度後，爲測定對晶圓經予施加裝置 製造熱處理之際之氧施體的形成之影響，對各晶圓施加裝 置製造熱處理之4 5 0 °C，施以1 6小時之熱處理，再度 測定多晶圓之電阻係數。 且，電阻係數測定後以四探針法進行，晶格間氧濃度 測定係採用利用紅外線分光法之測定器的Biorad公司製造 的QS — 3〇〇並進行。 測定結果示於表1及第1圖。第1圖爲表不各氧析出 熱處理後的殘存晶格間氧濃度及裝置製造熱處理前後的電 阻係數之關係圖，第1圖之縱軸之例如標記1 · 〇 E + 0 . 5係表示1 · 0X105者。 (請先閱讀背面之注意事項再填寫本頁)
--線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -28 - 1233456 A7 B7 五、發明說明（26 ) 經濟部智慧財產局員工消費合作社印製 〈表1 > 析出熱處理 氧濃度（Ppma-JEIDA) 電阻係數（Ω · c m ) 初期晶格間 氧 殘存晶格間 氧 裝置製造熱 處理前 裝置製造熱 處理後 A 20 6.5 1 5000 8000 18 7.5 23000 9000 15 10 20000 80 13 12 5000 7 12 11 4500 6 B 20 4.5 1 7000 9000 18 4.5 1 5000 3000 15 6 23000 8300 13 7 1100 200 12 7 1000 210 C 20 11 6000 20 18 16 6200 7 15 14.5 8000 6 13 13 3000 4 12 12 3000 4 D 20 4.5 9000 6000 18 7 8000 350 15 13 7000 6 13 12.5 1 0000 5 12 11.5 9000 4 E 20 4.5 1500 2500 18 5 1100 2000 15 6 1000 800 13 7 1200 250 12 6.5 1100 300 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） •29- 1233456 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（27 ) 由表1及第1圖可顯而得知，不論初期晶格間氧濃度 或氧析出熱處理之熱處理條件，殘存晶格間氧濃度若爲8 P P m a以下時，由於氧施體較少發生，裝置製造熱處理 後的電阻係數之降低小，可知可確實保持1 〇 〇 Ω · c m 以上的電阻係數。 另一方面，殘存晶格間氧濃度超過1 0 p pm a者， 裝置製造熱處理後之電阻係數係極端的降低。亦即，在進 行於經予較易形成氧施體之3 5 0〜5 0 0 °C之溫度的電 極配線步驟等的裝置製造熱處理之情形，可知未能維持高 電阻係數。 且，於表1，裝置熱處理後的電阻係數與熱處理前比 較已降低者，係由於氧施體之發生，導電型由P型反轉成 N型者，反之電阻係數已增加者，在保持P型之狀態下仍 維持高電阻係數者。因此，於本發明，係藉由適當的設定 初期氧濃度析出熱處理等的條件，得知亦可製作P型高電 阻係數之C Z矽氧晶圓之製作。 (實施例2、比較例2 ) 利用紅外線干擾法測定實施例1、比較例1所用的矽 晶圓之內部缺陷密度。測定器爲採用Biorad公司製造的 〇 P P ( Optical Precipitate Profiler )，測定係由表面至內 部9 0 V m之深度領域觀察。本評估法所得的內部缺陷密 度，係氧析出物或積層缺陷之密度，惟其幾乎全爲氧析出 物。測定結果示於第2圖。第2圖爲表示矽晶圓之初期晶 (請先閱讀背面之注意事項再填寫本頁)
訂·- -•線_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -30 - 1233456 A7 --------B7 _ 五、發明說明（28 ) 格間氧濃度與內部缺陷密度之關係圖。 由第2圖，利用氧析出熱處理，殘存晶格間氧濃度或 爲8 p p m a以下時的本發明之c z矽晶圓，係初期晶格 間氧濃度即使爲1 3 p p m a以下的較低氧濃度時，可知 亦具有1 X 1 〇 9個/ c m 3以上的高內部缺陷密度。此爲 藉由施加適當的氧析出熱處理，作成殘存晶格間氧濃度在 8 p p m a以下，使發生足夠的氧析出物所致。亦即，與 經予製造的本發明有關之矽晶圓，係高電阻係數經予維持 的晶圓，成爲具有較高的排氣效果者。 另一方面，殘存晶格間氧濃度成爲1 〇 p p m a以上 的習用矽晶圓，在初期晶格間氧濃度較高的情形，內部缺 陷密度高，惟若初期晶格間氧濃度變低的情形，則內部缺 陷密度得知亦較1 X 1 0 9個/ c m 3低的情形。 亦即，如比較例1所示般，如習用的矽晶圓，殘存晶 格間氧濃度若較高時則未能維持高電阻係數，因此如習用 法般若降低初期晶格間氧濃度並欲維持高電阻係數時，則 可說不得不使排氣效果降低。亦即，在習用的矽晶圓欲使 高電阻係數之維持及筒排氣效果同時成立係不可能的。 (實施例3 ) 準備利用C Z法製作的方位〈1 0 〇 >，直徑1 5 0 nm，導電型P型，電阻係數之面內分布在4 4 0 0〜 7 ◦ Ο 〇 Ω · c m之範圍，初期晶格間氧濃度約1 7 · 9 p pm a之晶圓作爲基底ηθ圓’與基底晶圓相同直徑、方 本紙張尺度適用中關家標準（CNS)A4規格（21Q x 297公爱)「31 - (請先閱讀背面之注意事項再填寫本頁) . --線· 經濟部智慧財產局員工消費合作社印製 1233456 A7 ----- -B7___ 五、發明說明（29 ) 位、導電型、電阻係數i 〇〜2 Ο Ω · c m，初期晶格間 氧濃度1 5 p p m a之銲線晶圓。 於此銲線晶圓之表面上形成熱氧化膜4 0 0 n m後通 過此熱氧化膜植入氯離子（植入能量1 〇 〇 k e V，劑量 8 x 1 〇 1 6 / c m 2 )。因此，在室溫下使此銲線晶圓與 基底晶圓附著，藉由施加5 0 0°C，3 0分鐘之熱處理， 以氫離子植入層剝離銲線晶圓，製作出具有厚度約〇 . 4 //m之SO I層之貼合SO I晶圓。 其後，兼具爲使貼合強度提高而採的結合熱處理及基 底晶圓之氧析出熱處理，施加與實施例1之熱處理D相同 條件之三段熱處理後，利用蝕刻S 0 I晶圓背面之氧化膜 予以去除，測定基底晶圓之殘存晶格間氧濃度及電阻係數 。其結果，基底晶圓之殘存晶格間氧濃度濃度約5 . 4 ppma ，電阻係數爲400 0〜6300Ω· cm之範 圍，得知可維持與初期的電阻係數相同水準的高電阻係數 〇 再者，於此S〇I晶圓施加4 5 0 °C，1 6小時之熱 處理，再度測定基底晶圓之電阻係數時，在氧施體容易發 生的溫度儘管已進行熱處理，得知電阻係數可維持 3 0 0 0 Ω · c m以上的高電阻係數。 (實施例4 ) 利用C Z法製作矽晶單棒，由而採用線鋸薄切成晶圓 狀後，經過通常進行的修成圓角、磨擦、化學蝕刻等步驟 (請先閱讀背面之注意事項再填寫本頁)
.. --線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -32- 1233456 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（30 ) ，製作直徑15〇111111、方位<1〇〇>、導電型？型、 電阻係數約1 1 2 0 0 Ω · c m、初期氧濃度1 7 . 6 P P m a之C W，準備此作爲基底晶圓◦且，在製作此 C W之際，在通常的C W製作步驟不進行一般進行的施體 消除熱處理。 又，至於銲線晶圓，係準備直徑1 5 0 m m、方位< 100>、導電型P型、電阻係數1〇〜20Ω· cm、 初期氧濃度約1 5 P P m a之鏡面硏磨晶圓，於此銲線晶 圓之表面上形成5 0 0 nm之熱氧化膜。 因此，對已準備成基底晶圓之C W，至於氧析出熱處 理之三段熱處理之中，進行初段熱處理（5 0 0 °C、4小 時、氮氣圍）及第二段之熱處理（8 0 0 °C、6小時、氮 氣圍氣）後，三段硏磨另一面（一次硏磨、二次硏磨、加 工硏磨（最終硏磨））作爲鏡面硏磨晶圓。 其後，介由氧化膜在室溫使銲線晶圓及基底晶圓之鏡 面相互間附著，爲使貼合強度提高而採的熱處理，兼有氧 析出熱處理之第三段熱處理，在進行1 1 0 0 °C、1 0小 時之熱處理（致熱性氧化）後，硏削、硏磨銲線晶圓並予 薄膜化，製作具有厚度約5 // m之S〇I層的S〇I晶圓 〇 利用蝕刻去除經予製作的s〇I晶圓之基底晶圓背面 的氧化膜，測定基底晶圓之殘存晶格間氧濃度、電阻係數 、內部缺陷密度。再者，對此S 0 I晶圓，進行初段 1 2 0 0°C、3 0分鐘之高溫熱處理作爲裝置製造熱處理 (請先閱讀背面之注意事項再填寫本頁)
線. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -33- 經濟部智慧財產局員工消費合作社印製 1233456 A7 __________Β7__ 五、發明說明（3!) 後’施以4 5 〇 °C、5小時之熱處理，再度測定基底晶圓 之殘存晶格間氧濃度、電阻係數、內部缺陷密度。此等結 果不於表2。 〈表2 > 初期 結合熱處理後 裝置熱處理後 電阻率、導電 1 1200 Ω c m 9980 Ω c m 3520 Ω c m N 型 P型 N型 型 晶格間氧濃度 1 7.6ppma 7.2ppma 7.2ppma 氧析出物密度 — 1.05 X 1.05 X 1 010/cm3 1 010/cm3 由上述結果，本發明之S〇I晶圓之基底晶圓，係在 結合熱處理後會有高密度的氧析出物，可知能維持與初期 的電阻係數幾乎不改變的高電阻係數。又，模倣裝置製造 熱處理並儘管在初段進行1 2 0 0 t之高溫熱處理，氧析 出物溶解且不使晶格間氧增加下，藉由其後約4 0 0 °C、 5小時之熱處理、電阻係數雖會多少降低’但可知依然保 持著3 Ο Ο Ο Ω · c m以上的高電阻係數。 (實施例5、比較例3 ) 利用C Z法，將5根方位< 1 0 〇 >、直徑2〇0 m m、導電型P型、電阻係數1〇〜1〇〇〇〇 Ω · c m 、初期晶格間氧濃度1 〇〜2 5 p p m a之矽單晶棒提升 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） ：34^ " (請先閱讀背面之注意事項再填寫本頁)
1233456 A7 B7 五、發明說明（32 ) ’並予薄切加工成晶圓，因此，測定此等晶圓之電阻係數 及初期晶格間氧濃度後，進行與實施例1、比較例1已進 行的氧析出熱處理D (參閱第3圖）相同的三段熱處理。 已施行上述熱處理後，進行晶圓之殘存晶格間氧濃度 、氧析出物密度、氧析出物尺度及形狀之測定。且關於多 測定、與析出物之尺度與形狀之測定有關，藉由穿透型電 子顯微鏡，又析出物密度測定，係利用前述的0 P P法， 關於其他測定，與前述實施例1、實施例2同法進行。 再者，對以與已進行前述測定之晶圓相同條件製作的 其他晶圓，爲比較耐滑動性，以在1 1 〇 〇 °c、 1 1 5 cr C、1 2 Ο 0 °C之任一溫度進行2小時之熱處理 ，利用“X射線構形儀、檢查有無發生滑動。其結果亦包含 前述測定結果示於表3。 (請先閱讀背面之注意事項再填寫本頁)
. 經濟部智慧財產局員工消費合作社印製 -35- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I233456 A7 B7 3 > 經濟部智慧財產局員工消費合作社印製 五、發明說明（33 ) 電阻係數 初期晶格 殘存晶格 氧析出物密度 氧析出物尺度平 熱處理溫 滑動發生 間氧濃度 間氧濃度 均値(nm) 度 之有無 (ppma) (ppma) (X 1010/cm3) 多面體 板狀 (°〇 17.8 5.1 1.42 〜L65 150 1200 Μ ^74k 17.9 5.1 1.41-1.61 190 300 1150 無 17.8 5.0 1.51-1.56 204 400 1100 並 _9.15k 17.7 5.4 0.40 〜0.45 206 400 1100 Μ j\w -2145k 17.7 5.2 037-0.42 210 370 1100 Μ j\\\ 9.70k 17.7 5.3 0.30-0.39 222 1100 Μ _I2J8k_ 17.2 6.0 0.33-0.47 212 1100 Μ 9.00k 17.5 5.9 0.35-0.50 300 500 1100 Μ j\\\ 10 --—.. 18.0 6.0 1.5 〜2.0 235 400 1100 Μ j \ \\ 50 18.1 6.1 1.5 〜2.0 215 400 1100 Μ j\\\ 100 18.0 5.9 1.5-2.0 220 400 1100 Μ j \ \\ 7.0k 15.0 13.0 <0.01 1100 有 10.0k 13.0 12.5 <0.01 _ — 1200 有 50 14.0 13.0 <0.01 1100 有 20 14.5 13.5 <0.01 — 一 1150 有 由表3之結果，若初期晶格間氧濃度爲1 0〜2 5 P P m a且殘存晶格間氧濃度爲8 p p m a以下的晶圓時 ，則不論熱處理前之電阻係數的大小，即使進行 1 1 0 0 °C以上的高溫之熱處理，可知亦不發生滑動移位 (請先閱讀背面之注意事項再填寫本頁)
訂： -線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -36- 1233456 A7 R7 五、發明說明（34 ) 的情形。又，此等晶圓之氧析出物之密度爲1 X 1 〇 8〜 2 x 1 01°個/cm3，氧析出物之形狀及尺度在多面體 之情形2 0 〇 n m以上，板狀之情形2 3 0 n m以上，亦 可確認出無滑動之發生。 另一方面，即使初期晶格間氧濃度爲1 0〜2 5 PPma ，氧析出處理後之殘存氧濃度超過8ppma@ 晶圓’若其後進行1 1 〇 〇 t以上的高溫熱處理時，則可 知發生滑動移位之情形。 且，本發明係並非受上述實施形態所限定者。上述實 施形態，係例示，具有與本發明之申請專利範圍所記載的 技術思想實質上相同的構成，達成同樣的作用功效者，即 使不論何者均亦包含於本發明之技術範圍內。 例如，在上述實施形態，對製造直徑2 0 0 m m之矽 晶圓的情形予以說明，惟本發明原則不論晶圓直徑如何均 可適用，例如直徑1 0 0〜4 0 0 m m或該等以上的矽晶 圓亦可適用。 (請先閱讀背面之注意事項再填寫本頁) 訂· 線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -37 -

Claims (1)

  1. 六、申請專利範圍 第89 1 03 9 1 3號專利申請案 中文申請專利範圍修正本 民國94年1月31日修正 1 · 一種砂晶圓之製造方法，係矽晶圓之製造方法， 其特徵在於利用C Z (查克拉斯基）法可成長出電阻係數 1〇Ο Ώ · c m以上，且初期晶格間氧濃度在1 〇〜2 5 p p m a之矽單晶棒，將該矽單晶棒加工成晶圓，對該晶 圓進行氧析出熱處理，使晶圓中的殘留晶格間氧濃度在8 p p m a以下。 2 · —種矽晶圓，其特徵係對於電阻係數1 〇 〇 Ω · c m以上且初期晶格間氧濃度1 〇〜2 5 p p m a之5夕單 晶圓進行氧析出熱處理製造的矽晶圓，殘存晶格間氧濃度 爲8 ρ p m a以下。 3 · —種矽晶圓，其特徵係對於電阻係數1 〇 〇 Q · c m以上且初期晶格間氧濃度1 〇〜2 5 p p m a之矽晶 圓，進行3 5 0〜5 0 0 °C之裝置製造熱處理後的電阻係 數保持在1 Ο Ο Ω · c m以上。 4 .如申請專利範圍第2項之矽晶圓，係於排氣熱處 理後或裝置製造熱處理後內部缺陷密度爲1 X 1 〇 8〜2 X 1 0 1 0 個 / c m 3。 5 .如申請專利範圍第3項之矽晶圓，係於排氣熱處 理後或裝置製造熱處理後內部缺陷密度爲1 X 1 0 8〜2 X 1 〇 1 ° 個 / c m 3 。 6 · —種矽晶圓，其特徵係電阻係數爲1 〇 〇 Ω · 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — rl·----费！ (請先閱讀背面之注意事項再填寫本頁) 、言. 經濟部智慧財產局員工消費合作社印製 1233456 A8 B8 C8 D8 六、申請專利範圍 c m以上的矽晶圓，晶格間氧濃度在§ p p m a以下，且 內部缺陷密度爲1 X 1 0 8〜2 X 1 0 1 〇個/ c m 3。 (請先閱讀背面之注意事項再填寫本頁) 7 · —種貼合S〇I晶圓，係將申請專利範圍第2至 6項中任一項之砂晶圓供基底晶圓用。 8 · —種貼合S〇I晶圓之製造方法，其係具有：經 由氧化膜使銲線晶圓與基底晶圓密著的步驟，施加結合熱 處理使之牢固結合的步驟，及使銲線晶圓薄膜化，形成 S〇I層之步驟之貼合S〇I晶圓的製造方法，其特徵爲 前述基底晶圓係採用電阻係數1 〇 〇 Ω · c m以上，初期 晶格間氧濃度爲1 0〜2 5 p p m a之矽晶圓，而前述結 合熱處理係需進行使基底晶圓中之殘留晶格間氧濃度爲8 p p m a以下之熱處理。 9 ·如申請專利範圍第8項之貼合S〇I晶圓之製造 方法，其係於該基底晶圓及銲線晶圓附著的步驟之前，將 前述所用的基底晶圓作成已進行氧析出熱處理之至少一部 分的晶圓。 經濟部智慧財產局員工消費合作社印製 1 0 ·如申請專利範圍第9項之貼合S〇I晶圓之製 造方法，其係於該基底晶圓之最終硏磨前，進行前述基底 晶圓所進行之氧析出熱處理之至少一部分。 1 1 . 一種矽晶圓之製造方法，其係製造矽晶圓之方法， 其特徵係藉由查克拉斯基（CZ)法使初期晶格間氧濃度爲10 〜25PPma之矽單晶棒成長，將該矽單晶棒加工成晶圓，對於 該晶圓進行其初段1 1 00t以上之高溫熱處理的氧析出熱處 理，使晶圓表面之晶格間氧向外方擴散，在該晶圓上形成DZ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -2- 經濟部智慧財產局員工消費合作社印製 1233456 A8 B8 C8 _ D8 六、申請專利範圍 ^ ^ 層（無缺陷層），晶圓中之殘存晶格間氧濃度爲8ppm a以下* 1 2 .如申請專利範圍第1 1項之矽晶圓之製造方法 ，係進行氧析出熱處理，使晶圓中的殘存晶格間氧濃度^ 在6 ρ p m a以下。 1 3 ·如申請專利範圍第1項、第1 1項、第1 2項 中任一項之矽晶圓之製造方法，係於該晶圓之最終硏磨前 進行前述矽晶圓之氧析出熱處理。 1 4 · 一種砂晶圓，其特徵在於晶圓中之晶格間氧濃 度爲8 ρ pm a以下，且氧析出物密度在1 xi 〇8〜2 X 1 〇 1 0 個 / c m 3 。 1 5 .如申請專利範圍第1 4項之矽晶圓，其中前述 晶格間氧濃度在6 p p m a以下。 1 6 .如申請專利範圍第1 4項或第1 5項之5夕晶® ，其中前述矽晶圓中之氧析出物係具有 2 0 0 nm以上之尺寸之多面體或具有2 3 Ο ηηι以 寸的板狀體。 1 7 . —種磊晶晶圓，係於申請專利範圍第2項$ 6項之矽晶圓之表面上形成有磊晶層而成。 1 8 . —種磊晶晶圓，係於申請專利範圍第1 4 $ & 矽晶圓之表面上形成有磊晶層而成。 1 9 . 一種磊晶晶圓，係於申請專利範圍第1 5 11 $ 矽晶圓之表面上形成有磊晶層而成。 2 0 . —種磊晶晶圓，係於申請專利範圍第1 6 $ β 矽晶圓之表面上形成有磊晶層而成。 (請先閲讀背面之注意事項再填寫本頁)
    本纸張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐）
TW089103913A 1999-03-16 2000-03-04 Production method for silicon wafer and silicon wafer TWI233456B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7096399 1999-03-16
JP24137099 1999-08-27

Publications (1)

Publication Number Publication Date
TWI233456B true TWI233456B (en) 2005-06-01

Family

ID=26412077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089103913A TWI233456B (en) 1999-03-16 2000-03-04 Production method for silicon wafer and silicon wafer

Country Status (7)

Country Link
US (1) US6544656B1 (zh)
EP (2) EP2037009B1 (zh)
JP (1) JP3750526B2 (zh)
KR (1) KR100701341B1 (zh)
DE (1) DE60041309D1 (zh)
TW (1) TWI233456B (zh)
WO (1) WO2000055397A1 (zh)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK195886A (da) * 1986-04-29 1987-10-30 Niels Hvilsted Arbejdscylinder med stempel og med en magnetisk anordning til bestemmelse af en stempelposition
EP2037009B1 (en) 1999-03-16 2013-07-31 Shin-Etsu Handotai Co., Ltd. Method for producing a bonded SOI wafer
JP4605876B2 (ja) 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP2002184779A (ja) * 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
JP2002289820A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
KR100745312B1 (ko) * 2001-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어
KR20040037031A (ko) 2001-06-22 2004-05-04 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이온 주입에 의한 고유 게터링을 갖는 실리콘 온인슐레이터 구조 제조 방법
EP1406294A4 (en) * 2001-07-10 2007-09-12 Shinetsu Handotai Kk PROCESS FOR PRODUCING SILICON WAFER, EPITAXIAL SILICON WAFER, AND EPITAXIAL SILICON WAFER
JP2003068744A (ja) * 2001-08-30 2003-03-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
US6669777B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. Method of producing a high resistivity silicon wafer utilizing heat treatment that occurs during device fabrication
US6583024B1 (en) 2001-12-06 2003-06-24 Seh America, Inc. High resistivity silicon wafer with thick epitaxial layer and method of producing same
US6673147B2 (en) 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
US6669775B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. High resistivity silicon wafer produced by a controlled pull rate czochralski method
US6565652B1 (en) 2001-12-06 2003-05-20 Seh America, Inc. High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
EP1879224A3 (en) 2002-04-10 2008-10-29 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
CN1324664C (zh) * 2002-04-10 2007-07-04 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
JP2007235153A (ja) * 2002-04-26 2007-09-13 Sumco Corp 高抵抗シリコンウエーハ及びその製造方法
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
WO2004008521A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Mitsubishi Silicon Corporation 高抵抗シリコンウエーハ及びその製造方法
JP2004111722A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置
JP4154471B2 (ja) * 2002-11-15 2008-09-24 富士通株式会社 半導体装置の製造方法
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
US7112509B2 (en) 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
JP3985768B2 (ja) 2003-10-16 2007-10-03 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハの製造方法
CN100461349C (zh) * 2003-10-21 2009-02-11 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
FR2867607B1 (fr) * 2004-03-10 2006-07-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant
JP2005333090A (ja) * 2004-05-21 2005-12-02 Sumco Corp Ｐ型シリコンウェーハおよびその熱処理方法
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP4826994B2 (ja) * 2004-09-13 2011-11-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法
KR101111436B1 (ko) * 2004-09-13 2012-02-15 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
JP4667030B2 (ja) * 2004-12-10 2011-04-06 キヤノン株式会社 固体撮像装置用の半導体基板とその製造方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
DE102006002903A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
WO2007085387A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
FR2896618B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
JP5103745B2 (ja) 2006-01-31 2012-12-19 株式会社Ｓｕｍｃｏ 高周波ダイオードおよびその製造方法
JP5076326B2 (ja) * 2006-01-31 2012-11-21 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
JP2008004900A (ja) * 2006-06-26 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
TW200818327A (en) * 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
EP1950803B1 (en) * 2007-01-24 2011-07-27 S.O.I.TEC Silicon on Insulator Technologies S.A. Method for manufacturing silicon on Insulator wafers and corresponding wafer
JP5239183B2 (ja) * 2007-03-20 2013-07-17 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハ及びその製造方法
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US8128749B2 (en) * 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
JP5137670B2 (ja) * 2008-04-23 2013-02-06 信越化学工業株式会社 多結晶シリコンロッドの製造方法
JP2010034303A (ja) * 2008-07-29 2010-02-12 Sumco Corp 半導体ウェーハの製造方法
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
US8263484B2 (en) 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
KR101507360B1 (ko) * 2009-03-25 2015-03-31 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
DE112011100479B4 (de) * 2010-02-08 2019-11-28 Sumco Corporation Verfahren zur Herstellung eines Siliziumwafers
JP5510256B2 (ja) * 2010-10-06 2014-06-04 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US8476146B2 (en) 2010-12-03 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing wafer distortion through a low CTE layer
US9123671B2 (en) 2010-12-30 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon wafer strength enhancement
GB2489923A (en) * 2011-04-06 2012-10-17 Isis Innovation Processing a silicon wafer for a high frequency electronic circuit
US20140299872A1 (en) 2011-04-06 2014-10-09 Isis Innovation Limited Heterogeneous intergration of group iii-v or ii-vi materials with silicon or germanium
JP5984448B2 (ja) * 2012-03-26 2016-09-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP5849878B2 (ja) * 2012-07-17 2016-02-03 信越半導体株式会社 シリコン単結晶育成方法
JPWO2014041736A1 (ja) * 2012-09-13 2016-08-12 パナソニックＩｐマネジメント株式会社 窒化物半導体構造物
FR2997096B1 (fr) * 2012-10-23 2014-11-28 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
KR101464566B1 (ko) * 2013-02-21 2014-11-24 주식회사 엘지실트론 실리콘 웨이퍼
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
JP5938113B1 (ja) * 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN105543951B (zh) * 2016-01-21 2019-01-01 浙江金瑞泓科技股份有限公司 一种在高COP硅单晶衬底上制备200mm-300mm低缺陷外延片的方法
FR3051968B1 (fr) 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
CN111201341B (zh) 2016-06-08 2023-04-04 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
SG11201900068PA (en) * 2016-07-06 2019-02-27 Tokuyama Corp Single crystal silicon plate-shaped body and production method therefor
FR3058561B1 (fr) 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
JP6254748B1 (ja) * 2016-11-14 2017-12-27 信越化学工業株式会社 高光電変換効率太陽電池の製造方法及び高光電変換効率太陽電池
JP6696917B2 (ja) 2017-01-18 2020-05-20 信越化学工業株式会社 複合基板の製造方法
FR3062238A1 (fr) 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
FR3064820B1 (fr) 2017-03-31 2019-11-29 Soitec Procede d'ajustement de l'etat de contrainte d'un film piezoelectrique
JP2019094224A (ja) 2017-11-21 2019-06-20 信越半導体株式会社 シリコン単結晶の育成方法
US20210183691A1 (en) 2018-07-05 2021-06-17 Soitec Substrate for an integrated radiofrequency device, and process for manufacturing same
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
JP7345245B2 (ja) * 2018-11-13 2023-09-15 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3098642B1 (fr) 2019-07-12 2021-06-11 Soitec Silicon On Insulator procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
EP4010519A4 (en) 2019-08-09 2023-09-13 Leading Edge Equipment Technologies, Inc. PRODUCING A RIBBON OR SLICE WITH REGIONS OF LOW OXYGEN CONCENTRATION
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
JP2020120128A (ja) * 2020-04-23 2020-08-06 信越化学工業株式会社 複合基板
JP7347318B2 (ja) * 2020-04-28 2023-09-20 信越半導体株式会社 貼り合わせｓｏｉウェーハのベースウェーハの抵抗率測定方法
JP2023535319A (ja) 2020-07-28 2023-08-17 ソイテック 電荷トラップ層が設けられたキャリア基板に薄層を転写するプロセス
FR3113184B1 (fr) 2020-07-28 2022-09-16 Soitec Silicon On Insulator Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
FR3121548B1 (fr) 2021-03-30 2024-02-16 Soitec Silicon On Insulator Procede de preparation d’un substrat avance, notamment pour des applications photoniques
FR3119929B1 (fr) * 2021-02-15 2023-11-03 Soitec Silicon On Insulator Procede de fabrication d’une structure adaptee pour les applications radiofrequences, et substrat support pour ladite structure
CN114156179A (zh) * 2021-10-29 2022-03-08 中国科学院上海微系统与信息技术研究所 一种改善绝缘层上硅晶圆表面粗糙度的方法
FR3129028B1 (fr) 2021-11-09 2023-11-10 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3129029B1 (fr) 2021-11-09 2023-09-29 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3137493A1 (fr) 2022-06-29 2024-01-05 Soitec Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques
FR3137490B1 (fr) 2022-07-04 2024-05-31 Soitec Silicon On Insulator Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques
FR3145444A1 (fr) 2023-01-27 2024-08-02 Soitec Structure comprenant une couche superficielle reportee sur un support muni d’une couche de piegeage de charges a contamination limitee et procede de fabrication

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0615998B2 (ja) * 1986-09-12 1994-03-02 三菱重工業株式会社 排煙拡散試験法
JPH0810695B2 (ja) 1986-10-02 1996-01-31 ソニー株式会社 半導体基板の製法
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
JP2732967B2 (ja) 1991-08-30 1998-03-30 信越化学工業株式会社 高抵抗シリコンウエハ−の製造方法
US5418172A (en) * 1993-06-29 1995-05-23 Memc Electronic Materials S.P.A. Method for detecting sources of contamination in silicon using a contamination monitor wafer
JP3232168B2 (ja) * 1993-07-02 2001-11-26 三菱電機株式会社 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置
JPH07235507A (ja) 1994-02-25 1995-09-05 Toshiba Corp 半導体装置の製造方法
JP2895743B2 (ja) * 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP3474261B2 (ja) 1994-05-17 2003-12-08 東京エレクトロン株式会社 熱処理方法
JPH0810695A (ja) 1994-07-04 1996-01-16 Sekisui Chem Co Ltd 防曇性被覆物品の製造方法
JPH09190954A (ja) 1996-01-10 1997-07-22 Sumitomo Sitix Corp 半導体基板およびその製造方法
JPH09251961A (ja) 1996-03-15 1997-09-22 Toshiba Corp 熱処理用ボート
JPH10150048A (ja) 1996-11-15 1998-06-02 Sumitomo Sitix Corp 半導体基板
KR100240023B1 (ko) * 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
JPH11314997A (ja) * 1998-05-01 1999-11-16 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶ウェーハの製造方法
EP2037009B1 (en) 1999-03-16 2013-07-31 Shin-Etsu Handotai Co., Ltd. Method for producing a bonded SOI wafer

Also Published As

Publication number Publication date
EP2037009A3 (en) 2011-10-12
EP1087041A4 (en) 2007-02-21
WO2000055397A1 (fr) 2000-09-21
KR20010071250A (ko) 2001-07-28
EP1087041A1 (en) 2001-03-28
KR100701341B1 (ko) 2007-03-29
EP2037009B1 (en) 2013-07-31
EP2037009A2 (en) 2009-03-18
DE60041309D1 (de) 2009-02-26
JP3750526B2 (ja) 2006-03-01
EP1087041B1 (en) 2009-01-07
US6544656B1 (en) 2003-04-08

Similar Documents

Publication Publication Date Title
TWI233456B (en) Production method for silicon wafer and silicon wafer
TW505709B (en) A method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
EP1914795B1 (en) Silicon wafer for semiconductor and manufacturing method thereof
TW583351B (en) A method of producing a bonded wafer and the bonded wafer
EP1326270B1 (en) Method of manufacturing asilicon wafer and a silicon epitaxial wafer
JP2004537161A (ja) 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
WO2006003812A1 (ja) シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
US20030104222A1 (en) Silicon wafer and epitaxial silicon wafer
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
US7537657B2 (en) Silicon wafer and process for producing it
KR100850333B1 (ko) 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
KR102001326B1 (ko) 에피택셜하게 코팅된 반도체 웨이퍼, 및 에피택셜하게 코팅된 반도체 웨이퍼를 생산하는 방법
JP3381816B2 (ja) 半導体基板の製造方法
US10867791B2 (en) Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer
US20110052923A1 (en) Method of producing epitaxial wafer as well as epitaxial wafer
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
US5574307A (en) Semiconductor device and method of producing the same
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP2505222B2 (ja) 半絶縁体ＧａＡｓ基板の製造方法
KR100745312B1 (ko) 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어
JP2011003577A (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JPH09199380A (ja) エピタキシャルウエハ用シリコン基板及びその製造方法
JP2004087665A (ja) 高抵抗シリコンウエーハ
US20040259321A1 (en) Reducing processing induced stress

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent