FR3145444A1 - Structure comprenant une couche superficielle reportee sur un support muni d’une couche de piegeage de charges a contamination limitee et procede de fabrication - Google Patents

Structure comprenant une couche superficielle reportee sur un support muni d’une couche de piegeage de charges a contamination limitee et procede de fabrication Download PDF

Info

Publication number
FR3145444A1
FR3145444A1 FR2300760A FR2300760A FR3145444A1 FR 3145444 A1 FR3145444 A1 FR 3145444A1 FR 2300760 A FR2300760 A FR 2300760A FR 2300760 A FR2300760 A FR 2300760A FR 3145444 A1 FR3145444 A1 FR 3145444A1
Authority
FR
France
Prior art keywords
layer
dielectric layer
charge trapping
trapping layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2300760A
Other languages
English (en)
Inventor
Isabelle Bertrand
Alexis Drouin
Morgane Logiou
Marcel Broekaart
Raphaël CAULMILONE
MOUREY Odile
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR2300760A priority Critical patent/FR3145444A1/fr
Priority to PCT/EP2023/087972 priority patent/WO2024156465A1/fr
Publication of FR3145444A1 publication Critical patent/FR3145444A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Dispositif comprenant une couche superficielle (20) ferroélectrique contenant du lithium ; une couche diélectrique (16) comprenant un oxyde et disposée en contact avec la couche superficielle ferroélectrique ; et un substrat (10) en contact avec la couche diélectrique, le substrat comprenant une couche (14) de piégeage de charges disposée sur un support (12), la couche (14) de piégeage de charges étant disposée entre le support (12) et la couche diélectrique (16), la couche diélectrique (16) présentant une épaisseur comprise entre 150 nm et 500 nm, de préférence entre 150 nm et 300 nm ; et une concentration d’azote dans la couche diélectrique (16) et une rugosité de surface de la couche (14) de piégeage de charges étant telles que la couche (14) de piégeage de charges présente une dose de lithium inférieure à 5.1011 at/cm2. Figure à publier avec l’abrégé : Fig. 1

Description

STRUCTURE COMPRENANT UNE COUCHE SUPERFICIELLE REPORTEE SUR UN SUPPORT MUNI D’UNE COUCHE DE PIEGEAGE DE CHARGES A CONTAMINATION LIMITEE ET PROCEDE DE FABRICATION DOMAINE TECHNIQUE DE L’INVENTION
L'invention concerne une structure comprenant une couche superficielle reportée sur un support muni d’une couche de piégeage de charges, la structure étant capable de limiter la pollution de la couche de piégeage de charges par des contaminants. L’invention s’étend à un procédé de fabrication de cette structure.
ARRIERE PLAN TECHNOLOGIQUE
Les dispositifs intégrés sont usuellement élaborés sur des substrats en forme de plaquettes, qui servent principalement de support à leur fabrication. Toutefois, l’accroissement du degré d’intégration et des performances attendues de ces dispositifs entrainent un couplage de plus en plus important entre leurs performances et les caractéristiques du substrat sur lequel ils sont formés. C’est particulièrement le cas des dispositifs radiofréquences (RF), traitant des signaux dont la fréquence est comprise entre environ 3kHz et 300GHz, qui trouvent notamment leur application dans le domaine des télécommunications (téléphonie, Wi-Fi, Bluetooth…).
A titre d’exemple de couplage dispositif/substrat, les champs électromagnétiques, issus des signaux hautes fréquences se propageant dans les dispositifs, pénètrent dans la profondeur du substrat et interagissent avec les éventuels porteurs de charges électriques qui s’y trouvent. Il s’en suit une consommation inutile d’une partie de l’énergie du signal par perte d’insertion et des influences possibles entre composants par diaphonie (« crosstalk » selon la terminologie anglo-saxonne).
On connaît ainsi les substrats de silicium sur isolant hautement résistif (HR SOI, pour « High Resistivity Silicon On Insulator » selon la terminologie anglo-saxonne habituellement employée) comprenant un substrat support en silicium présentant une résistivité supérieure à 1 kOhm.cm, une couche diélectrique sur le substrat support, et une couche superficielle de silicium disposée sur la couche diélectrique. Le substrat support peut également comporter une couche de piégeage de charges qui sera disposée du côté de la couche diélectrique, préférablement en contact avec celle-ci. La couche de piégeage peut comprendre du silicium polycristallin non dopé. La fabrication de ce type de substrat est par exemple décrite dans les documents FR2860341, FR2933233, FR2953640, US2015115480, US7268060, US6544656 ou WO20211008742.
On connait également des dispositifs à ondes élastiques de surface (SAW pour Surface Acoustic Wave en terminologie anglaise) à structures composites intégrant une couche superficielle de matériau ferroélectrique et une couche de piégeage de charge, formant un substrat similaire à celui décrit dans le paragraphe précédent, comme détaillé par exemple dans le document WO 2020/200986. Ces dispositifs sont employés dans de nombreuses applications, et en particulier dans les applications électroniques où ils forment l’élément central de filtres, d’oscillateurs, de lignes de retard ou encore de transformateurs.
Lorsqu'un signal électrique alternatif est appliqué à un transducteur formé d’une ou plusieurs électrodes en contact avec le matériau ferroélectrique, outre une onde électrique telle que décrite plus haut, un signal mécanique correspondant (c'est-à-dire une oscillation ou une vibration) est généré au niveau de ce matériau : le signal électrique est traduit en un signal mécanique présentant une dépendance en fréquence par rapport au signal électrique alternatif, dépendance qui est fonction des caractéristiques de la ou des électrodes, des propriétés du matériau ferroélectrique et d'autres facteurs dont les caractéristiques du support semiconducteur du dispositif.
Or, les dispositifs à ondes élastiques exploitent cette dépendance pour fournir une ou plusieurs fonctions dépendantes de la fréquence, et donc des caractéristiques du support. Une couche diélectrique interposée entre la couche ferroélectrique et son support permettent d’améliorer le comportement mécanique du transducteur, et plus particulièrement de limiter l’apparition de réponses parasites, les pertes induites liés aux propriétés du substrat et des effets d’interfaces au sein de l’empilement. Augmenter les fréquences de travail peut nécessiter un amincissement de la couche diélectrique pour des raisons purement mécaniques.
Que l’on considère des substrats semiconducteurs ou des substrats ferroélectriques, la problématique est la même : La couche de piégeage de charge, en capturant d’éventuels porteurs de charges électriques, limite les interactions avec les champs électromagnétiques issus des signaux hautes fréquences issus des dispositifs formés sur le substrat et permet a ces dispositif d’atteindre de hauts niveaux de performances.
Cependant, une tendance continue dans l’évolution de ces dispositifs est d’employer des fréquences de travail de plus en plus élevées, qui nécessitent des couches diélectriques, interposées entre la couche superficielle et la couche de piégeage, de plus en plus minces.
Or, l’amincissement des couches diélectriques favorise la diffusion vers la couche de piégeage de charges d’espèces contaminantes telles que l’hydrogène inclus originellement dans la couche superficielle ou apporté lors de de la fabrication des dispositifs ou le lithium dans le cas de couche superficielles ferroélectriques faites de de niobate de lithium ou de tantalate de lithium.
Par diffusion à travers la couche diélectrique, ces espèces contaminantes occupent les sites de piégeages de charges électriques de la couche de piégeage, réduisant l’efficacité de cette dernière et compromettant les performances générales des dispositifs.
La présente invention a pour but de traiter, au moins en partie, ce problème de contamination de la couche de piégeage de charges électriques exacerbée par la minceur de la couche diélectrique. Elle vise plus particulièrement à proposer une structure comprenant une couche superficielle reportée sur un support muni d’une couche de piégeage de charges électriques limitant la contamination de cette dernière ainsi qu’un procédé permettant la fabrication d’une telle structure.
En vue de la réalisation de ce but, l’objet de l’invention est un dispositif comprenant une couche superficielle ferroélectrique contenant du lithium ; une couche diélectrique comprenant un oxyde et disposée en contact avec la couche superficielle ferroélectrique ; et un substrat en contact avec la couche diélectrique, le substrat comprenant une couche de piégeage de charges disposée sur un support, la couche de piégeage de charges étant disposée entre le support et la couche diélectrique, dispositif dans lequel la couche diélectrique présente une épaisseur comprise entre 150 nm et 500 nm, de préférence entre 150 nm et 300 nm ; et une concentration d’azote dans la couche diélectrique et une rugosité de surface de la couche de piégeage de charges sont telles que la couche de piégeage de charges présente une dose de lithium inférieure à 5.1011at/cm2.
Un avantage de la structure selon l’invention est de maintenir l’efficacité de la fonction de piégeage de la couche de piégeage de charges électriques même lorsque la couche diélectrique séparant la couche de piégeage de charges de la couche superficielle est amincie, ceci en évitant sa contamination par des espèces chimiques susceptible de passiver les sites de piégeage de charge, en particulier l’hydrogène et le lithium présent dans la couche superficielle.
En conséquence, la structure selon l’invention permet de fournir des substrats en vue de la fabrication de composants comprenant des couches piézoélectriques et conçus pour fonctionner à hautes fréquences et présentant d’excellentes performances.
Selon des caractéristiques additionnelles non-limitative du premier aspect de l’invention, considérées individuellement ou selon toute combinaison techniquement réalisable :
  • la concentration en azote de la couche diélectrique peut être comprise entre 5.1020at/cm3et 1022at/cm3; et la rugosité de surface de la couche de piégeage peut être inférieure, en mesure pic-vallée, à 800 nm, de préférence inférieure à 400 nm, et encore plus préférentiellement inférieure à 100 nm ;
- la couche diélectrique peut présenter une épaisseur comprise entre 150 nm et 250 nm ;
- la concentration en azote de la couche diélectrique peut être comprise entre 1021at/cm3et 6.1021at/cm3;
- la couche diélectrique peut être une couche d’oxyde de silicium et une concentration en hydrogène de la couche diélectrique peut être strictement inférieure à la concentration en azote de la couche diélectrique ;
- une concentration en hydrogène de la couche diélectrique (16) peut être au moins trois fois inférieure à la concentration en azote de la couche diélectrique ;
- une concentration en hydrogène dans la couche diélectrique peut être inférieure à 1022at/cm3;
- la dose en lithium dans la couche de piégeage de charges peut être inférieure à 1011at/cm2;
- la couche superficielle ferroélectrique peut comprendre du niobate de lithium ou du tantalate de lithium ;
- la couche de piégeage de charges peut comprendre du silicium polycristallin ;
- la couche superficielle ferroélectrique peut être constituée d’un matériau monocristallin.
Un second aspect de l’invention porte sur un procédé de fabrication d’un dispositif comprenant une couche ferroélectrique, comprenant les étapes de former une couche de piégeage de charges sur un support pour former un substrat ; lisser une surface exposée de la couche de piégeage de manière à réduire une rugosité de cette surface exposée sous une rugosité seuil ; former une couche diélectrique au moins sur la couche de piégeage de charges lissée et optionnellement sur un substrat donneur comprenant un matériau ferroélectrique, la couche diélectrique présentant une épaisseur comprise entre 150 nm et 500 nm ; assembler le substrat donneur et le substrat par l’intermédiaire de la couche diélectrique ; éliminer une partie du substrat donneur pour former une couche superficielle ferroélectrique, la rugosité seuil et une concentration d’azote dans une couche d’oxyde comprise dans la couche diélectrique étant choisies de sorte que la dose en lithium dans la couche de piégeage de charges soit inférieure à 5.1011at/cm2à l’issue du procédé de fabrication.
Selon des caractéristiques additionnelles non-limitative du second aspect de l’invention, considérées individuellement ou selon toute combinaison techniquement réalisable :
- la concentration en azote de la couche diélectrique peut être comprise entre 5.1020at/cm3et 1022at/cm3; et la rugosité de surface de la couche de piégeage peut être inférieure, en mesure pic-vallée, à 800 nm, de préférence inférieure à 400 nm, et encore plus préférentiellement inférieure à 100 nm ;
- l’étape de lissage peut comprendre le polissage mécano-chimique de la couche de piégeage de charges ;
- la couche de piégeage de charges peut comprendre du silicium polycristallin ;
- le procédé de fabrication peut comprendre la formation d’un plan de fragilisation par implantation d’espèces légères dans le substrat donneur pour y définir la couche superficielle, et l’étape d’élimination d’une partie du substrat donneur peut comprendre le détachement de la couche superficielle au niveau du plan de fragilisation.
 BREVE DESCRIPTION DES FIGURES
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée de l’invention qui va suivre en référence aux figures annexées sur lesquels :
La représente une structure faisant l’objet de la présente description ;
La illustre une procédé de fabrication de la structure représentée en ;
La schématise un mécanisme de diffusion d’espèces chimiques et le concept de mesure pic-vallée dans la structure selon l’invention ;
La représente un graphique indiquant une épaisseur nécessaire d’oxyde dans la structure de la .
 DESCRIPTION DETAILLEE DE L’INVENTION
La représente une structure 1 comprenant un substrat 10 intégrant un support 12 et une couche 14 de piégeage de charges électrique sur le support, une couche superficielle 20 disposée sur le substrat 10, et une couche diélectrique 16 interposée entre la couche superficielle 20 et le substrat 10, de préférence en contact direct avec la couche superficielle 20 et la couche 14 de piégeage de charges.
La couche superficielle 20 est une couche permettant de donner des fonctions, par exemple piézoélectriques, à un dispositif élaboré sur ou dans la structure 1.
De manière conventionnelle, la structure 1 peut se présenter sous la forme d'une plaquette circulaire dont le diamètre peut être de 100, 200, 300 voire même 450mm.
Ainsi que cela est présenté dans les documents formant l'état de la technique présenté en préambule, la structure 1 peut être réalisée de multiples manières. Très généralement, la structure 1 peut être réalisée par un procédé de fabrication comprenant l’assemblage du substrat 10 et d’un substrat donneur, la couche diélectrique 16 étant intercalée entre ces deux éléments, suivi d’une étape d’élimination d’une partie du substrat donneur pour former la couche superficielle 20. L’étape d’élimination d’une partie du substrat donneur peut être réalisée par amincissement mécano-chimique de ce substrat. Cependant, la structure 1 est préférentiellement fabriquée par application de la technologie Smart Cut™, selon laquelle une couche destinée à former la couche superficielle 20 est délimitée par l’intermédiaire d’un plan de fragilisation formé par implantation d’espèces légères telles que de l’hydrogène dans le substrat donneur. Cette couche est ensuite séparée du substrat donneur collé au support via la couche diélectrique 16, par fracture au niveau du plan de fragilisation, la couche superficielle 20 restant fixée sur le substrat 10 muni de la couche de piégeage 14, avec la couche diélectrique 16 interposée entre eux.
La fabrication d’une telle structure amène à introduire de l’hydrogène dans les couches en raison par exemple d’une implantation d’hydrogène au cours du procédé Smart Cut et de la production d’hydrogène lors du collage intervenant entre la couche superficielle et le substrat via la couche diélectrique. En outre, lorsque la couche superficielle est une couche ferroélectrique contenant du niobate de lithium ou du titanate de lithium, on a également présence de lithium dans les couches. Ces deux éléments, hydrogène et lithium, peuvent diffuser jusque la couche de piégeage, occuper les sites de piégeage des charges et donc les passiver, pouvant ainsi réduire drastiquement l’utilité de la couche de piégeage.
Le substrat 10 présente typiquement une épaisseur de plusieurs centaines de microns. Préférentiellement, le substrat présente une résistivité élevée, supérieure à 1000 ohm.centimètre, et plus préférentiellement encore, supérieure à 2000 ohm.centimètre. On limite de la sorte la densité des charges, trous ou électrons, qui sont susceptibles de se déplacer dans le substrat. Cependant, l’invention n’est pas limitée à un substrat 10 présentant une telle résistivité, et elle procure également des avantages de performance RF lorsque le substrat présente une résistivité plus conforme, de l’ordre de quelques centaines d’ohm.centimètre, par exemple inférieure à 1000 ohm.cm, ou à 500 ohm.cm voire même à 10 ohm.cm.
Pour des raisons de disponibilité et de coût, le support 12 est préférentiellement en silicium monocristallin. Il peut s'agir par exemple d'un substrat de silicium CZ à faible teneur en oxygène interstitiel comprise entre 6 et 10 ppm, ou d’un substrat de silicium FZ qui présente notamment une teneur en oxygène interstitiel naturellement très faible. Il peut également s'agir d'un substrat de silicium CZ présentant une quantité élevée d'oxygène interstitiel (désigné par l'expression « High Oi ») supérieure à 26 ppm. Le support 12 peut alternativement être formé d'un autre matériau : il peut s'agir par exemple de saphir, de verre, de quartz, de carbure de silicium… Dans certaines circonstances, et notamment lorsque la couche de piégeage 14 présente une épaisseur suffisante, par exemple supérieure à 30 microns, le support 12 peut présenter une résistivité standard, inférieure à 1 kohm.cm.
La couche de piégeage 14 peut être de natures très variées, ainsi que cela est reporté dans les documents formant l'état de la technique. D'une manière générale, il s'agit d'une couche non cristalline présentant des défauts structurels tels que des dislocations, des joints de grains, des zones amorphes, des interstices, des inclusions, des pores… Ces défauts structurels forment des pièges pour les charges susceptibles de circuler dans le matériau, par exemple au niveau de liaisons chimiques non complètes ou pendantes. On prévient ou on limite ainsi la conduction dans la couche de piégeage qui présente en conséquence une résistivité élevée.
De manière avantageuse, et pour des raisons de simplicité de mise en œuvre, cette couche de piégeage 14 est formée d'une couche de silicium polycristallin. Son épaisseur, notamment lorsqu'elle est formée sur un support 12 résistif, peut être comprise entre 0,3 et 3 µm. Mais d'autres épaisseurs inférieures ou supérieures à cet intervalle sont tout à fait envisageables, selon le niveau de performance RF attendu de la structure 1.
Afin de chercher à préserver la qualité polycristalline de cette couche au cours des traitements thermiques que peut subir la structure 1, on peut avantageusement prévoir une couche amorphe, en dioxyde de silicium par exemple, sur le support 12 avant le dépôt de la couche de piégeage de charges 14.
On peut alternativement former la couche de piégeage 14 par une implantation d’espèce lourde, tel que de l’argon, dans une épaisseur superficielle du support 12, afin d’y former les défauts structurels constituant les pièges électriques. On peut également former cette couche 14 par porosification d’une épaisseur superficielle du support 12.
La couche diélectrique est d’ordinaire constituée d’un oxyde de silicium et préférentiellement contient de l’azote, favorable pour former une couche barrière empêchant la diffusion des espèces, en particulier l’hydrogène et le lithium mentionnés ci-dessus.
La couche superficielle 20 peut être de toute nature qui convient. Elle est très préférentiellement formée d’un matériau monocristallin. Lorsque la structure 1 est destinée à recevoir des composants intégrés à semi-conducteur, la couche superficielle 20 peut être ainsi composée de silicium monocristallin, ou de tout autre matériau semi-conducteur. Dans un tel cas, une contamination au lithium peut avoir pour origine l’équipement utilisé pour la fabrication de la structure. Lorsque la structure 1 est destinée à recevoir des filtres à onde acoustique de surface, la couche superficielle 20 peut être composée d’un matériau piézoélectrique et/ou ferroélectrique, tel que du tantalate de lithium ou du niobate de lithium. Dans ce cas, en plus d’éventuelles contaminations par l’extérieur, la contamination au lithium a aussi avoir pour origine la couche superficielle elle-même. La couche superficielle 20 peut également comprendre des composants intégrés finis ou semi-finis, formés sur le substrat donneur et reportés sur le substrat 10 au cours de l’étape de fabrication de la structure 1. D’une manière générale, la couche mince peut présenter une épaisseur comprise entre 10 nm et 10 µm.
On présente maintenant, à titre d’illustration seulement, à l’aide de la un procédé de fabrication d'une structure conforme à celle représentée sur la , dans laquelle la couche superficielle 20 est une couche ferroélectrique.
Selon ce procédé, sur un support 12 en silicium, on forme par dépôt une couche de piégeage de charges 14 en silicium polycristallin, par exemple à l'aide d'une technique LPCVD conduite entre 600°C et 650°C. La couche piégeage 14 présente une épaisseur d'environ 500 nm, voir 1 micron.
La couche de piégeage 14 est ensuite polie par une étape de polissage mécano-chimique (ou CMP pour Chemical-Mechanical Polishing en terminologie anglaise) conduisant à un enlèvement d'environ 100 à 200 nanomètres de la couche de piégeage, résultant en une couche d’épaisseur comprise entre 500 et 1000 nanomètre pour présenter une surface de rugosité inférieure à 300 nm, préférentiellement inférieure à 140 nm, ou encore plus préférentiellement inférieure à 100 nm, en mesure pic-vallée. De manière non-limitative une rugosité pic-vallée de 800 nm peut être obtenue avec un dépôt d'une couche de piégeage de charges en silicium polycristallin de plusieurs microns (environ 4 µm). Une telle rugosité pourrait permettre d'éviter des modes parasites, en particulier présent dans une structure type POI (Piezoelectric-On-Insulator en terminologie anglaise) avec une épaisseur de la couche piézoélectrique supérieur à la longueur d’onde utilisée, dus au rayonnement de ces modes de volumes dans le volume et leur interaction avec les interfaces.
Préférablement, afin de réduite le contenu en hydrogène de la couche de piégeage, on peut prévoir un premier recuit de cette couche dans une atmosphère pauvre en hydrogène (i.e. inférieur à 5 ppm) à une température comprise entre la température de dépôt et 1000°C. Avantageusement la température du premier recuit est supérieure à 620°C et préférentiellement inférieure à 900°C, pendant au moins une heure et préférentiellement pendant quelques heures. On exodiffuse efficacement dans ces conditions préférentielles de recuit l’hydrogène présent dans la couche de piégeage 3 pour réduire sa concentration sous le seuil de 1018at/cm3, préférablement 101 7at/cm3, sans détériorer la nature polycristalline de la couche de piégeage, par effet de recristallisation.
Sur la couche de piégeage 14 on dépose, par exemple par une technique PECVD conduite à une température comprise entre 600°C et 800°C, une couche diélectrique 16 formée d’une couche d'oxyde de silicium incluant de l’azote de 300 nm à 1000 nm d'épaisseur formant la couche diélectrique 16 de la structure 1. La couche est ensuite polie par une étape de polissage mécano-chimique (CMP) conduisant à un enlèvement d'environ 200 à 800 nanomètres de l’oxyde pour fournir une surface présentant une rugosité inférieure à 0,3 nm RMS, par exemple sur un champ de 5*5 microns ou un champ de 30*30 microns par une mesure par microscopie à force atomique. Les dimensions du champ de mesure sont adaptées par le praticien de manière à obtenir une caractérisation représentative de la couche considérée. Ici, la couche diélectrique 16 présente une épaisseur comprise entre 150 nm et 500 nm, préférentiellement entre 150 nm et 250 nm, et une concentration en hydrogène importante de plus de 1020at/cm3mais restant de préférence inférieure à une concentration en azote dans la couche diélectrique 16.
Pour réduire cette concentration, on peut applique un deuxième recuit, dit « de densification », similaire au premier recuit décrit précédemment. Il s'agit donc d'un recuit sous atmosphère pauvre en hydrogène (i.e. inférieure à 5 ppm) et exposant la couche diélectrique 16 à une température supérieure à sa température de dépôt. Il peut s’agir d’une atmosphère neutre ou oxydante. Préférentiellement cette température est supérieure à 800°C, typiquement comprise entre 800°C et 900°C. Le recuit est poursuivi pendant au moins une heure, et préférentiellement pendant plusieurs heures, enfin d'exodiffuser l'hydrogène de la couche diélectrique 16, et éventuellement de la couche de piégeage 14. A l’issue de ce recuit de densification, la couche diélectrique 16 présente une concentration en hydrogène inférieure 1020at/cm3et la couche de piégeage 14 présente une concentration en hydrogène inférieures 1018at/cm3, préférablement 101 7at/cm3.
La présence d’azote dans une couche d’oxyde de silicium améliore son effet barrière vis-à-vis de la diffusion d’espèces chimiques telles que le lithium et l’hydrogène. La demanderesse a estimé par simulations et confirmé par expériences qu’une diminution de la rugosité de la couche de piégeage s’accompagne d’une diminution de la teneur en azote nécessaire pour obtenir un effet barrière satisfaisant. Ainsi, une concentration en azote comprise entre 5.1020at/cm3et 1022at/cm3, préférablement entre 1021at/cm3et 6.1021at/cm3, permet, en combinaison avec une couche de piégeage de rugosité inférieure à 800 nm, préférentiellement inférieur à 400 nm, préférentiellement inférieure à 100 nm, en mesure pic-vallée, d’obtenir un effet barrière suffisant de la couche diélectrique pour élaborer sur le substrat ainsi obtenu des dispositifs capables de fonctionner en hautes fréquences. Les valeurs hautes des plages ci-dessus ne constituent pas une limite haute à la concentration en azote pour obtenir un l’effet barrière, mais assurent une concentration en azote suffisamment basse pour pouvoir appliquer la structure selon l’invention à des dispositifs connus sans risquer d’influencer négativement leurs performances.
L’importance de la minimisation de la rugosité en mesure pic-vallée s’explique de manière empirique au moyen de la : chaque pic 310 de rugosité de la couche de piégeage 14 créée un ou plusieurs chemins privilégiés (représentés par des flèches droites) pour la migration des espèces à travers la couche diélectrique 16 en raison d’un amincissement local de la couche diélectrique 16 au niveau des ces pics 310. La n’est qu’une représentation schématique utilisée à des fins explicatives et aucunement une représentation réaliste des couches dans un dispositif réel.
Comme illustré par la , une mesure pic-vallée consiste à mesurer la somme Sum d’une profondeur S1 maximale d’un creux (la vallée la plus profonde) dans une surface Surf considérée et d’une hauteur S2 maximale d’un pic (la saillie la plus élevée) de cette surface, la profondeur et la hauteur étant mesurées par rapport à une altitude moyenne Moy de cette surface, par exemple sur une surface donnée de l’échantillon. Dans le cas d’une mesure par microscopie à force atomique , on peut par exemple considérer une surface d’observation correspondant à un carré de 30 µm de côté, mais on pourrait alternativement considérer un carré de 5 µm de côté ou plus pour établir la mesure pic-vallée.
On peut chercher à minimiser l’épaisseur de la couche d’oxyde formant la couche diélectrique 16 en fonction de sa concentration en azote et d’une dose maximale de lithium considérée comme acceptable dans la couche de piégeage de charges. On estime ainsi l’épaisseur minimale de la couche d’oxyde comme la somme de la moitié de la rugosité en mesure pic-vallée et d’une épaisseur minimale d’oxyde dépendant de sa concentration en azote, cette épaisseur minimale diminuant avec l’augmentation de la concentration en azote. L’épaisseur de la couche diélectrique 16 est mesurée entre la profondeur moyenne de la couche de piégeage de charges et la surface de la couche d’oxyde.
On entend par dose la quantité d’atomes d’une espèce chimique donnée sur l’épaisseur de la couche, c’est-à-dire la quantité contenue dans un volume défini par une surface donnée en surface de la couche et la projection de cette surface perpendiculairement à la couche. Une dose peut s’exprimer en nombre d’atome pour une unité de surface de la couche.
Le graphique illustré par la résume la situation. En abscisse se trouve l’épaisseur Tk de la couche d’oxyde exprimée en nanomètres, en ordonnée se trouve la rugosité en mesure pic-vallée de la couche de piégeage de charges indiquée par PV et exprimée en nanomètres. Pour ce graphique, les courbes identifiées par [N]1, [N]2, [N]3et [N]4représentent les épaisseurs minimales de la couche d’oxyde selon PV pour obtenir une dose maximale de lithium acceptable fixée à 5.1011atomes de lithium par centimètre carré dans la couche de piégeage de charges, respectivement pour des concentrations en azote d’environ 1020, 1.102 1, 3.1021et 102 2at/cm3, respectivement. Une valeur PV de 0 correspond à une couche de piégeage de charges parfaitement lisse, ce qui donne l’épaisseur minimale d’oxyde à déposer pour limiter suffisamment la diffusion des espèces chimiques dans la couche, le lithium en particulier, pour une concentration d’azote donnée de cette oxyde.
Préférablement, la couche d’oxyde formant la couche diélectrique 16 présente une proportion entre les concentrations d’azote et d’hydrogène qui soit favorable au blocage de la diffusion de l’hydrogène, avec un excès d’azote par rapport à la quantité d’hydrogène, c'est-à-dire un ratio entre les concentrations d’azote et d’hydrogène qui soit strictement supérieur à 1, préférablement supérieur à 1,5, et encore plus préférablement supérieur à 3, pour des concentrations mesurées par une méthode SIMS (Secondary Ion Mass Spectrometry en terminologie anglaise). Ainsi, la concentration en hydrogène dans la couche diélectrique est préférablement inférieure à environ 1022at/cm3, plus préférablement inférieure à environ 1021at/cm3, encore plus préférablement inférieure à environ 1020at/cm3.
Il est à noter que, lorsque la couche diélectrique 16 est formée sur la couche de piégeage 14, et que ces deux couches ont été déposées à relativement basse température comme cela vient d'être exposé, il n'est pas nécessaire d'appliquer respectivement le premier et le deuxième recuit après chaque étape de dépôt. Il est possible de réaliser un unique recuit, dans des conditions similaires au premier et au deuxième recuit, après la formation de la couche diélectrique 16 à basse température sur la couche de piégeage 14. En d'autres termes, il n'est pas nécessaire dans ce cas d'appliquer un recuit spécifique de la couche de piégeage 14 avant le dépôt de la couche diélectrique 16.
Comme illustré par ce mode de réalisation, on préfère généralement disposer la couche diélectrique 16 sur le support 12 (via la couche de piégeage 14) plutôt que sur le substrat donneur 200. En effet, il est généralement possible de traiter thermiquement ce support 12 à la température du premier et/ou deuxième recuit, ce qui n'est pas toujours le cas du substrat donneur 200. Par exemple, ce substrat donneur peut présenter un plan de fragilisation, ou être composé d'un matériau ferroélectrique présentant une température de Curie relativement basse ou comporter des composants, ce qui, dans chacun de ces cas, limite le budget thermique qui lui est applicable à quelques centaines de degrés pendant un temps relativement court, inférieur à 1 heure. Toutefois, l'invention n'exclut pas que, dans certains cas favorables, la couche diélectrique 16 puisse être formée au moins en partie sur le substrat donneur 200.
La structure obtenue à ce stade est illustrée en (a) de la .
Parallèlement à la préparation du substrat 10, des ions d’hydrogène sont implantés dans un substrat donneur 200 ferroélectrique de tantalate de lithium à travers une première 210 de ses faces afin de former un plan de fragilisation 220 enterré. On définit de la sorte une la couche superficielle 20 entre ce plan de fragilisation 220 et la première face 210 du substrat donneur et une couche complémentaire 22 comprenant le reste du substrat donneur.
Le substrat donneur obtenu à ce stade est illustrée en (b) de la .
On assemble le substrat donneur 200 à la couche d'oxyde de silicium 16 disposée sur le support 12 comme illustré en (c) de la , et on fracture ensuite le substrat donneur 200 au niveau du plan de fragilisation 220 à l'aide d'un traitement thermique modéré de l’ordre de 400°C. On libère la couche complémentaire 22 du substrat donneur pour exposer une face libre 230 de cette couche qui peut ensuite être préparée pour en améliorer la qualité cristalline et l’état de surface. Cette préparation comprend une étape d'amincissement de la première couche par polissage mécano-chimique et une étape de traitement thermique à 500°C dans une atmosphère neutre pendant 1h. La structure obtenue, indiquée en (d) de la est celle de la .
Le procédé décrit ci-dessus est appliquée à une couche ferroélectrique de tantalate de lithium utilisée en tant que couche superficielle 20, mais d’autres types de matériaux ferroélectrique ou piézoélectrique tels que du niobate de lithium pourraient être employés. En outre, alternativement à une couche superficielle ferroélectrique, une couche superficielle semiconductrice comme une couche de silicium ou comprenant du silicium tel que du silicium monocristallin pourrait être employée.
Le procédé de fabrication détaillé ci-dessus permet donc d’obtenir une structure dont la pollution de la couche de piégeage par des espèces dommageables, en particulier l’hydrogène et le lithium, reste suffisamment limitée pour élaborer des dispositifs capables de fonctionner de manière satisfaisante en hautes fréquences. En effet, par exemple la combinaison d’une teneur en azote comprise entre 5.1020at/cm3et 1022at/cm3pour une couche d’oxyde d’une épaisseur suffisante disposée directement sur une surface d’une couche de piégeage 14 de rugosité inférieure à 300 nm en mesure pic-vallée résulte en un maintien dans la couche de piégeage de charges 14 de dose de lithium à moins de 5.1011at/cm2, et de concentrations d’hydrogène à moins de 1020at/cm3, préférablement moins de 1019at/cm3, encore plus préférablement moins de 1018at/cm3.
Bien entendu l'invention n'est pas limitée aux modes de mise en œuvre décrits et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.

Claims (16)

  1. Dispositif comprenant :
    - une couche superficielle (20) ferroélectrique contenant du lithium ;
    - une couche diélectrique (16) comprenant un oxyde et disposée en contact avec la couche superficielle ferroélectrique ; et
    - un substrat (10) en contact avec la couche diélectrique, le substrat comprenant une couche (14) de piégeage de charges disposée sur un support (12), la couche (14) de piégeage de charges étant disposée entre le support (12) et la couche diélectrique (16),
    le dispositif étantcaractérisé en ce que:
    la couche diélectrique (16) présente une épaisseur comprise entre 150 nm et 500 nm, de préférence entre 150 nm et 300 nm ; et
    une concentration d’azote dans la couche diélectrique (16) et une rugosité de surface de la couche (14) de piégeage de charges sont telles que la couche (14) de piégeage de charges présente une dose de lithium inférieure à 5.1011at/cm2.
  2. Dispositif selon la revendication 1, dans lequel :
    la concentration en azote de la couche diélectrique est comprise entre 5.1020at/cm3et 1022at/cm3; et
    la rugosité de surface de la couche (14) de piégeage est inférieure, en mesure pic-vallée, à 800 nm, de préférence inférieure à 400 nm, et encore plus préférentiellement inférieure à 100 nm.
  3. Le dispositif selon la revendication 1 ou 2, dans lequel la couche diélectrique (16) présente une épaisseur comprise entre 150 nm et 250 nm.
  4. Le dispositif selon l’une quelconque de revendications 1 à 3, dans lequel la concentration en azote de la couche diélectrique (16) est comprise entre 1021at/cm3et 6.1021at/cm3.
  5. Le dispositif selon l’une quelconque de revendications 1 à 4, dans lequel la couche diélectrique est une couche d’oxyde de silicium et une concentration en hydrogène de la couche diélectrique (16) est strictement inférieure à la concentration en azote de la couche diélectrique (16).
  6. Le dispositif selon la revendication 5, dans lequel une concentration en hydrogène de la couche diélectrique (16) est au moins trois fois inférieure à la concentration en azote de la couche diélectrique (16).
  7. Le dispositif selon l’une quelconque de revendications 1 à 6, dans lequel une concentration en hydrogène dans la couche diélectrique (16) est inférieure à 1022at/cm3.
  8. Le dispositif selon l’une quelconque de revendications 1 à 7, dans lequel la dose en lithium dans la couche (14) de piégeage de charges est inférieure à 101 1at/cm2.
  9. Le dispositif selon l’une quelconque des revendications 1 à 8, dans lequel la couche superficielle (20) ferroélectrique comprend du niobate de lithium ou du tantalate de lithium.
  10. Le dispositif selon l’une quelconque des revendications précédentes 1 à 9 dans lequel la couche (14) de piégeage de charges comprend du silicium polycristallin.
  11. Le dispositif selon l’une quelconque des revendications précédentes dans lequel la couche superficielle (20) ferroélectrique est constituée d’un matériau monocristallin.
  12. Procédé de fabrication d’un dispositif comprenant les étapes suivantes :
    - former une couche (14) de piégeage de charges sur un support (12) pour former un substrat (10) ;
    - lisser une surface exposée de la couche (14) de piégeage de manière à réduire une rugosité de cette surface exposée sous une rugosité seuil ;
    - former une couche diélectrique (16) au moins sur la couche (14) de piégeage de charges lissée et optionnellement sur un substrat donneur (200) comprenant un matériau ferroélectrique contenant du lithium, la couche diélectrique (16) présentant une épaisseur comprise entre 150 nm et 500 nm;
    - assembler le substrat donneur (200) et le substrat (10) par l’intermédiaire de la couche diélectrique (16) ;
    - éliminer une partie du substrat donneur pour former une couche superficielle (20) ferroélectrique contenant du lithium,
    la rugosité seuil et une concentration d’azote dans une couche d’oxyde comprise dans la couche diélectrique (16) étant choisies de sorte que la dose en lithium dans la couche de piégeage de charges soit inférieure à 5.101 1at/cm2 à l’issue du procédé de fabrication.
  13. Procédé de fabrication selon la revendication 12 dans lequel :
    - la concentration en azote de la couche diélectrique est comprise entre 5.1020at/cm3et 1022at/cm3; et
    - la rugosité de surface de la couche (14) de piégeage est inférieure, en mesure pic-vallée, à 800 nm, de préférence inférieure à 400 nm, et encore plus préférentiellement inférieure à 100 nm.
  14. Procédé de fabrication selon la revendication 12 ou 13 dans lequel l’étape de lissage comprend le polissage mécano-chimique de la couche (14) de piégeage de charge.
  15. Procédé de fabrication selon l’une quelconque des revendications 12 à 14 dans lequel la couche (14) de piégeage de charges comprend du silicium polycristallin.
  16. Procédé de fabrication selon l’une quelconque des revendications précédentes 12 à 15, comprenant la formation d’un plan de fragilisation (220) par implantation d’espèces légères dans le substrat donneur (200) pour y définir la couche superficielle (20), et l’étape d’élimination d’une partie du substrat donneur comprend le détachement de la couche superficielle (20) au niveau du plan de fragilisation (220).
FR2300760A 2023-01-27 2023-01-27 Structure comprenant une couche superficielle reportee sur un support muni d’une couche de piegeage de charges a contamination limitee et procede de fabrication Pending FR3145444A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2300760A FR3145444A1 (fr) 2023-01-27 2023-01-27 Structure comprenant une couche superficielle reportee sur un support muni d’une couche de piegeage de charges a contamination limitee et procede de fabrication
PCT/EP2023/087972 WO2024156465A1 (fr) 2023-01-27 2023-12-29 Structure comprenant une couche superficielle reportee sur un support muni d'une couche de piegeage de charges a contamination limitee et procede de fabrication

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2300760 2023-01-27
FR2300760A FR3145444A1 (fr) 2023-01-27 2023-01-27 Structure comprenant une couche superficielle reportee sur un support muni d’une couche de piegeage de charges a contamination limitee et procede de fabrication

Publications (1)

Publication Number Publication Date
FR3145444A1 true FR3145444A1 (fr) 2024-08-02

Family

ID=86942393

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2300760A Pending FR3145444A1 (fr) 2023-01-27 2023-01-27 Structure comprenant une couche superficielle reportee sur un support muni d’une couche de piegeage de charges a contamination limitee et procede de fabrication

Country Status (2)

Country Link
FR (1) FR3145444A1 (fr)
WO (1) WO2024156465A1 (fr)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544656B1 (en) 1999-03-16 2003-04-08 Shin-Etsu Handotai Co., Ltd. Production method for silicon wafer and silicon wafer
FR2860341A1 (fr) 2003-09-26 2005-04-01 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
US7268060B2 (en) 2002-04-23 2007-09-11 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating a substrate with useful layer on high resistivity support
FR2933233A1 (fr) 2008-06-30 2010-01-01 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
FR2953640A1 (fr) 2009-12-04 2011-06-10 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
US20150115480A1 (en) 2013-10-31 2015-04-30 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity soi wafers with charge trapping layers based on terminated si deposition
WO2020200986A1 (fr) 2019-03-29 2020-10-08 Soitec Procédé de préparation d'une couche mince de matériau ferroélectrique
WO2021108742A1 (fr) 2019-11-26 2021-06-03 Clarix Imaging Corporation Systèmes et procédés de visualisation améliorés d'imagerie volumétrique peropératoire d'échantillons de tissu
US20210359660A1 (en) * 2020-05-15 2021-11-18 Shin-Etsu Chemical Co., Ltd. Composite substrate for surface acoustic wave device and manufacturing method thereof
US20220247374A1 (en) * 2019-07-12 2022-08-04 Soitec Method for manufacturing a structure comprising a thin layer transferred onto a support provided with a charge trapping layer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544656B1 (en) 1999-03-16 2003-04-08 Shin-Etsu Handotai Co., Ltd. Production method for silicon wafer and silicon wafer
US7268060B2 (en) 2002-04-23 2007-09-11 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating a substrate with useful layer on high resistivity support
FR2860341A1 (fr) 2003-09-26 2005-04-01 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
FR2933233A1 (fr) 2008-06-30 2010-01-01 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
FR2953640A1 (fr) 2009-12-04 2011-06-10 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
US20150115480A1 (en) 2013-10-31 2015-04-30 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity soi wafers with charge trapping layers based on terminated si deposition
WO2020200986A1 (fr) 2019-03-29 2020-10-08 Soitec Procédé de préparation d'une couche mince de matériau ferroélectrique
US20220247374A1 (en) * 2019-07-12 2022-08-04 Soitec Method for manufacturing a structure comprising a thin layer transferred onto a support provided with a charge trapping layer
WO2021108742A1 (fr) 2019-11-26 2021-06-03 Clarix Imaging Corporation Systèmes et procédés de visualisation améliorés d'imagerie volumétrique peropératoire d'échantillons de tissu
US20210359660A1 (en) * 2020-05-15 2021-11-18 Shin-Etsu Chemical Co., Ltd. Composite substrate for surface acoustic wave device and manufacturing method thereof

Also Published As

Publication number Publication date
WO2024156465A1 (fr) 2024-08-02

Similar Documents

Publication Publication Date Title
EP3997728B1 (fr) Procede de fabrication d'une structure comprenant une couche mince reportee sur un support muni d'une couche de piegeage de charges
EP3948966B1 (fr) Procédé de préparation d'une couche mince de matériau ferroélectrique
WO2001015218A1 (fr) Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede
EP4189734B1 (fr) Procede de report d'une couche mince sur un substrat support muni d'une couche de piegeage de charges
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
FR3062238A1 (fr) Support pour une structure semi-conductrice
WO2020008116A1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
FR3117668A1 (fr) Structure amelioree de substrat rf et procede de realisation
WO2024156465A1 (fr) Structure comprenant une couche superficielle reportee sur un support muni d'une couche de piegeage de charges a contamination limitee et procede de fabrication
EP3766094B1 (fr) Procédé de préparation d'une couche mince de matériau ferroélectrique à base d'alcalin
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
WO2023084164A1 (fr) Procede de preparation d'une couche mince en materiau ferroelectrique
WO2024175311A1 (fr) Support comprenant une couche de piégeage de charges, substrat composite comprenant un tel support et procédé de fabrication associés
WO2024223276A1 (fr) Procede de preparation d'une couche mince en materiau ferroelectrique
WO2024002608A1 (fr) Procede de fabrication d'une structure comportant une couche barriere a la diffusion d'especes atomiques
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe
WO2024008441A1 (fr) Procede de fabrication d'une structure comportant une couche barriere a la diffusion d'especes atomiques
WO2024165363A1 (fr) Structure integree comprenant une couche ferroelectrique a polarisation selective reportee sur un substrat et procede de fabrication
WO2024115410A1 (fr) Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes.
FR3113184A1 (fr) Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
FR3141308A1 (fr) Procede de fabrication d’une couche piezoelectrique sur un substrat
WO2024141481A1 (fr) Procédé de fabrication d'une structure multicouche comprenant une couche de silicium poreux
WO2021234277A1 (fr) Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences
WO2021234280A1 (fr) Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences
FR2930674A1 (fr) Procede de traitement d'une heterostructure comportant une couche mince en materiau ferroelectrique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20240802