JPS6217853B2 - - Google Patents
Info
- Publication number
- JPS6217853B2 JPS6217853B2 JP55062950A JP6295080A JPS6217853B2 JP S6217853 B2 JPS6217853 B2 JP S6217853B2 JP 55062950 A JP55062950 A JP 55062950A JP 6295080 A JP6295080 A JP 6295080A JP S6217853 B2 JPS6217853 B2 JP S6217853B2
- Authority
- JP
- Japan
- Prior art keywords
- furnace
- temperature
- wafer
- heating
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 13
- 238000001816 cooling Methods 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 description 22
- 230000007547 defect Effects 0.000 description 14
- 239000013078 crystal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
この発明は電力用半導体素子の酸化膜形成方法
に関する。
に関する。
電力用半導体素子において高濃度（７×1019cm
-3以上）の不純物を選択的に拡散するためには、
少なくとも0.8μｍ以上の酸化膜が必要とされて
いる。このような酸化膜厚を得るには、ドライ
（dry）酸化法では長時間を要するため、従来か
らウエツト（wet）酸化法が主に用いられて来
た。このウエツト酸化法は第１図に示すように、
炉内の雰囲気中にウエツト酸素を供給しながら、
50〜60℃／minの加熱速度で炉内を1150℃まで上
昇させ、この温度を所定時間維持した後、50〜60
℃／minの冷却速度で炉内を冷却させて酸化膜を
形成する手段である。しかしながら、上記のよう
な手段で得られた厚い酸化膜を有するシリコン
（Si）ウエハーには第４図に示すように数多くの
結晶欠陥が存在することが実験により見い出され
た。この結晶欠陥が存在すると電気的特性及び歩
留に悪影響を及ぼす原因となつていた。
-3以上）の不純物を選択的に拡散するためには、
少なくとも0.8μｍ以上の酸化膜が必要とされて
いる。このような酸化膜厚を得るには、ドライ
（dry）酸化法では長時間を要するため、従来か
らウエツト（wet）酸化法が主に用いられて来
た。このウエツト酸化法は第１図に示すように、
炉内の雰囲気中にウエツト酸素を供給しながら、
50〜60℃／minの加熱速度で炉内を1150℃まで上
昇させ、この温度を所定時間維持した後、50〜60
℃／minの冷却速度で炉内を冷却させて酸化膜を
形成する手段である。しかしながら、上記のよう
な手段で得られた厚い酸化膜を有するシリコン
（Si）ウエハーには第４図に示すように数多くの
結晶欠陥が存在することが実験により見い出され
た。この結晶欠陥が存在すると電気的特性及び歩
留に悪影響を及ぼす原因となつていた。
この発明は上記の欠点を除去し、結晶欠陥の低
減を図ることができる電力用半導体素子の酸化膜
形成方法を提供することを目的とする。
減を図ることができる電力用半導体素子の酸化膜
形成方法を提供することを目的とする。
以下図面を参照してこの発明の一実施例を説明
する。
する。
第２図はウエハーを900℃から加熱開始させた
ときの加熱工程を示す実施例で、この図におい
て、まず炉内で50℃〜60℃／minの加熱速度で
900℃まで加熱させる。この加熱過程がＡ部であ
る。このように加熱された炉内にはドライ窒素
N2が充填されるとともに、この雰囲気中にシリ
コンウエハーを挿入する。ウエハーを900℃ドラ
イN2中で加熱するのは低温度における酸化膜成
長防止のためである。炉内に挿入したシリコンウ
エハーが炉の均熱帯に到達したら、100℃〜300
℃／hrの加熱速度で炉自体の温度を1100℃になる
まで加熱する。この過程がＢ部である。炉内の温
度が1100℃以上になつたら、雰囲気をドライ窒素
N2からドライ酸素O2に切換えてさらに10分間以
上前記加熱速度で炉を加熱し続ける。この過程が
Ｃ部である。前記雰囲気をN2からO2に切換える
ことによりウエハー表面には緻密な酸化膜が形成
される。炉内の温度が設定温度（図では1150℃）
になつてから時間５分以上経過した後、酸化膜の
成長速度が速いウエツト（wet）酸素O2に炉内の
雰囲気を換えて、膜厚に対して前記設定温度を一
定時間維持させる。この過程がＤ部である。前記
設定温度による加熱が経過した後、炉自体の温度
を100℃〜300℃／hrの冷却速度で900℃まで降下
させる。設定時間から900℃まで降下させる過程
が図のＥ部である。900℃に達した後、50℃〜60
℃／minの冷却速度となるよう炉内から徐々にウ
エハーを引き出す。
ときの加熱工程を示す実施例で、この図におい
て、まず炉内で50℃〜60℃／minの加熱速度で
900℃まで加熱させる。この加熱過程がＡ部であ
る。このように加熱された炉内にはドライ窒素
N2が充填されるとともに、この雰囲気中にシリ
コンウエハーを挿入する。ウエハーを900℃ドラ
イN2中で加熱するのは低温度における酸化膜成
長防止のためである。炉内に挿入したシリコンウ
エハーが炉の均熱帯に到達したら、100℃〜300
℃／hrの加熱速度で炉自体の温度を1100℃になる
まで加熱する。この過程がＢ部である。炉内の温
度が1100℃以上になつたら、雰囲気をドライ窒素
N2からドライ酸素O2に切換えてさらに10分間以
上前記加熱速度で炉を加熱し続ける。この過程が
Ｃ部である。前記雰囲気をN2からO2に切換える
ことによりウエハー表面には緻密な酸化膜が形成
される。炉内の温度が設定温度（図では1150℃）
になつてから時間５分以上経過した後、酸化膜の
成長速度が速いウエツト（wet）酸素O2に炉内の
雰囲気を換えて、膜厚に対して前記設定温度を一
定時間維持させる。この過程がＤ部である。前記
設定温度による加熱が経過した後、炉自体の温度
を100℃〜300℃／hrの冷却速度で900℃まで降下
させる。設定時間から900℃まで降下させる過程
が図のＥ部である。900℃に達した後、50℃〜60
℃／minの冷却速度となるよう炉内から徐々にウ
エハーを引き出す。
第３図はウエハーを500℃から加熱開始させた
ときの加熱工程を示す実施例であり、図Ａ〜Ｆで
示す過程は第２図と同じである。500℃でウエハ
ーを加熱開始させると加熱工程に要する時間は第
２図の実施例の約倍近くなる。
ときの加熱工程を示す実施例であり、図Ａ〜Ｆで
示す過程は第２図と同じである。500℃でウエハ
ーを加熱開始させると加熱工程に要する時間は第
２図の実施例の約倍近くなる。
上述の両実施例から炉自体の温度上昇を開始さ
せるための温度を900℃以下〜500℃以上の範囲内
に設定すると結晶欠陥の抑制に効果があることを
第４図に示す。この第４図は酸化熱処理回数に対
する結晶欠陥数を実験により得た結果を示すもの
で、A1〜A3は従来法における形成方法で生じた
欠陥数、B1〜B3は900℃の加熱の場合（第２図の
実施例）の欠陥数C1〜C3は500℃の加熱の場合
（第３図の実施例）の欠陥数である。この第４図
から明らかのように酸化熱処理を３回繰返した場
合は、この実施例による方法が従来法に比較して
結晶欠陥をかなり抑制できることが判る。
せるための温度を900℃以下〜500℃以上の範囲内
に設定すると結晶欠陥の抑制に効果があることを
第４図に示す。この第４図は酸化熱処理回数に対
する結晶欠陥数を実験により得た結果を示すもの
で、A1〜A3は従来法における形成方法で生じた
欠陥数、B1〜B3は900℃の加熱の場合（第２図の
実施例）の欠陥数C1〜C3は500℃の加熱の場合
（第３図の実施例）の欠陥数である。この第４図
から明らかのように酸化熱処理を３回繰返した場
合は、この実施例による方法が従来法に比較して
結晶欠陥をかなり抑制できることが判る。
なお、900℃の加熱の方が500℃の加熱の方より
欠陥数がやや多いけれどもＸ線ラングカメラを用
いて調査した結果、10μｍ以上の積層欠陥、転位
網は全く存在しない。
欠陥数がやや多いけれどもＸ線ラングカメラを用
いて調査した結果、10μｍ以上の積層欠陥、転位
網は全く存在しない。
前記実施例において、加熱、冷却速度も100℃
〜300℃／hrの速度が良好でそれ以下では要する
時間の割に欠陥数の低減の度合が小さい。
〜300℃／hrの速度が良好でそれ以下では要する
時間の割に欠陥数の低減の度合が小さい。
以上述べたように、この発明によれば炉内を
500℃〜900℃に加熱した後、ウエハーを炉内に挿
入して加熱速度を100℃〜300℃／hrで加熱して設
定温度に達したなら所定時間、設定温度を維持
し、しかる後100℃〜300℃／hrの冷却速度でウエ
ハーを冷却させるようにして酸化膜を形成したの
で、結晶欠陥を従来に比較して大巾に低減するこ
とができる。
500℃〜900℃に加熱した後、ウエハーを炉内に挿
入して加熱速度を100℃〜300℃／hrで加熱して設
定温度に達したなら所定時間、設定温度を維持
し、しかる後100℃〜300℃／hrの冷却速度でウエ
ハーを冷却させるようにして酸化膜を形成したの
で、結晶欠陥を従来に比較して大巾に低減するこ
とができる。
第１図は従来の酸化膜形成方法による加熱工程
を示す特性図、第２図はこの発明の一実施例を示
す加熱工程の特性図、第３図はこの発明の他の実
施例を示す加熱工程の特性図、第４図は酸化熱処
理回数に対する結晶欠陥数の実験結果を示す特性
図である。
を示す特性図、第２図はこの発明の一実施例を示
す加熱工程の特性図、第３図はこの発明の他の実
施例を示す加熱工程の特性図、第４図は酸化熱処
理回数に対する結晶欠陥数の実験結果を示す特性
図である。
Claims (1)
- １ 500℃〜900℃に加熱したドライ窒素雰囲気中
の炉内にシリコンウエハーを挿入し、前記温度か
ら酸化温度まで炉内温度を上昇させ、設定温度の
90％に到達するまではドライ窒素を炉内に供給
し、前記設定温度の90％に到達した後は所定時間
ドライ酸素を炉内に供給し、その後炉内の雰囲気
をウエツト酸素に換えて設定温度を所定時間維持
し、所定時間経過後、所定の冷却速度で炉内の温
度を下げて徐々にウエハーを引き出すようにした
電力用半導体素子の酸化膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295080A JPS56158431A (en) | 1980-05-13 | 1980-05-13 | Forming of oxidized film of semiconductor element for electric power |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295080A JPS56158431A (en) | 1980-05-13 | 1980-05-13 | Forming of oxidized film of semiconductor element for electric power |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56158431A JPS56158431A (en) | 1981-12-07 |
| JPS6217853B2 true JPS6217853B2 (ja) | 1987-04-20 |
Family
ID=13215096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6295080A Granted JPS56158431A (en) | 1980-05-13 | 1980-05-13 | Forming of oxidized film of semiconductor element for electric power |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56158431A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59227128A (ja) * | 1983-06-08 | 1984-12-20 | Hitachi Ltd | 半導体基体の酸化法 |
| JPS6031231A (ja) * | 1983-07-29 | 1985-02-18 | Toshiba Corp | 半導体基体の製造方法 |
| JPH0691077B2 (ja) * | 1985-03-26 | 1994-11-14 | 株式会社東芝 | 半導体装置の製造方法 |
| DE69033736T2 (de) * | 1989-02-14 | 2001-10-25 | Seiko Epson Corp., Tokio/Tokyo | Verfahren zum Herstellen einer Halbleitervorrichtung |
| IT1242014B (it) * | 1990-11-15 | 1994-02-02 | Memc Electronic Materials | Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. |
| US5401669A (en) * | 1993-05-13 | 1995-03-28 | Memc Electronic Materials, Spa | Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers |
-
1980
- 1980-05-13 JP JP6295080A patent/JPS56158431A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56158431A (en) | 1981-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04152518A (ja) | 半導体装置の製造方法 | |
| JPH07321120A (ja) | シリコンウェーハの熱処理方法 | |
| JP4876442B2 (ja) | Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ | |
| US4597804A (en) | Methods of forming denuded zone in wafer by intrinsic gettering and forming bipolar transistor therein | |
| JP2002043318A (ja) | シリコン単結晶ウエーハの製造方法 | |
| JP6100226B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
| JPS6217853B2 (ja) | ||
| KR102211567B1 (ko) | 실리콘 단결정 웨이퍼의 열처리방법 | |
| JP4552415B2 (ja) | シリコンウエーハの製造方法 | |
| JP3144378B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0119265B2 (ja) | ||
| JPS6344720B2 (ja) | ||
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPS6344731A (ja) | 半導体装置の製造方法 | |
| KR20010003616A (ko) | 실리콘 웨이퍼 제조방법 | |
| JP7051560B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP2004172564A (ja) | アニールウェーハ及びその製造方法 | |
| JP3172390B2 (ja) | シリコンウエーハ及びその製造方法 | |
| US9793138B2 (en) | Thermal processing method for wafer | |
| JPH0434299B2 (ja) | ||
| US9779964B2 (en) | Thermal processing method for wafer | |
| JP2002043241A (ja) | シリコンウェーハの熱処理方法及びシリコンウェーハ | |
| JPH0324058B2 (ja) | ||
| JP2003077926A (ja) | シリコンウエーハの熱処理方法 | |
| JPH05102167A (ja) | シリコンの熱処理方法 |