JPH0434299B2 - - Google Patents

Info

Publication number
JPH0434299B2
JPH0434299B2 JP18249580A JP18249580A JPH0434299B2 JP H0434299 B2 JPH0434299 B2 JP H0434299B2 JP 18249580 A JP18249580 A JP 18249580A JP 18249580 A JP18249580 A JP 18249580A JP H0434299 B2 JPH0434299 B2 JP H0434299B2
Authority
JP
Japan
Prior art keywords
trichlorethylene
oxygen
furnace
inert gas
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18249580A
Other languages
English (en)
Other versions
JPS57106040A (en
Inventor
Takeshi Hatsutori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18249580A priority Critical patent/JPS57106040A/ja
Publication of JPS57106040A publication Critical patent/JPS57106040A/ja
Publication of JPH0434299B2 publication Critical patent/JPH0434299B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明はシリコンウエフアの積層欠陥防止法に
係る。
シリコンウエフアを酸化性雰囲気中で高温熱処
理すなわち熱酸化すると一般にシリコン表面から
(111)結晶面に沿つていわゆるエクストリンシツ
ク型の積層欠陥が発生する。このような欠陥はシ
リコンウエフアに形成される、例えばPN接合に
おいて局部的なマイクロプラズマ降伏、リーク電
流の増加をはじめ、種々の悪影響をもたらし、こ
のウエフア上の半導体素子の特性を著しく劣化さ
せる原因となる。また、例えば2次元半導体電荷
転送装置や超大型半導体集積回路のような大面積
かつ高性能が要求される半導体装置を構成する場
合において、そのシリコンウエフア上のわずかな
欠陥でも歩留りに大きな影響を与える。
このような積層欠陥の発生を防止させたり消滅
させたりする研究が行われ、種々の方法が提案さ
れている。例えばシリコンウエフアの裏面からり
んPを高濃度拡散したり、或いは機械的にサンド
ブラスト法等によつて粗面化したり、或いはイオ
ン注入、レーザー等により損傷を与えたりしてウ
エフアに転位を導入したから酸化処理を施す等の
方法が取られているが一般にこのようなウエフア
の裏面からの処理は積層欠陥の消滅効果が比較的
低いという欠点があり、このような欠陥の発生防
止ないしは消滅はシリコンウエフアの表面からす
なわち半導体素子の活性領域側から直接的に処理
を行うことが効果的である。このような表面側か
らの欠陥防止ないしは消滅を行う処理方法として
は例えば微量のトリクロルエチレンを添加した酸
素雰囲気中でシリコンウエフアを酸化させるいわ
ゆるトリクロルエチレン酸化の方法が提案されて
いるが、この場合、このようなトリクロルエチレ
ン酸化は、1100℃ないしはそれ以上の高温処理を
施さないと顕著な効果が期待できない。ところが
近時半導体装置の製造工程において熱処理温度の
低減化が要求され、このような高温の処理は回避
されることが望まれる。
本発明においては比較的低温すなわち1000℃或
いはそれ以下の熱処理によつて効果的に積層欠陥
の発生の防止を行うことができるようにした積層
欠陥防止法を提供せんとするものである。
すなわち、本発明においては、例えば第1図に
示すようにヒーター等の加熱手段1を具備する
炉、例えば石英炉心管2中に目的とする積層欠陥
を防止せんとするシリコンウエフア3をボート4
上に配置して収容する。そしてこの炉2中に不活
性ガス、例えば窒素N2或いはアルゴンAr、クセ
ノンXe、ヘリウムHe等の不活性ガスを導入し、
これに微量のトリクロルエチレン、さらに必要に
応じて微量の酸素を添加して送りこみ、シリコン
ウエフア3を炉2中において1000℃以下で例えば
10分以上の熱処理する。この炉2中へのトリクロ
ルエチレンの供給は、いわゆるバブリングによつ
て行うことができる。図示の例では炉2に対して
不活性ガスのみを送り込むための第1の通路9A
と、不活性ガスによつてトリクロルエチレンをバ
ブルさせて、不活性ガス中にトリクロルエチレン
を微量に混入させたガスを送り込む第2の通路9
Bとを設ける。第2の通路9Bには例えば第1図
に示すように恒温装置5によつて例えば20℃に保
持されたトリクロルエチレン6が収容されたバブ
ラー7を設け、これに不活性ガス例えばN2ガス
源8よりのガスをトリクロルエチレン液6中に導
入しバブリングさせ、そのトリクロルエチレンを
含んだ不活性ガスを炉2中に送るようになす。
一方酸素供給源10から酸素を第3の通路11
を通じて炉2中に導入するようになす。12,1
3及び14は夫々の通路に設けられた流量調節手
段を示す。このようにして、流量調制装置12,
13,14によつて不活性ガス例えば窒素或いは
アルゴン、ヘリウム、クセノン等の不活性ガスを
主成分とし、それに微量のトリクロルエチレン
(C2HCl3)と、さらにある場合は酸素O2を添加し
た混合ガスを炉2中に送りこんで短時間の1000℃
ないしはそれ以下の熱処理を施す。
このような熱処理が施されて後シリコンウエフ
アに対する酸化膜を形成するための最初の処理を
すなわち第1酸化処理が施される。尚、上述した
酸化処理を行うにあたつては、不活性ガス源8よ
りの不活性ガスの供給を停止して酸素源10より
の酸素導入のみによつて炉2中でシリコンウエフ
アの加熱を行えばその表面にSiO2膜の生成、す
なわち酸化を行うことができる。
上述した熱処理を施して後、酸化処理を施すと
きはこの酸化処理においてもその酸化処理の温度
或いは条件等に係りなく積層欠陥の発生を効果的
に抑さえることが確かめられた。第2図は混合ガ
スの主成分として窒素ガスを3/分送り込み、
さらに窒素ガスとこれにバブラーによつてトリク
ロルエチレンを混合させた気体を5cm3/分をもつ
て炉2中に導入し、アニール時間を10分間に選定
した場合において夫々酸素の供給量を変化させた
場合の積層欠陥密度の測定結果を示すもので、こ
れより明らかなように酸素流量が30cm3/分以下で
積層欠陥密度が0となつている。尚、積層欠陥の
測定は酸化処理後において酸化膜をエツチング除
去し、さらにシリコンウエフアの表面をエツチン
グして欠陥を露出させ光学顕微鏡でその個数を観
察測定したものである。
また第3図は混合ガスの主成分たる不活性ガス
としての窒素ガスN2を3/分とし、また窒素
とトリクロル液の混合気体を同様に5cm3/分とし
た場合とし、さらに酸素の供給量を15cm3/分とし
た場合のアニール時間と、同様の積層欠陥密度の
関係を示すもので、これより明らかなようにアニ
ール時間は、10分程度以上であれば十分であるこ
とがわかる。
上述したように本発明方法によれば熱酸化処理
前に特殊な熱処理を施すことによつて効果的に積
層欠陥の発生を防止することができるものである
が、このような欠陥の発生の防止は次のような現
象によつて生ずるものと思われる。
すなわち、熱酸化によりSi−SiO2界面近傍で
格子間Siの過飽和状態(或いは空孔の不飽和状
態)が生ずると考えられている。一方積層欠陥は
エクストリンシツク型で格子間Siの吸収及び放出
によつて成長及び収縮するので、欠陥の周辺に格
子間原子の発生源や吸収源が存在すれば積層欠陥
は成長収縮する。そして通常酸化の場合は、界面
が格子間Siの発生源(或いは空孔の吸収源)とな
ると考えられているが、本発明方法によるトリク
ロルエチレンの添加によつて、すなわち塩素添加
による熱処理によつて、界面近傍の格子間Siが塩
素によつて捕獲され、そこでの過剰格子間Siが著
しく減少すると思われる。すなわち格子間Siは塩
化反応を経て最終的にはSiO2やクロロシロキサ
ン(酸素が不足している場合)になるものと思わ
れる。そして温度、塩素添加量が増すほど界面近
傍に蓄積される塩素量は多くなるのでSi−SiO2
界面では格子間原子の吸収源としての作用が強ま
ることになり、結果的に積層欠陥の原因がゲツタ
リングされてその発生が押さえられるものと思わ
れる。そしてこのような積層欠陥の防止という点
においては、不活性ガス中で微量のトリクロルエ
チレンの添加によつてその防止効果を得ることが
できるが、このようにする場合、シリコンウエフ
アの表面のエツチング作用によつて表面荒れが生
ずる。ところが上述したように、不活性ガスと微
量のトリクロルエチレンの混合ガス中にさらに酸
素を導入する時は、そのシリコンウエフアの表面
荒れを防ぎかつ低温短時間処理を助成し得ること
が認められた。したがつて、この酸素の導入が行
われることが望まれる。
【図面の簡単な説明】
第1図は本発明による積層欠陥防止法の1例を
実施する装置の略線的構成図、第2図は本発明方
法による酸素流量と積層欠陥密度との関係を測定
した結果を示す図、第3図は同様のアニール時間
と積層欠陥密度を測定した結果を示す。 2は炉、3はシリコンウエフア、8は不活性ガ
ス源、10は酸素供給源、7はバブラー、5は恒
温装置である。

Claims (1)

    【特許請求の範囲】
  1. 1 シリコンウエフアを炉内に置き、不活性ガス
    に微量のトリクロルエチレンを少なくとも添加し
    た雰囲気で上記シリコンウエフアを1000℃以下で
    熱処理し、その後第1酸化工程を施すことを特徴
    とする積層欠陥防止法。
JP18249580A 1980-12-22 1980-12-22 Prevention of stacking fault Granted JPS57106040A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18249580A JPS57106040A (en) 1980-12-22 1980-12-22 Prevention of stacking fault

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18249580A JPS57106040A (en) 1980-12-22 1980-12-22 Prevention of stacking fault

Publications (2)

Publication Number Publication Date
JPS57106040A JPS57106040A (en) 1982-07-01
JPH0434299B2 true JPH0434299B2 (ja) 1992-06-05

Family

ID=16119280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18249580A Granted JPS57106040A (en) 1980-12-22 1980-12-22 Prevention of stacking fault

Country Status (1)

Country Link
JP (1) JPS57106040A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0492991B1 (en) * 1990-12-21 1999-06-23 SILICONIX Incorporated Method of fabricating double diffused integrated MOSFET cells
US5506178A (en) * 1992-12-25 1996-04-09 Sony Corporation Process for forming gate silicon oxide film for MOS transistors

Also Published As

Publication number Publication date
JPS57106040A (en) 1982-07-01

Similar Documents

Publication Publication Date Title
US5279973A (en) Rapid thermal annealing for semiconductor substrate by using incoherent light
JP2022169511A (ja) イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法
KR19990044245A (ko) 실리콘 단결정 웨이퍼의 열처리 방법과 그 열처리 장치 및 실리콘 단결정 웨이퍼와 그 제조 방법
KR0159420B1 (ko) 반도체 기판의 제조방법
US6509250B2 (en) Method for CMOS well drive in a non-inert ambient
KR100396609B1 (ko) 반도체기판의처리방법
JPS618931A (ja) 半導体装置の製造方法
JPH05291097A (ja) シリコン基板およびその製造方法
JPH0434299B2 (ja)
US6538285B2 (en) Silicon wafer
JPH0845946A (ja) シリコン半導体単結晶基板の熱処理方法及び熱処理装置、半導体装置
JP2002190478A (ja) ボロンドープされたシリコンウエハの熱処理方法
JPS6217853B2 (ja)
JPH06349839A (ja) 半導体基板の熱処理方法
JP3032565B2 (ja) 半導体装置の製造方法
KR100545990B1 (ko) 실리콘웨이퍼 내의 금속 불순물 제거 방법
TWI836802B (zh) 矽晶圓及其製造方法
JPS6344731A (ja) 半導体装置の製造方法
JPH11135508A (ja) 半導体装置の製造方法
JP2003077926A (ja) シリコンウエーハの熱処理方法
KR20010003616A (ko) 실리콘 웨이퍼 제조방법
JPS6327846B2 (ja)
JPH08330198A (ja) 半導体装置の製造方法
JP3282265B2 (ja) 半導体装置の製造方法
KR20130069935A (ko) 웨이퍼 제조 방법