JPH08330198A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08330198A JPH08330198A JP13028195A JP13028195A JPH08330198A JP H08330198 A JPH08330198 A JP H08330198A JP 13028195 A JP13028195 A JP 13028195A JP 13028195 A JP13028195 A JP 13028195A JP H08330198 A JPH08330198 A JP H08330198A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- wafer
- semiconductor device
- temperature
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 シリコンウェーハ表面を原子的レベルで平坦
化する技術を提供する。 【構成】 所定のミスオリエンテーション・アングル以
下のシリコンウェーハを弗酸・過酸化水素水に浸す、あ
るいは弗酸水溶液中で紫外線を照射した後、１１５０℃
以上の高温水素雰囲気中に３０分間以上保持する。この
処理によりウェーハ表面には均一なステップ−テラス構
造が形成され、その表面に形成された酸化膜の絶縁破壊
特性も向上する。
化する技術を提供する。 【構成】 所定のミスオリエンテーション・アングル以
下のシリコンウェーハを弗酸・過酸化水素水に浸す、あ
るいは弗酸水溶液中で紫外線を照射した後、１１５０℃
以上の高温水素雰囲気中に３０分間以上保持する。この
処理によりウェーハ表面には均一なステップ−テラス構
造が形成され、その表面に形成された酸化膜の絶縁破壊
特性も向上する。
Description
【０００１】
【産業上の利用分野】半導体装置の製造方法に関するも
のであり、特にＭＯＳ集積回路等の高集積半導体デバイ
スの製造に必要なシリコンウェーハの表面処理に係るも
のである。
のであり、特にＭＯＳ集積回路等の高集積半導体デバイ
スの製造に必要なシリコンウェーハの表面処理に係るも
のである。
【０００２】
【従来の技術】半導体製造プロセスの開発は、半導体ウ
ェハの界面制御方法の開発であるとも言える。ｌＧｂＤ
ＲＡＭの開発も発表されるようになった現在のディープ
サブミクロンプロセスの時代においては、ますますその
制御が重要性を帯びてきている。たとえば０．３〜０．
２μｍプロセスでのＭＯＳトランジスタのゲート酸化膜
厚は１０ｎｍ以下となり、フラッシュＥＥＰＲＯＭやＮ
ＡＮＤ型ＥＥＰＲＯＭのトンネル絶縁膜厚は数ｎｍの領
域に達している。このような先端的なＭＯＳデバイスで
は酸化膜の絶縁破壊特性の向上が求められている。
ェハの界面制御方法の開発であるとも言える。ｌＧｂＤ
ＲＡＭの開発も発表されるようになった現在のディープ
サブミクロンプロセスの時代においては、ますますその
制御が重要性を帯びてきている。たとえば０．３〜０．
２μｍプロセスでのＭＯＳトランジスタのゲート酸化膜
厚は１０ｎｍ以下となり、フラッシュＥＥＰＲＯＭやＮ
ＡＮＤ型ＥＥＰＲＯＭのトンネル絶縁膜厚は数ｎｍの領
域に達している。このような先端的なＭＯＳデバイスで
は酸化膜の絶縁破壊特性の向上が求められている。
【０００３】また、Ｓｉ上への極薄酸化膜形成はＭＯＳ
デバイスに限られるものでもなく、さらに低抵抗メタル
コンタクト形成、選択メタルＣＶＤ、エピタキシなどが
要求される種々の半導体デバイスプロセスの高信頼化を
実現するために、（１）Ｓｉウェハ表面の微粒子や重金
属汚染の除去と精密清浄化、（２）表面自然酸化膜の成
長を大幅に抑えるかまたは完全に抑止すること、（３）
ウェハ表面の原子スケールでの平坦性の向上等が必要と
なってきている。
デバイスに限られるものでもなく、さらに低抵抗メタル
コンタクト形成、選択メタルＣＶＤ、エピタキシなどが
要求される種々の半導体デバイスプロセスの高信頼化を
実現するために、（１）Ｓｉウェハ表面の微粒子や重金
属汚染の除去と精密清浄化、（２）表面自然酸化膜の成
長を大幅に抑えるかまたは完全に抑止すること、（３）
ウェハ表面の原子スケールでの平坦性の向上等が必要と
なってきている。
【０００４】このような要求に対し、シリコンウェーハ
を水素雰囲気中で１２００℃程度の高温でアニールをす
ることにより表層無欠陥層を形成し酸化膜の絶縁破壊特
性を向上させる技術が開発され大きな効果を挙げてい
る。このような高温水素アニール処理が施されたシリコ
ンウェーハは水素アニールウェーハと呼ばれる。すなわ
ち、シリコン表面は高温水素アニールされることにより
原子が再配列することにより界面特性が改善され、絶縁
破壊特性が向上するのである。これらの特性の改善は高
温水素雰囲気中では最表面に位置するシリコン原子は容
易に動き回り最も安定な位置に再配列しようとすること
に起因している。ところでウェーハ表面は（１００）あ
るいは（１１１）面で切り出されている場合が多いが実
際のウェーハ表面は意図的に、あるいは意図せずにこれ
らの面からわずかであるがずらして切り出されており、
このずれの角度をミスオリエンテーション・アングルあ
るいはオフアングルと呼んでいる。アニール後の表面を
原子間力顕微鏡（ＡＦＭ）で観察すると周期的なステッ
プ−テラス構造に起因したうねりが観察されることがあ
る。ウェーハ表面が（１００）面である場合は、高温水
素アニールによりテラス面を（１００）とするステップ
−テラス構造が出現するが、そのテラス長Ｌはミスオリ
エンテーション・アングルαの大きさに依存し両者の間
には、 ｔａｎα＝ｈ／Ｌ……（１） の関係があることが知られている。ここでｈはステップ
高さである。即ち、ミスオリエンテーション・アングル
αが小さくなるとテラス長Ｌが長くなる傾向にある。
を水素雰囲気中で１２００℃程度の高温でアニールをす
ることにより表層無欠陥層を形成し酸化膜の絶縁破壊特
性を向上させる技術が開発され大きな効果を挙げてい
る。このような高温水素アニール処理が施されたシリコ
ンウェーハは水素アニールウェーハと呼ばれる。すなわ
ち、シリコン表面は高温水素アニールされることにより
原子が再配列することにより界面特性が改善され、絶縁
破壊特性が向上するのである。これらの特性の改善は高
温水素雰囲気中では最表面に位置するシリコン原子は容
易に動き回り最も安定な位置に再配列しようとすること
に起因している。ところでウェーハ表面は（１００）あ
るいは（１１１）面で切り出されている場合が多いが実
際のウェーハ表面は意図的に、あるいは意図せずにこれ
らの面からわずかであるがずらして切り出されており、
このずれの角度をミスオリエンテーション・アングルあ
るいはオフアングルと呼んでいる。アニール後の表面を
原子間力顕微鏡（ＡＦＭ）で観察すると周期的なステッ
プ−テラス構造に起因したうねりが観察されることがあ
る。ウェーハ表面が（１００）面である場合は、高温水
素アニールによりテラス面を（１００）とするステップ
−テラス構造が出現するが、そのテラス長Ｌはミスオリ
エンテーション・アングルαの大きさに依存し両者の間
には、 ｔａｎα＝ｈ／Ｌ……（１） の関係があることが知られている。ここでｈはステップ
高さである。即ち、ミスオリエンテーション・アングル
αが小さくなるとテラス長Ｌが長くなる傾向にある。
【０００５】
【発明が解決しようとする課題】しかしながら、実際の
水素アニールウェーハ表面を観察すると（１）式のミス
オリエンテーション・アングルαから予想されるテラス
長Ｌとは異なる長さのテラスが存在していることが多
い。またステップの並んでいる方向もミスオリエンテー
ションの方向とは異なっている場合がある。また表面に
は、ステップ−テラス構造に起因した周期的なうねりが
発生しており、ウェーハ面内でこれら周期構造が異なっ
た状態で存在するとシリコンウェーハ表面に薄い酸化膜
を形成した場合、絶縁破壊に至るまでの時間がウェーハ
面内でばらついてしまうという問題が発生する。
水素アニールウェーハ表面を観察すると（１）式のミス
オリエンテーション・アングルαから予想されるテラス
長Ｌとは異なる長さのテラスが存在していることが多
い。またステップの並んでいる方向もミスオリエンテー
ションの方向とは異なっている場合がある。また表面に
は、ステップ−テラス構造に起因した周期的なうねりが
発生しており、ウェーハ面内でこれら周期構造が異なっ
た状態で存在するとシリコンウェーハ表面に薄い酸化膜
を形成した場合、絶縁破壊に至るまでの時間がウェーハ
面内でばらついてしまうという問題が発生する。
【０００６】上記問題点に鑑み本発明は高温水素アニー
ル後の表面構造を原子レベルで制御できるシリコンウェ
ーハ表面の処理方法を提供し、その後の工程でウェーハ
表面に形成された酸化膜の絶縁破壊特性のばらつきを制
御することを目的とする。
ル後の表面構造を原子レベルで制御できるシリコンウェ
ーハ表面の処理方法を提供し、その後の工程でウェーハ
表面に形成された酸化膜の絶縁破壊特性のばらつきを制
御することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は図１のフローチャートに示すように、（１
００）面のミスオリエンテーション・アングルαを０．
２°以下に設定したシリコンウェーハを弗酸（ＨＦ）と
過酸化水素水（Ｈ2 Ｏ2 ）混合液に浸（浸漬）した後、
１１５０℃以上の温度に昇温し水素雰囲気中で例えば１
時間程度の所定の時間保持し高温水素アニールを行うこ
とを第１の特徴とする。ＨＦ：Ｈ2 Ｏ2混合液浸漬前は
ＲＣＡ洗浄法等の周知の基板洗浄法を用い、その後この
ＲＣＡ洗浄によって形成された自然酸化膜を除去してお
くことが望ましい。図１の高温水素アニールの後はたと
えばＬＯＣＯＳ法によるフィールド酸化膜形成，その後
のゲート酸化，ポリシリコンＣＶＤ等の諸工程等から成
る標準ＭＯＳプロセス等の所望の半導体装置製造工程を
行えばよい。
に、本発明は図１のフローチャートに示すように、（１
００）面のミスオリエンテーション・アングルαを０．
２°以下に設定したシリコンウェーハを弗酸（ＨＦ）と
過酸化水素水（Ｈ2 Ｏ2 ）混合液に浸（浸漬）した後、
１１５０℃以上の温度に昇温し水素雰囲気中で例えば１
時間程度の所定の時間保持し高温水素アニールを行うこ
とを第１の特徴とする。ＨＦ：Ｈ2 Ｏ2混合液浸漬前は
ＲＣＡ洗浄法等の周知の基板洗浄法を用い、その後この
ＲＣＡ洗浄によって形成された自然酸化膜を除去してお
くことが望ましい。図１の高温水素アニールの後はたと
えばＬＯＣＯＳ法によるフィールド酸化膜形成，その後
のゲート酸化，ポリシリコンＣＶＤ等の諸工程等から成
る標準ＭＯＳプロセス等の所望の半導体装置製造工程を
行えばよい。
【０００８】好ましくはＨＦ：Ｈ2 Ｏ2 混合液の混合比
は１：５乃至１：１００であることである。
は１：５乃至１：１００であることである。
【０００９】本発明の第２の特徴は、第１の特徴におけ
るＨＦ：Ｈ2 Ｏ2 混合液浸漬のかわりに、シリコンウェ
ーハを弗酸水溶液中に配置し、該シリコンウェーハ表面
に波長１５０〜２８０ｎｍの紫外線照射をした後、１１
５０℃以上の温度に該シリコンウェーハを昇温し、水素
雰囲気中で所定の時間保持し、高温水素アニールを行う
ことである。
るＨＦ：Ｈ2 Ｏ2 混合液浸漬のかわりに、シリコンウェ
ーハを弗酸水溶液中に配置し、該シリコンウェーハ表面
に波長１５０〜２８０ｎｍの紫外線照射をした後、１１
５０℃以上の温度に該シリコンウェーハを昇温し、水素
雰囲気中で所定の時間保持し、高温水素アニールを行う
ことである。
【００１０】
【作用】上記構成のシリコンウェーハの処理方法によれ
ば高温水素アニール処理前に過酸化水素水と弗酸の混合
液で処理することにより、高温水素アニール処理後の表
面にウェーハ全面に渡って制御された均一性の高いステ
ップ−テラス構造が形成される。過酸化水素水と弗酸の
混合液で処理する代わりに、弗酸水溶液中でシリコンウ
ェーハ表面に紫外光を照射しても同様である。
ば高温水素アニール処理前に過酸化水素水と弗酸の混合
液で処理することにより、高温水素アニール処理後の表
面にウェーハ全面に渡って制御された均一性の高いステ
ップ−テラス構造が形成される。過酸化水素水と弗酸の
混合液で処理する代わりに、弗酸水溶液中でシリコンウ
ェーハ表面に紫外光を照射しても同様である。
【００１１】
【実施例】シリコンウェーハとして直径２００ｍｍ、面
方位（１００）、ｐ型、抵抗率２Ωｃｍ，ＣＺ法で育成
した片面が鏡面仕上のものを用いる。面方位（１００）
からのミスオリエンテーション・アングルαは０．０２
°，０．１°，０．５°，２°のものをそれぞれ準備し
て、比較しながら本発明の実施例を説明する。高温水素
アニールの前処理として次の処理を行う。まず一般的に
ＲＣＡ洗浄と呼ばれている処理をウェーハ表面の不純物
を除去するために行なう。具体的には、ＨＣｌ，Ｈ2 Ｏ
2 ，Ｈ2 Ｏの混合液（比率１：１：５）を７５℃に加温
した液に１０分間浸した後、超純水で１０分間水洗処理
（リンス）し、その後、ＮＨ4 ＯＨ，Ｈ2 Ｏ2 ，Ｈ2 Ｏ
の混合液（比率１：１：５）を７５℃に加温した液に１
０分間した後、超純水で１０分間水洗処理する。その後
０．１％ＨＦ水溶液（室温）に３分間浸し自然酸化膜を
剥離した後、超純水で１０分間水洗処理する。この超純
水は自然酸化膜を新たに成長させないようにするため
に、溶存酸素を１０ｐｐｂ以下にすることが好ましい。
その後、ＨＦ：Ｈ2 Ｏ2 ＝１：１０の液に２０分間浸漬
する。この時の液温は２０〜３０℃が好ましい。また、
この浸潰時間は１：１０の液では２０分間以上が好まし
く、これよりも短いと、その後に高温水素アニールを行
った場合テラス長のばらつきが大きくなる。超純水で１
０分間水洗処理した後、スピンドライ法等を用い乾燥
し、７００℃に保たれた窒素雰囲気の縦型拡散炉内にウ
ェーハを挿入する。その後、炉内雰囲気を水素に置換
し、ウェーハ温度（基板温度）を１２００℃まで昇温し
て１時間保つ。この時の昇温速度は早い方が望ましく、
たとえば１２００℃までの昇温は１５℃／分〜２０℃／
分が好ましい。しかし、これ以上早く昇温するとスリッ
プが発生するので注意が必要である。その後、７００℃
まで基板温度を降温し雰囲気を窒素に置換した後、ウェ
ーハを炉から取り出す。降温も１５℃／分〜２０°／分
で行うのが好ましい。
方位（１００）、ｐ型、抵抗率２Ωｃｍ，ＣＺ法で育成
した片面が鏡面仕上のものを用いる。面方位（１００）
からのミスオリエンテーション・アングルαは０．０２
°，０．１°，０．５°，２°のものをそれぞれ準備し
て、比較しながら本発明の実施例を説明する。高温水素
アニールの前処理として次の処理を行う。まず一般的に
ＲＣＡ洗浄と呼ばれている処理をウェーハ表面の不純物
を除去するために行なう。具体的には、ＨＣｌ，Ｈ2 Ｏ
2 ，Ｈ2 Ｏの混合液（比率１：１：５）を７５℃に加温
した液に１０分間浸した後、超純水で１０分間水洗処理
（リンス）し、その後、ＮＨ4 ＯＨ，Ｈ2 Ｏ2 ，Ｈ2 Ｏ
の混合液（比率１：１：５）を７５℃に加温した液に１
０分間した後、超純水で１０分間水洗処理する。その後
０．１％ＨＦ水溶液（室温）に３分間浸し自然酸化膜を
剥離した後、超純水で１０分間水洗処理する。この超純
水は自然酸化膜を新たに成長させないようにするため
に、溶存酸素を１０ｐｐｂ以下にすることが好ましい。
その後、ＨＦ：Ｈ2 Ｏ2 ＝１：１０の液に２０分間浸漬
する。この時の液温は２０〜３０℃が好ましい。また、
この浸潰時間は１：１０の液では２０分間以上が好まし
く、これよりも短いと、その後に高温水素アニールを行
った場合テラス長のばらつきが大きくなる。超純水で１
０分間水洗処理した後、スピンドライ法等を用い乾燥
し、７００℃に保たれた窒素雰囲気の縦型拡散炉内にウ
ェーハを挿入する。その後、炉内雰囲気を水素に置換
し、ウェーハ温度（基板温度）を１２００℃まで昇温し
て１時間保つ。この時の昇温速度は早い方が望ましく、
たとえば１２００℃までの昇温は１５℃／分〜２０℃／
分が好ましい。しかし、これ以上早く昇温するとスリッ
プが発生するので注意が必要である。その後、７００℃
まで基板温度を降温し雰囲気を窒素に置換した後、ウェ
ーハを炉から取り出す。降温も１５℃／分〜２０°／分
で行うのが好ましい。
【００１２】上記の実施例の中でＨＦ：Ｈ2 Ｏ2 の比率
は、１：５〜１：１００の間であれば良い。ウェーハ表
面は弗酸と過酸化水素水混合液中で処理されることによ
り、過酸化水素水で表面が酸化され弗酸でその酸化膜が
溶解されるという反応が競合する。この反応が進行する
ことによりウェーハ表面にステップ−テラス構造が形成
される。
は、１：５〜１：１００の間であれば良い。ウェーハ表
面は弗酸と過酸化水素水混合液中で処理されることによ
り、過酸化水素水で表面が酸化され弗酸でその酸化膜が
溶解されるという反応が競合する。この反応が進行する
ことによりウェーハ表面にステップ−テラス構造が形成
される。
【００１３】上記の実施例においてＨＦ：Ｈ2 Ｏ2 ＝
１：１０の混合液で処理する代わりに、弗酸水溶液（Ｈ
Ｆ：Ｈ2 Ｏ＝１：１０）中にウェーハを浸しながら波長
１５０〜２８０ｎｍの紫外光たとえば低圧水銀ランプを
光源とした紫外光を照射してもよい。またエキシマレー
ザのＡｒＦ（λ＝１９３ｎｍ）あるいはＫｒＦ（λ＝２
４９ｎｍ）等の紫外光を照射してもよい。
１：１０の混合液で処理する代わりに、弗酸水溶液（Ｈ
Ｆ：Ｈ2 Ｏ＝１：１０）中にウェーハを浸しながら波長
１５０〜２８０ｎｍの紫外光たとえば低圧水銀ランプを
光源とした紫外光を照射してもよい。またエキシマレー
ザのＡｒＦ（λ＝１９３ｎｍ）あるいはＫｒＦ（λ＝２
４９ｎｍ）等の紫外光を照射してもよい。
【００１４】
【発明の効果】従来技術では高温水素アニール後表面の
ステップ−テラス構造はウェーハ面内でテラス長がばら
ついていたが、本発明によりウェーハ面内のばらつきを
低減させることができた。その違いを図２に示す。すな
わち、図２は従来方法による表面処理と、本発明による
表面処理を行ったウェーハについて、それぞれ１２００
℃，１時間高温水素アニールを行った場合の、前述した
ミスオリエンテーション・アングルα０．０２°，０．
１°，０．５°，２°のウェーハに対するそれぞれのテ
ラス長の変化を示したものである。図２により、本発明
によるウェーハの方がテラス長のばらつきが小さくなっ
ていることがわかる。特にミスオリエンテーション・ア
ングル０．２°以下においてその効果が顕著である。
ステップ−テラス構造はウェーハ面内でテラス長がばら
ついていたが、本発明によりウェーハ面内のばらつきを
低減させることができた。その違いを図２に示す。すな
わち、図２は従来方法による表面処理と、本発明による
表面処理を行ったウェーハについて、それぞれ１２００
℃，１時間高温水素アニールを行った場合の、前述した
ミスオリエンテーション・アングルα０．０２°，０．
１°，０．５°，２°のウェーハに対するそれぞれのテ
ラス長の変化を示したものである。図２により、本発明
によるウェーハの方がテラス長のばらつきが小さくなっ
ていることがわかる。特にミスオリエンテーション・ア
ングル０．２°以下においてその効果が顕著である。
【００１５】また、これらウェーハに厚さ１０ｎｍの熱
酸化膜を有する面積１ｍｍ2 のＭＯＳキャパシタをウェ
ーハ面上に１００個形成し、ストレス電界１０ＭＶ／ｃ
ｍの電界を加えて破壊するまでの時間を比べたものが図
３である。図３に示したＭＯＳキャパシタ作製に用いた
ウェーハは本発明も、従来技術もミスオリエンテーショ
ン・アングルαが０．５のもので、これを１２００℃，
１時間の高温水素アニールをしたものである。そして図
３における従来技術の高温水素アニールの前の処理はＮ
Ｈ4 ＯＨ，Ｈ2 Ｏ2 ，Ｈ2 Ｏの混合液（比率１：１：
５）で７５℃，１０分間の洗浄で、本発明はこの従来技
術の処理に加えるに、ＨＦ，Ｈ2 Ｏ2 混合液（比率１：
５）で２５℃，１０分間の洗浄をしたものである。また
従来技術および本発明ともに、純水のリンスは１０分間
の場合である。図３により本発明により破壊するまでの
時間のばらつきが非常に小さくなることがわかる。
酸化膜を有する面積１ｍｍ2 のＭＯＳキャパシタをウェ
ーハ面上に１００個形成し、ストレス電界１０ＭＶ／ｃ
ｍの電界を加えて破壊するまでの時間を比べたものが図
３である。図３に示したＭＯＳキャパシタ作製に用いた
ウェーハは本発明も、従来技術もミスオリエンテーショ
ン・アングルαが０．５のもので、これを１２００℃，
１時間の高温水素アニールをしたものである。そして図
３における従来技術の高温水素アニールの前の処理はＮ
Ｈ4 ＯＨ，Ｈ2 Ｏ2 ，Ｈ2 Ｏの混合液（比率１：１：
５）で７５℃，１０分間の洗浄で、本発明はこの従来技
術の処理に加えるに、ＨＦ，Ｈ2 Ｏ2 混合液（比率１：
５）で２５℃，１０分間の洗浄をしたものである。また
従来技術および本発明ともに、純水のリンスは１０分間
の場合である。図３により本発明により破壊するまでの
時間のばらつきが非常に小さくなることがわかる。
【図１】本発明の概略を示すフローチャートである。
【図２】従来技術及び本発明におけるシリコンウェーハ
表面に形成されているステップ−テラス構造のテラス長
のミスオリエンテーション・アングル依存性を示す図で
ある。
表面に形成されているステップ−テラス構造のテラス長
のミスオリエンテーション・アングル依存性を示す図で
ある。
【図３】従来技術及び本発明におけるシリコンウェーハ
表面に形成したＭＯＳキャパシタの破壊するまでの時間
を比較する図である。
表面に形成したＭＯＳキャパシタの破壊するまでの時間
を比較する図である。
Claims (3)
- 【請求項１】 （１００）面からの傾斜角度を０．２°
以下にしたシリコンウェーハを弗酸と過酸化水素水混合
液に浸した後、１１５０℃以上の温度に昇温し水素雰囲
気中で所定の時間保持することを特徴とする半導体装置
の製造方法。 - 【請求項２】 前記弗酸と過酸化水素水混合液の混合比
は１：５乃至１：１００であることを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項３】 （１００）面からの傾斜角度を０．２°
以下にしたシリコンウェーハを弗酸水溶液中に配置し、
該シリコンウェーハ表面に波長１５０〜２８０ｎｍの紫
外線照射をした後、１１５０℃以上の温度に該シリコン
ウェーハを昇温し水素雰囲気中で所定の時間保持するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13028195A JPH08330198A (ja) | 1995-05-29 | 1995-05-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13028195A JPH08330198A (ja) | 1995-05-29 | 1995-05-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330198A true JPH08330198A (ja) | 1996-12-13 |
Family
ID=15030565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13028195A Withdrawn JPH08330198A (ja) | 1995-05-29 | 1995-05-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330198A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000062343A1 (fr) * | 1999-04-09 | 2000-10-19 | Shin-Etsu Handotai Co., Ltd. | Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant |
| US6387756B1 (en) | 1999-10-29 | 2002-05-14 | Nec Corporation | Manufacturing method of non-volatile semiconductor device |
| JP2007266101A (ja) * | 2006-03-27 | 2007-10-11 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法 |
-
1995
- 1995-05-29 JP JP13028195A patent/JPH08330198A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000062343A1 (fr) * | 1999-04-09 | 2000-10-19 | Shin-Etsu Handotai Co., Ltd. | Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant |
| US6461939B1 (en) | 1999-04-09 | 2002-10-08 | Shin-Etsu Handotai Co., Ltd. | SOI wafers and methods for producing SOI wafer |
| US6387756B1 (en) | 1999-10-29 | 2002-05-14 | Nec Corporation | Manufacturing method of non-volatile semiconductor device |
| JP2007266101A (ja) * | 2006-03-27 | 2007-10-11 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4331593B2 (ja) | 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法 | |
| EP1051744B1 (en) | Method of forming a semiconductor device | |
| KR100908784B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH0878377A (ja) | 熱処理前のクリーニング法 | |
| KR19990083075A (ko) | 에스씨-2 베이스 예열처리 웨이퍼 세정공정 | |
| KR100423752B1 (ko) | 실리콘 반도체 웨이퍼 및 그 제조 방법 | |
| EP0258394B1 (en) | Fabrication of solid-state devices having thin dielectric layers | |
| JP2000091342A (ja) | シリコンウエーハの熱処理方法及びシリコンウエーハ | |
| JPH0648683B2 (ja) | 薄膜酸化物用の成長修正熱酸化方法 | |
| JPH09106971A (ja) | 半導体デバイスの製造方法 | |
| KR0159420B1 (ko) | 반도체 기판의 제조방법 | |
| JP3122125B2 (ja) | 酸化膜の形成方法 | |
| JPH11145131A (ja) | 半導体装置の製造方法及び半導体製造装置、及び半導体装置 | |
| JPH08330198A (ja) | 半導体装置の製造方法 | |
| JP3484480B2 (ja) | 半導体装置の製造方法 | |
| US5854505A (en) | Process for forming silicon oxide film and gate oxide film for MOS transistors | |
| JPH06244174A (ja) | 絶縁酸化膜の形成方法 | |
| JP4076638B2 (ja) | 半導体装置の製造方法 | |
| JP3296268B2 (ja) | 半導体装置の製造方法 | |
| KR100227641B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JPH06291112A (ja) | 半導体装置の製造方法 | |
| KR100545990B1 (ko) | 실리콘웨이퍼 내의 금속 불순물 제거 방법 | |
| JPH11283975A (ja) | 薄くて均一な酸化物を低い温度で形成する方法 | |
| JPH0223023B2 (ja) | ||
| CN116848622A (zh) | 一种用于蚀刻钼的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |