TW202041726A - 矽單晶晶圓之製造方法及矽單晶晶圓 - Google Patents
矽單晶晶圓之製造方法及矽單晶晶圓 Download PDFInfo
- Publication number
- TW202041726A TW202041726A TW109104848A TW109104848A TW202041726A TW 202041726 A TW202041726 A TW 202041726A TW 109104848 A TW109104848 A TW 109104848A TW 109104848 A TW109104848 A TW 109104848A TW 202041726 A TW202041726 A TW 202041726A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- single crystal
- bmd
- wafer
- silicon single
- Prior art date
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000010438 heat treatment Methods 0.000 claims abstract description 53
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- 238000005498 polishing Methods 0.000 claims abstract description 7
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 5
- 235000012431 wafers Nutrition 0.000 claims description 107
- 229910052710 silicon Inorganic materials 0.000 claims description 81
- 239000010703 silicon Substances 0.000 claims description 81
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 80
- 239000013078 crystal Substances 0.000 claims description 80
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 99
- 239000002344 surface layer Substances 0.000 abstract description 16
- 230000007547 defect Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 description 16
- 238000012545 processing Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Thermal Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本發明係關於適合多層結構元件的矽單晶晶圓之製造方法，其係採用氧濃度為12ppma（JEITA）以上、NV
區域的矽單晶晶圓，藉由進行在含氮爐雰下且溫度1225℃以上的RTA處理、鏡面拋光加工處理、及BMD形成熱處理，來製造如下的矽單晶晶圓：自矽單晶晶圓的表面起依序至少具有厚度為5～12.5μm的DZ層、及位在該DZ層正下方而BMD密度為1×1011
/cm3
以上的BMD層。藉此，提供一種適合多層結構元件的矽單晶晶圓之製造方法，能於元件形成時在表層部正下方吸收矽晶圓表面受到的應力，在BMD層吸收應變引起的缺陷，可提昇元件形成區域之強度及抑制表層之中的差排發生、伸長。
Description
本發明係關於適合多層結構元件的矽單晶晶圓之製造方法及矽單晶晶圓。
在最新的記憶體（3D Xpoint）中，要求元件區域（自表面起深度約0.5μm的範圍）之中的矽基板之高強度化、3D NAND之疊層化所形成的基板表層部強度之提昇。
一般而言，以賦予吸除能力與提昇表體部強度為目的，而將氮、碳、硼摻雜至矽單晶。然而，若以高濃度摻雜氮、碳、硼，則會於表層形成氧析出物，而有電特性會惡化之問題。針對此種問題點，吾人採取藉由熱處理使雜質向外擴散的對策。此時，表層形成DZ層。在此DZ層中，由於氧的向外擴散而成為低氧，容易由於元件形成時受到的應力而發生滑移。
再者，專利文獻1、專利文獻2、專利文獻3中揭示有控制BMD密度而不會過度形成氧析出物之技術，專利文獻4揭示有鄰接於無缺陷區域而具有近接吸除能力的單晶晶圓。
［先前技術文獻］
［專利文獻］
專利文獻1：日本特開2016-100542號公報
專利文獻2：日本專利第4055343號公報
專利文獻3：日本專利第4794137號公報
專利文獻4：日本特開2015-216375號公報
專利文獻5：日本特開2016-111044號公報
（發明所欲解決之問題）
然而，即使如專利文獻1-4中記載的單晶晶圓，於單晶晶圓上形成多層結構的元件之情形，仍有元件形成區域將會發生滑移之問題，故尋求即使在形成多層結構的元件之情形亦不於元件形成區域發生滑移的矽單晶晶圓。
本發明係為了解決上述問題而成，目的在於提供一種適合多層結構元件的矽單晶晶圓之製造方法及矽單晶晶圓，能於元件形成時在表層部正下方的BMD層吸收由矽晶圓表面受到的應力所致之應變引起的缺陷，可提昇元件形成區域之強度及抑制表層之中的差排發生、伸長。
（解決問題之方式）
本發明係為了達成上述目的而成，提供一種適合多層結構元件的矽單晶晶圓之製造方法，其係採用氧濃度為12ppma（JEITA）以上、NV
區域的矽單晶晶圓，藉由進行在含氮爐雰下且溫度1225℃以上的RTA處理、鏡面拋光加工處理、及BMD形成熱處理，而在矽單晶晶圓的表面起依序至少具有厚度為5～12.5μm的DZ層、及位在該DZ層正下方且BMD密度為1×1011
/cm3
以上的BMD層。
依據此種矽單晶晶圓之製造方法，能獲得適合多層結構元件的矽單晶晶圓，其可提昇元件形成區域之強度及抑制表層之中的差排發生、伸長。
此時，能在未滿10秒、降溫速度30℃/秒以上的熱處理條件下進行前述RTA處理。
藉此，能更加提高抑制電洞向外擴散的效果，使深度方向的電洞分布成為更加陡峭，獲得更陡峭的BMD密度分布者。
此時，能在氬爐雰下、溫度870～950℃、2小時以上的熱處理條件下進行前述BMD形成熱處理。
藉此，因為能僅使析出核尺寸大到某種程度者成長，而能使BMD分布更加陡峭。
本發明係為了達成上述目的而成，提供一種適合多層結構元件的矽單晶晶圓，該矽單晶晶圓係NV
區域之物，自矽單晶晶圓的表面起依序至少具有DZ層與位於該DZ層正下方的BMD層，前述DZ層的厚度為5～12.5μm，前述BMD層的BMD密度為1×1011
/cm3
以上。
依據此種矽單晶晶圓，則成為一種適合多層結構元件的矽單晶晶圓，其可提昇元件形成區域之強度及抑制表層之中的差排發生、伸長。
此時，前述矽單晶晶圓可定為如下：
在以滿足關係式Depth＝3×Fz0.6
的方式
（其中Depth為打痕深度（單位：μm），Fz為推入壓力（單位：N），並定為Depth＝0.01μm以上、未滿5.00μm），
施加前述推入壓力Fz而於前述矽單晶晶圓表面形成打痕深度Depth的打痕時，成為自前述表面起依序具有應變層、DZ層、BMD層的至少3層的疊層結構，並於針對已形成前述打痕的前述矽單晶晶圓進行溫度900℃、1小時的熱處理時，前述熱處理後的前述DZ層之差排的蘿賽特（rosette）長度，短於前述熱處理前的前述DZ層之差排的蘿賽特長度。
藉此，成為抑制差排伸長之能力更高者。
（發明之功效）
如上所述，依據本發明之矽單晶晶圓之製造方法，能製造一種適合多層結構元件的矽單晶晶圓，其可提昇元件形成區域之強度及抑制表層之中的差排發生、伸長。再者，依據本發明之矽單晶晶圓，能成為一種適合多層結構元件的矽單晶晶圓，其可提昇元件形成區域之強度及抑制表層之中的差排發生、伸長。
（實施發明之較佳形態）
以下詳細說明本發明，但本發明並非限定於此。
如上所述，吾人尋求一種適合多層結構元件的矽單晶晶圓之製造方法及矽單晶晶圓，其能於元件形成時在表層部正下方的BMD層吸收由矽晶圓表面受到的應力所致之應變引起的缺陷，可提昇元件形成區域之強度及抑制表層之中的差排發生、伸長。
本案發明人針對上述問題特意反覆探討的結果，發現能藉由一種適合多層結構元件矽單晶晶圓之製造方法，其採用氧濃度為12ppma（JEITA）以上、NV
區域的矽單晶晶圓，藉由進行在含氮爐雰下且溫度1225℃以上的RTA處理、鏡面拋光加工處理、及BMD形成熱處理，來製造下述矽單晶晶圓：自矽單晶晶圓的表面起依序至少具有厚度為5～12.5μm的DZ層、及位於該DZ層正下方且BMD密度為1×1011
/cm3
以上的BMD層；而製造出適合多層結構元件的矽單晶晶圓，其可提昇元件形成區域之強度及抑制表層之中的差排發生、伸長，進而完成本發明。
再者，發現藉由一種適合多層結構元件的矽單晶晶圓，其中，該矽單晶晶圓係NV
區域之物，自矽單晶晶圓的表面起依序至少具有DZ層及位於該DZ層正下方的BMD層，前述DZ層的厚度為5～12.5μm，前述BMD層的BMD密度為1×1011
/cm3
以上，而成為一種適合多層結構元件的矽單晶晶圓，其可提昇元件形成區域之強度及抑制晶圓表層之中的差排發生、伸長，進而完成本發明。
以下參照圖式進行說明。
本案發明人，著眼於如圖1所示的至少具有DZ層1與位於該DZ層1正下方的BMD層2之矽單晶晶圓100，針對其DZ層1之厚度、BMD層2之BMD密度而進行調查時，發現DZ層1的厚度與BMD層2之BMD密度滿足特定的關係時，成為可提昇元件形成區域的強度及抑制表層之中的差排發生、伸長。
首先，準備缺陷區域為整面NV
區域且氧濃度不同的矽單晶CW（Chemical etched Wafer，化學蝕刻晶圓）晶圓，改變RTA處理及BMD形成熱處理的條件，製作具有各種DZ層厚度、BMD層之BMD密度的矽單晶PW（Polished Wafer，拋光晶圓）晶圓，調查差排發生、伸長的抑制效果（差排的吸收效果）。以下，描述調查內容與結果。
準備直徑300mm、＜100＞、P型、10Ωcm、氧濃度14ppma（JEITA）、缺陷區域為整面NV
區域（無缺陷但飽和濃度以下的電洞為優勢的區域）的、矽單晶CW晶圓。針對此CW晶圓進行溫度1150～1300℃、時間9秒、在NH3
＋Ar爐雰下的熱處理作為RTA處理。其後，將目標加工量定為6μm進行PW加工。藉此去除在RTA處理形成的氮化膜。最後，進行溫度1200℃、時間2小時、在Ar爐雰下的熱處理作為BMD形成熱處理。關於獲得的矽單晶PW晶圓而言，進行DZ層厚、BMD密度之量測時，獲得DZ層的厚度為0.5～19.4μm、BMD密度為3.5×109
/cm3
～4.9×1011
/cm3
的樣本。
差排發生、伸長之抑制效果，藉由蘿賽特測試（蘿賽特長度之量測、比較）來加以評估。具體而言，針對如上所述地製作的具有DZ層、BMD層之矽單晶PW晶圓，以0.24～2.9N的打痕壓力，形成深度為0.01μm以上、未滿5.00μm的打痕，並量測蘿賽特長度。再者，形成打痕之後，再於進行900℃、1小時的熱處理之後亦量測蘿賽特長度。並且，將此等熱處理前後的蘿賽特長度加以比較。
在此說明蘿賽特測試。本發明之矽單晶晶圓的差排抑制效果，能藉由差排的長度（蘿賽特長）來評估。蘿賽特測試係專利文獻5中記載的評估方法。此評估方法係藉由於評估對象即晶圓的表面形成打痕，而將應變施加於晶圓的表層。其後進行熱處理，使差排伸長，量測差排的長度（蘿賽特長）。差排的長度越短者，能判斷為抑制差排發生、伸長之能力越高者。
以下參照圖2的蘿賽特測試之說明圖來說明具體的評估方法。首先，針對所準備的矽單晶晶圓100之表層，使用例如維氏硬度測試機等，施加推入壓力而形成打痕3。另，只要能於晶圓的表層施加推入壓力而形成打痕即可，使用的機械等並不特別限定。
在打痕形成中，宜以滿足關係式Depth＝3×Fz0.6
的方式（其中Depth為打痕深度（單位：μm），Fz為推入壓力（單位：N），Depth＝0.01μm以上、未滿5.00μm），施加推入壓力Fz而於晶圓表面形成打痕深度Depth的打痕3。如此形成打痕時，成為自前述表面起依序包含應變層4、DZ層1、BMD層2的至少3層的疊層結構。只要以此種條件形成打痕3，則能高精度地評估差排的發生、伸長抑制效果。
形成打痕之後，為使蘿賽特長度充分伸長，宜於矽晶圓進行熱處理。藉由進行熱處理，形成差排伸展區域5（圖2）。就此處的熱處理而言，例如能將熱處理溫度定為850℃以上1200℃以下。只要如此定為850℃以上，則在矽的脆性-延性遷移溫度以上，而能在評估時使充分的差排伸長。再者，只要定為1200℃以下，則能在立式熱處理爐進行處理。
熱處理時間能定為例如30分以上1小時以下。只要係此種範圍的時間，對於使差排伸長而言即為充分。再者，能定為Ar爐雰。此係因為Ar沒有阻礙差排運動的效果，所以能更正確地評估晶圓本身的強度。尤其，若將熱處理條件定為900℃、1小時，能使DZ層中的差排有效率地伸長，能更加正確地確認對於熱處理後的BMD層之差排的吸收效果。其結果，能獲得抑制差排發生、伸長之能力更高者。
其次，為了量測差排之長度，進行選擇蝕刻，使差排顯著化。選擇蝕刻只要能使差排顯著化即可，其方法不特別限定。例如，可進行使用氫氟酸與硝酸與醋酸與水混合而成的蝕刻液（JISH0609-199中的C液）的濕式蝕刻。再者，亦可進行如反應性離子蝕刻（RIE：Reactive Ion Etching）的乾式蝕刻。
如此使自打痕延伸的差排顯著化之後，量測該差排的長度（蘿賽特長度）。
為達成上述目的，將本案發明人所進行的調查結果顯示於圖3。圖3係顯示蘿賽特長度與DZ層厚、BMD密度之關係。圖3所示的圖表的橫軸係以進行前述溫度900℃、1小時的熱處理之前的矽單晶PW晶圓之蘿賽特長作為參考基準值時的、基準值（參考）與各樣本之進行前述溫度900℃、1小時的熱處理之後的蘿賽特長之差（以下稱為「蘿賽特長差異值」）。意即，圖3的橫軸之蘿賽特長差異值呈正值的範圍，係意指進行前述溫度900℃、1小時的熱處理之後的蘿賽特長，短於進行前述溫度900℃、1小時的熱處理之前的矽單晶PW晶圓，並意指差排的發生、伸長之抑制效果高。相反地，圖3的橫軸之蘿賽特長差異值呈負值的範圍，係意指進行前述溫度900℃、1小時的熱處理之後的蘿賽特長，長於進行前述溫度900℃、1小時的熱處理之前的矽單晶PW晶圓，沒有差排發生、伸長之抑制效果。
再者，圖3的縱軸之第1軸（左方縱軸）係顯示進行RTA處理及BMD形成熱處理的矽單晶晶圓之DZ層厚度，縱軸的第2軸（右方縱軸）係顯示進行RTA處理及BMD形成熱處理的矽單晶晶圓之BMD層的BMD密度。
如圖3所示，吾人發現，在DZ層的厚度為12.5μm以下且BMD層之BMD密度為1×1011
/cm3
以上的範圍中，成為蘿賽特長差異值呈正值區域的範圍，亦即，差排發生、伸長的抑制效果提高，成為適合用於多層結構元件的晶圓。只要DZ層的厚度為10μm以下，即能更加穩定獲得上述效果。另，將在後述的實施例1、比較例1之對比中詳細說明，蘿賽特長差異值呈正值的範圍之條件，係RTA處理溫度為1225℃以上的範圍。再者，將DZ層的厚度定為5μm以上，係為了確保元件製作區域。
本發明之矽單晶晶圓100係NV
區域之物。並且，如圖1所示，自晶圓的表面起依序具有至少DZ層1與位於該DZ層1正下方的BMD層2。在此，「位於正下方」係與「相鄰接觸」相同意義。再者，BMD層2可係矽單晶晶圓100之中排除DZ層1的部分全部係BMD層2，亦可係僅有矽單晶晶圓100之中DZ層1以外部分的其中一部分為BMD層2。
再者，本發明之矽單晶晶圓尤其具有以下特徵：DZ層的厚度為5～12.5μm，且宜為5～10μm，BMD層的BMD密度為1×1011
/cm3
以上。藉由使DZ層的厚度與BMD層的BMD密度在上述範圍內，而成為吸收差排的效果極高的矽單晶晶圓。將此種矽單晶晶圓用來形成多層結構元件時，能抑制發生於元件形成區域的差排發生、伸長，能抑制滑移等缺陷發生。
再者，本發明之矽單晶晶圓，於如上所述地形成打痕，進行溫度900℃、1小時的熱處理時，其熱處理後的DZ層之差排的蘿賽特長度，係短於未形成有BMD層之矽單晶晶圓（PW）的DZ層之差排的蘿賽特長度。此種矽單晶晶圓係抑制差排發生、伸長之能力較高者。
其次詳述本發明之矽單晶晶圓之製造方法。
為了製造至少具有厚度為5～12.5μm的DZ層、及位於該DZ層正下方且BMD密度為1×1011
/cm3
以上的BMD層之矽單晶晶圓，採用氧濃度為12ppma（JEITA）以上、NV
區域的矽單晶晶圓。氧濃度的上限不特別限定，能定為例如17ppma（JEITA）以下。準備滿足此種規格的CW晶圓，首先，進行在含氮爐雰下且溫度1225℃以上的RTA處理。此RTA處理的熱處理條件宜定為未滿10秒、降溫速度30℃/秒以上。RTA處理的熱處理時間之下限不特別限定，例如能定為1秒以上。降溫速度的上限亦不特別限定，能定為例如100℃/秒以下。如此自高溫之熱處理溫度起急速降溫時，能使抑制電洞向外擴散的效果更高，深度方向的電洞分布更為陡峭，其結果，能使BMD密度分布更加陡峭。另，BMD密度的上限不特別限定，能定為例如1×1012
/cm3
以下。
進行RTA處理之後，進行鏡面拋光加工。鏡面拋光加工條件不特別限定，只要進行滿足通常規格的鏡面拋光即可。
藉由針對已進行鏡面拋光加工處理的矽單晶晶圓進行BMD形成熱處理，而形成BMD密度為1×1011
/cm3
以上的BMD層。此時的BMD形成用之熱處理條件，宜定為在氬爐雰下、870～950℃、2小時以上。只要是此種熱處理條件，則因為僅使析出核尺寸大到某種程度者成長，所以能使BMD分布更加陡峭。另，關於熱處理的時間，因為即使過度地定為長時間，亦未能見到BMD密度分布的變化，所以定為例如8小時以下，在效率上為佳。
［實施例］
以下，舉實施例來詳細說明本發明，但其並非用來限定本發明。
（實施例1）
首先準備直徑300mm、＜100＞、P型、10Ωcm、氧濃度14ppma（JEITA）、缺陷區域為整面NV
區域的、矽單晶CW晶圓。針對CW晶圓進行溫度1225～1300℃、時間9秒、在NH3
＋Ar爐雰下的熱處理作為RTA處理。其後，目標加工量定為6μm進行PW加工。藉此去除在RTA處理形成的氮化膜。最後進行溫度1200℃、時間2小時、在Ar爐雰下的熱處理作為BMD形成熱處理。針對獲得的矽單晶晶圓進行DZ層厚、BMD密度之量測。DZ層厚為6.7～10.5μm，BMD密度為1.8×1011
～4.9×1011
/cm3
。再者，圖4中顯示RTA處理溫度1300℃、DZ層厚度6.7μm、BMD密度4.9×1011
/cm3
時的剖面TEM影像。
再者，使用同樣的CW，於進行RTA處理及BMD形成熱處理之後的晶圓表面，以0.24～2.9N的推入壓力，形成1～5μm深度的打痕之後，在進行900℃、1小時的熱處理前後藉由蘿賽特測試來進行蘿賽特長的量測。將藉此獲得的蘿賽特長之差計算為蘿賽特長差異值。
（比較例1）
在RTA處理溫度定為1150℃～1200℃以外係與實施例1同樣地進行處理、評估。DZ層厚為14.7～19.4μm，BMD密度為3.5×109
～6.6×1010
/cm3
。
實施例1之蘿賽特長差異值為2～13μm。另一方面，比較例1的蘿賽特長差異值為-3～-12μm。如此，可知在實施例的矽單晶晶圓中，能有效地抑制差排的發生、伸長。在使差排伸長（成長）的熱處理後之差排的蘿賽特長度較短之情形，係顯示出藉由在DZ層正下方形成高密度的BMD層來獲得吸收差排的效果。
（實施例2）
採用氧濃度12ppma（JEITA）的矽單晶CW晶圓，在RTA處理溫度定為1225～1250℃以外係與實施例1相同條件下進行樣本製作。獲得的矽單晶晶圓之DZ層厚為10.3～12.3μm，BMD密度為1.3×1011
～1.7×1011
/cm3
。蘿賽特長差異值為0.5～6.0μm。
（比較例2）
採用氧濃度12ppma（JEITA）的矽單晶CW晶圓，在RTA處理溫度定為1175～1200℃以外係與實施例1相同條件下進行樣本製作。獲得的矽單晶晶圓之DZ層厚為15.7～18.7μm，BMD密度為5.4×109
～7.1×1010
/cm3
。蘿賽特長差異值為-2.0～-5.5μm。
將實施例2及比較例2之結果顯示於圖5。在實施例2中，能獲得蘿賽特長差異值呈正的範圍之矽單晶晶圓。
（比較例3）
採用氧濃度11ppma（JEITA）的矽單晶CW晶圓，在RTA處理溫度定為1225～1300℃以外係與實施例1相同條件下進行樣本製作。獲得的矽單晶晶圓之DZ層厚為21.5～33.0μm，BMD密度為1.0×109
～4.6×109
/cm3
。蘿賽特長差異值為-5.0～-12.0μm。
將比較例3之結果顯示於圖6。氧濃度為未滿12ppma（JEITA）之情形，即使提高RTA處理溫度，亦無法獲得蘿賽特長差異值呈正的矽單晶晶圓。
另，本發明不限定於上述實施形態。上述實施形態係例示，與本發明之申請專利範圍記載之技術思想具有實質上同一構成、發揮同樣作用效果者，均包含於本發明的技術範圍。
1:DZ層
2:BMD層
3:打痕
4:應變層
5:差排伸展區域
100:矽單晶晶圓
圖1顯示本發明之矽單晶晶圓。
圖2顯示蘿賽特測試之說明圖。
圖3顯示DZ層厚、BMD密度、蘿賽特長差異值之關係。
圖4顯示本發明之矽單晶晶圓的剖面觀察照片。
圖5顯示實施例2及比較例2的DZ層厚、BMD密度、蘿賽特差異值之關係。
圖6顯示比較例3的DZ層厚、BMD密度、蘿賽特長差異值之關係。
Claims (5)
- 一種矽單晶晶圓之製造方法，該矽單晶晶圓係適合多層結構元件，其特徵在於， 採用氧濃度為12ppma（JEITA）以上、NV 區域的矽單晶晶圓， 藉由進行在含氮爐雰下且溫度1225℃以上的RTA處理、鏡面拋光加工處理、及BMD形成熱處理來製造下述矽單晶晶圓：自矽單晶晶圓的表面起依序至少具有厚度為5～12.5μm的DZ層、及位在該DZ層正下方且BMD密度為1×1011 /cm3 以上的BMD層。
- 如請求項1之矽單晶晶圓之製造方法，其中， 該RTA處理係在未滿10秒、降溫速度30℃/秒以上之熱處理條件下進行。
- 如請求項1或2之矽單晶晶圓之製造方法，其中， 該BMD形成熱處理係在氬爐雰、溫度870～950℃、2小時以上的熱處理條件下進行。
- 一種矽單晶晶圓，其係適合多層結構元件，其特徵在於， 該矽單晶晶圓係NV 區域之物， 自矽單晶晶圓之表面起依序至少具有DZ層與位在該DZ層正下方的BMD層， 該DZ層的厚度為5～12.5μm，而該BMD層的BMD密度為1×1011 /cm3 以上。
- 如請求項4之矽單晶晶圓，其中， 該矽單晶晶圓， 在以滿足關係式Depth＝3×Fz0.6 的方式 （其中，Depth為打痕深度（單位：μm），Fz為推入壓力（單位：N），並定為Depth＝0.01μm以上、未滿5.00μm）， 施加該推入壓力Fz而於該矽單晶晶圓之表面形成打痕深度Depth之打痕時，成為自該表面起依序包含應變層、DZ層、BMD層的至少3層的疊層結構， 且於針對已形成該打痕的該矽單晶晶圓進行溫度900℃、1小時的熱處理時，該熱處理後的該DZ層之差排的蘿賽特長度，係短於該熱處理前的該DZ層之差排的蘿賽特長度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019077651 | 2019-04-16 | ||
| JP2019-077651 | 2019-04-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202041726A true TW202041726A (zh) | 2020-11-16 |
Family
ID=72838108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109104848A TW202041726A (zh) | 2019-04-16 | 2020-02-15 | 矽單晶晶圓之製造方法及矽單晶晶圓 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11959191B2 (zh) |
| JP (1) | JP7388434B2 (zh) |
| KR (1) | KR20210151814A (zh) |
| CN (1) | CN113906171A (zh) |
| TW (1) | TW202041726A (zh) |
| WO (1) | WO2020213230A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI775502B (zh) * | 2020-06-23 | 2022-08-21 | 德商世創電子材料公司 | 製備半導體晶圓的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220157602A1 (en) * | 2020-11-18 | 2022-05-19 | Applied Materials, Inc. | Silicon oxide gap fill using capacitively coupled plasmas |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2729543B2 (ja) | 1991-05-22 | 1998-03-18 | 義郎 渡辺 | 斜めメッシュ筋を用いた梁骨組み工法 |
| JP4055343B2 (ja) | 2000-09-26 | 2008-03-05 | 株式会社Ｓｕｍｃｏ | シリコン半導体基板の熱処理方法 |
| JP4106862B2 (ja) * | 2000-10-25 | 2008-06-25 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| JP4794137B2 (ja) | 2004-04-23 | 2011-10-19 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | シリコン半導体基板の熱処理方法 |
| US7483424B2 (en) * | 2005-07-28 | 2009-01-27 | International Business Machines Corporation | Method, for securely maintaining communications network connection data |
| JP2007194232A (ja) | 2006-01-17 | 2007-08-02 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの製造方法 |
| JP5167654B2 (ja) | 2007-02-26 | 2013-03-21 | 信越半導体株式会社 | シリコン単結晶ウエーハの製造方法 |
| JP5567259B2 (ja) * | 2008-07-28 | 2014-08-06 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハおよびその製造方法 |
| JP5621791B2 (ja) * | 2012-01-11 | 2014-11-12 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法及び電子デバイス |
| DE102012214085B4 (de) | 2012-08-08 | 2016-07-07 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung |
| US9129919B2 (en) | 2012-11-19 | 2015-09-08 | Sunedison Semiconductor Limited | Production of high precipitate density wafers by activation of inactive oxygen precipitate nuclei |
| DE102014208815B4 (de) | 2014-05-09 | 2018-06-21 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium |
| JP6100226B2 (ja) * | 2014-11-26 | 2017-03-22 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| JP6245156B2 (ja) | 2014-12-02 | 2017-12-13 | 信越半導体株式会社 | シリコンウェーハの評価方法 |
| JP6044660B2 (ja) * | 2015-02-19 | 2016-12-14 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| JP2018030765A (ja) * | 2016-08-25 | 2018-03-01 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ |
| DE102016225138A1 (de) | 2016-12-15 | 2018-06-21 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium |
| EP3562978B1 (en) * | 2016-12-28 | 2021-03-10 | Sunedison Semiconductor Limited | Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield |
| JP6897598B2 (ja) * | 2018-02-16 | 2021-06-30 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
-
2020
- 2020-02-05 US US17/601,112 patent/US11959191B2/en active Active
- 2020-02-05 JP JP2021514801A patent/JP7388434B2/ja active Active
- 2020-02-05 WO PCT/JP2020/004397 patent/WO2020213230A1/ja active Application Filing
- 2020-02-05 CN CN202080028464.7A patent/CN113906171A/zh active Pending
- 2020-02-05 KR KR1020217032523A patent/KR20210151814A/ko not_active Application Discontinuation
- 2020-02-15 TW TW109104848A patent/TW202041726A/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI775502B (zh) * | 2020-06-23 | 2022-08-21 | 德商世創電子材料公司 | 製備半導體晶圓的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11959191B2 (en) | 2024-04-16 |
| CN113906171A (zh) | 2022-01-07 |
| WO2020213230A1 (ja) | 2020-10-22 |
| JPWO2020213230A1 (zh) | 2020-10-22 |
| KR20210151814A (ko) | 2021-12-14 |
| US20220195620A1 (en) | 2022-06-23 |
| JP7388434B2 (ja) | 2023-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI393168B (zh) | 降低矽晶圓中金屬污染之方法 | |
| CN103498196B (zh) | 硅晶片的制造方法 | |
| JP5135935B2 (ja) | 貼り合わせウエーハの製造方法 | |
| US7563319B2 (en) | Manufacturing method of silicon wafer | |
| TW202041726A (zh) | 矽單晶晶圓之製造方法及矽單晶晶圓 | |
| JP2007317760A (ja) | 半導体装置及びその製造方法 | |
| TW201007865A (en) | Silicon single crystal wafer, process for producing silicon single crystal wafer, and method for evaluating silicon single crystal wafer | |
| WO2015186625A1 (ja) | ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 | |
| CN110062824B (zh) | 由单晶硅构成的半导体晶片和用于制备由单晶硅构成的半导体晶片的方法 | |
| JP6245156B2 (ja) | シリコンウェーハの評価方法 | |
| JPH04212433A (ja) | 半導体基板、半導体基板と半導体装置の製造方法、並びに半導体基板の検査・評価方法 | |
| WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
| JP4784192B2 (ja) | シリコンウエーハの評価方法 | |
| JP2018163951A (ja) | 半導体単結晶基板の結晶欠陥検出方法 | |
| JP6822375B2 (ja) | シリコンエピタキシャルウエーハの製造方法 | |
| JP5846025B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP4035886B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| US9958493B2 (en) | Method for evaluating defect region of semiconductor substrate | |
| JP2007311672A (ja) | Ｓｏｉ基板の製造方法 | |
| JP7528881B2 (ja) | 貼り合わせウェーハの製造方法 | |
| TW201802305A (zh) | 矽晶圓 | |
| JP4442090B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2009272443A (ja) | シリコンウェーハおよびその製造方法 | |
| JPS60198735A (ja) | 半導体装置の製造方法 | |
| JP2010040638A (ja) | Ｓｏｉ基板の製造方法 |