KR20030056659A - 실리콘 웨이퍼의 게터링 방법 - Google Patents

실리콘 웨이퍼의 게터링 방법 Download PDF

Info

Publication number
KR20030056659A
KR20030056659A KR1020010086933A KR20010086933A KR20030056659A KR 20030056659 A KR20030056659 A KR 20030056659A KR 1020010086933 A KR1020010086933 A KR 1020010086933A KR 20010086933 A KR20010086933 A KR 20010086933A KR 20030056659 A KR20030056659 A KR 20030056659A
Authority
KR
South Korea
Prior art keywords
silicon wafer
gettering
wafer
heat treatment
oxide film
Prior art date
Application number
KR1020010086933A
Other languages
English (en)
Inventor
황돈하
허승무
이보영
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020010086933A priority Critical patent/KR20030056659A/ko
Publication of KR20030056659A publication Critical patent/KR20030056659A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 실리콘 웨이퍼의 게터링 방법에 관한 것으로 전면과 후면을 가지는 실리콘 웨이퍼의 후면에 게터링 영역을 형성하기 위한 습식 블라스팅 공정과; 상기 습식 블라스팅 공정 후 상기 실리콘 웨이퍼의 전면 및 후면에 산화막을 형성하여 금속불순물을 게터링하기 위한 열처리 공정과; 상기 열처리공정 후 상기 산화막을 제거하는 산화막 제거 공정과; 상기 산화막 제거 공정 후 상기 게터링 영역을 제거하기 위한 연삭 공정을 포함하여 이루어진다.
따라서 실리콘 웨이퍼의 표면 영역에 존재하는 산소석출물의 밀도를 최소화하고 실리콘 웨이퍼 내부에 존재하는 금속불순물을 완전히 제거하여 무결함영역을 형성하므로 고품질의 실리콘 웨이퍼를 제조할 수 있다

Description

실리콘 웨이퍼의 게터링 방법{A method for gettering of silicon wafer}
본 발명은 실리콘 웨이퍼의 열처리 방법에 관한 것으로, 특히 실리콘 웨이퍼의 표면 영역에 존재하는 산소 석출물을 제거하고 실리콘 내부에 존재하는 금속불순물을 제거하기 위한 실리콘 웨이퍼의 게터링 방법에 관한 것이다.
일반적으로 실리콘 단결정 잉곳(ingot)은 초크랄스키(Czochralski)결정 성장법에 의해 형성되는데 이러한 초크랄스키 결정 성장법으로 실리콘 단결정 잉곳을 성장시키는 과정에서 여러 경로에 의해 산소가 실리콘 단결정 잉곳 내부에 포함되게 된다.
실리콘 단결정 잉곳에 포함된 산소는 이후 실리콘 웨이퍼 및 반도체 디바이스를 제조하기 위해서 진행하는 여러 열처리를 거치는 동안 산소석출물로 성장하게 된다.
이러한 산소 석출물이 반도체 디바이스가 형성되는 실리콘 웨이퍼의 표면 영역에존재하는 경우, 반도체 디바이스의 전기적 특성에 악영향을 주어 반도체 디바이스의 생산수율 감소등을 가져온다.
따라서 현재는 산소석출물을 제거하기 위해서 실리콘 단결정 잉곳 성장시에 산소의 유입을 최대한 억제시켜 실리콘 단결정 잉곳에 포함된 산소의 양을 최소화시키거나 1150℃ 이상의 고온열처리를 통하여 표면영역에 있는 산소를 외부확산(out-diffusion) 시킴으로서 산소석출물 형성을 최소화하고 있다. 그러나 이러한 고온 열처리는 실리콘 웨이퍼에 슬립을 발생시키게 되는데 이러한 슬립은 실리콘 웨이퍼 내부의 온도차에 의해 발생되며 단결정의 결정성을 깨뜨리는 결함으로 실리콘 웨이퍼에 악영향을 미치는 문제점이 있었다.
또한, 실리콘 웨이퍼의 내부에 존재하는 금속불순물도 반도체 디바이스에 악영향을 미치고 있다. 특히 철, 구리, 니켈 등과 같은 금속 불순물은 매우 낮은 농도에서도 소자의 오작동을 일으킬 수 있으며, 소자 작동 영역에서의 제거가 용이하지 않다.
반도체 소자 제조 업체에서는 이러한 문제를 해결하기 위하여 제조 환경의 엄격한 청정도 관리를 시행하거나, 소자 작동 영역 아래의 기판 내부에서 불순물을 포획하여 이를 해결하는 일련의 공정을 개발하여 채택하고 있다. 그러나, 반도체 공정에서 금속 배선 물질이 알루미늄에서 구리로 대체됨에 따라 전기도금(Electroplating)과정에 의해 구리 배선을 제작하여야 하므로, 제작 공정에서 오염의 가능성은 더욱 높아지고 있다.
이와같은 이유로 현재 적용되어지고 있는 금속 불순물 제거 방법은 실리콘 기판 내에서 금속 규화물 석출을 유도하여, 금속 불순물이 움직일 수 있는 온도에서의 열처리를 통해 금속 규화물을 금속 불순물로 성장시킨다. 금속 규화물 석출을 유도하는 방법은 실리콘 단결정 성장시 발생하는 결함을 이용하거나, 질소 또는 카본등의 불순물을 이온 주입이나 확산을 통해 실리콘 웨이퍼 내부에 추가하여 석출을 유도하는 IG(intrinsic or internal gettering) 방법이 있다.
또 다른 방법으로는 최종 제작된 폴리시드 웨이퍼에 대해 게터링 효율을 높이기 위해 웨이퍼 후면에 블라스팅(blasting)을 하여 형성된 인위적인 결함이 게터링 영역 역할을 하도록 하는 방법이 있다.
그 외에 후면에 폴리실리콘 막을 형성하여 웨이퍼와 폴리실리 막 사이의 경계 또는 폴리 실리콘 내의 집결경계(grain boundary)를 게터링영역으로 이용하는 외부 게터링(extrinsic gettering, 이하 EG라 칭함)방법이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로 오염이나 슬립의 발생 없이 실리콘 웨이퍼의 표면영역에서는 산소 석출물의 발생을 억제하고 웨이퍼 내부에 존재하는 금속불순물을 제거하는 게터링 영역으로 사용하는것을 목적으로 한다.
상기한 목적을 달성하기 위한 실리콘 웨이퍼의 게터링 방법은 전면과 후면을 가지는 실리콘 웨이퍼의 후면에 게터링 영역을 형성하기 위한 습식 블라스팅 공정과; 상기 습식 블라스팅 공정 후 상기 실리콘 웨이퍼의 전면 및 후면에 산화막을 형성하여 금속불순물을 게터링하기 위한 열처리 공정과; 상기 열처리공정 후 상기 산화막을 제거하는 산화막 제거 공정과; 상기 산화막 제거 공정 후 상기 게터링 영역을 제거하기 위한 연삭 공정을 포함하여 이루어진다.
상기 실리콘 웨이퍼는 에치드 웨이퍼 또는 폴리시드 웨이퍼인 것이 바람직하다.
상기 열처리 공정은 열처리 로에서 산소가스 또는 산소와 수소의 혼합가스 분위기하에서 600~1,000℃의 온도로 가열하는 것이 바람직하다.
상기 산화막은 20~3,000Å의 두께로 형성한 후, 산화막은 불산으로 제거하는 것이 바람직하다.
도 1은 본 발명에 따른 실리콘 웨이퍼의 열처리 방법을 개략적으로 도시한 흐름도.
도 2a 내지 도2e는 본 발명에 따른 각 공정의 실리콘 웨이퍼의 수직 단면도.
도 3은 본 발명에 따른 실리콘 웨이퍼의 열처리 온도 구배를 도시한 그래프.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도1은 본 발명에 따른 실리콘 웨이퍼의 게터링 방법을 도시한 흐름도이다.
도1에 도시된 바와같이 본 발명은 전면과 후면을 가지는 실리콘 웨이퍼에 게터링 영역을 형성하기 위한 습식 블라스팅(wet blasting) 공정(S1)과, 웨이퍼의 표면에 산화막을 형성하여 웨이퍼 내부의 금속 불순물을 게터링하기 위한 고온 열처리공정(S2)와, 열처리시 형성된 산화막을 제거하는 산화막 제거공정(S3)와, 게터링 영역을 제거하기 위한 후면 연삭 공정(S4)과, 웨이퍼 표면을 경면화하기 위한 연마공정(S5)와, 불순물을 제거하기 위한 세정공정(S6)로 이루어진다.
도2a내지 도2e는 도1에 따른 공정을 진행시 각 공정에서의 실리콘 웨이퍼의 단면을 도시한 단면도.
좀더 구체적으로 설명하면, 먼저 초크랄스키 방법으로 실리콘 단결정 잉곳을 성장시킨다. 이후 실리콘 단결정 잉곳을 얇게 슬라이싱하여 웨이퍼 형상(슬라이스드 웨이퍼라 칭함)으로 제조한다. 그리고 슬라이스드 웨이퍼를 반도체 디바이스가 형성될 수 있는 실리콘 웨이퍼로 제조하기 위해서 래핑, 에칭, 그라인딩, 폴리싱 등의가공공정을 거치게 된다.
도2a에 도시된 바와 같이 상기에 기술된 공정 중 에칭 공정까지 진행한 에치드 웨이퍼와 폴리싱공정까지 진행된 폴리시드 웨이퍼를 준비한다.
여기에 준비된 에치드 웨이퍼와 폴리시드 웨이퍼는 실리콘 단결정 잉곳을 성장할 때 형성된 베이컨시가 고농도로 존재한다. 이러한 베이컨시는 산소석출을 증가시키는 작용을 하게 된다.
도2b에 도시된 바와 같이 에치드 웨이퍼 또는 폴리시드 웨이퍼의 후면에 게터링 영역을 형성하기 위한 습식 블라스팅(wet blasting)를 실시한다(S1).
습식 블라스팅 공정(S1)는 웨이퍼의 후면에 인위적인 손상을 형성하여 익스트린식 게터링 시키는 방식이다. 후면에 인위적인 손상은 입자크기가 수~수십㎛의 알루미나 분말을 물과 혼합한 슬러리를 노즐을 통하여 고압으로 실리콘 웨이퍼 후면에 분사시켜 실리콘 웨이퍼 후면에 손상을 입혀 후속공정시 게터링 영역으로 이용되도록 하기 위한 것이다.
그리고 도2c에 도시된 바와 같이, 상기 웨이퍼의 전, 후면에 산화막을 형성하고 금속불순물을 제거하기 위한 열처리를 실시한다(S2).
열처리는 도3에 도시된 바와 같이 열처리로의 온도를 열처리 온도까지 승온시키는 승온공정, 산화막을 성장시키는 가열공정, 열처리로를 냉각시키는 냉각공정로 이루어진다.
상기 승온공정은 600~900℃의 초기 열처리로의 온도를 900~1,000℃까지 상승시키는 것으로, 실리콘 웨이퍼의 중심과 표면의 온도차가 30℃이하가 되도록 1~100℃/min의 속도로 온도를 상승시킨다. 이때 열처리로의 내부는 산소 또는 산소와 질소의 혼합가스 분위기로 이들 가스들은 4,000~10,000cc/min의 유량으로 유입된다.
이러한 조건으로 온도를 상승시키는 이유는 갑작스런 열충격 또는 환경변화에 의해 실리콘 웨이퍼의 표면에 슬립이 발생되는 것을 억제하기 위한 것이다.
그리고 상기 가열공정은 열처리로 내부 온도를 900~1,000℃로 유지하고 산소 또는 산소와 수소의 혼합가스 분위기하에서 0.1~10시간동안 가열하여 20~3,000Å의 두께인 산화막을 형성하는 공정이다.
가열공정에서 산소와 수소의 혼합가스를 사용할 경우 산화막의 성장 속도가 매우 빠르므로 산화막의 성장 속도를 단축할 수 있다. 이때 산화막 두께가 커질수록 실리콘 웨이퍼 표면 영역의 산소석출물이 형성되지 않는 무결함영역이 증가하게 되므로 형성되는 산화막의 두께를 조절하여 무결함영역의 형성정도를 제어할 수 있다.
이때 실리콘 웨이퍼 내부에 존재하는 금속불순물은 게터링 영역으로 이동하게 된다. 또한, 산화막과 실리콘 웨이퍼의 표면에서 발생되는 여분의 인터스티셜 실리콘(interstitial silicon) 원자들도 실리콘 웨이퍼 내부로 확산하게 된다. 이렇게 실리콘 웨이퍼 내부로 확산된 실리콘 원자들은 베이컨시 영역으로 이동하여 베이컨시를 소멸시켜 무결함 영역을 형성하고, BMD(Bulk Micro Defect)핵을 형성한다. 따라서 표면 근처에서는 실리콘 원자들에 의해 베이컨시의 밀도가 낮아져서 표면 근처의 산소석출물 형성을 제어할 수 있다.
그리고 내부로 확산되는 실리콘 원자들의 양은 형성된 산화막의 두께가 클수록 커지게 되며 이에 따라 소멸되는 베이컨시도 증가하게 된다.
상기 냉각공정은 열처리로의 내부온도를 강온시키고 에치드 웨이퍼 또는 폴리시드 웨이퍼를 열처리로에서 꺼내는 공정이다.
여기서 열처리로의 내부는 산소 또는 질소가 단독으로 주입되거나 산소와 질소의 혼합가스를 4,000~10,000cc/min의 유량으로 주입하고, 열처리로의 내부 온도를 600~900℃까지 100℃/min의 속도로 강온시키면서 실리콘 웨이퍼의 중심과 표면의 온도차가 150℃를 넘지 않도록 하여 웨이퍼들을 열처리로에서 꺼낸다.
이것은 승온 공정에서와 마찬가지로 갑작스런 열충격으로 인해 웨이퍼에 슬립이 발생되는 것을 방지하기 위해서이다.
도2d에 도시된 바와같이 불산이 포함된 세정액을 이용하여 웨이퍼 표면에 형성된 산화막을 제거한다(S3).
도2e에 도시된 바와 같이 웨이퍼 후면에 형성된 게터링 영역을 제거하기 위한 연삭공정을 진행한다(S4).하고,
그리고 마지막으로 반도체 디바이스가 형성 될 경면을 형성하기 위한 연마공정과(S5), 세정공정을 진행하여 실리콘 웨이퍼의 제조를 완료한다(S6).
상기 연삭공정으로 인해 게터링 영역에 포함된 금속불순물들이 완전히 제거된다.
따라서, 본 발명에 따른 실리콘 웨이퍼의 게터링 방법은 실리콘 웨이퍼의 표면 영역에 존재하는 산소석출물의 밀도를 최소화하고 실리콘 웨이퍼 내부에 존재하는 금속 불순물을 완전히 제거하여 무결함 영역을 형성하므로 고품질의 실리콘 웨이퍼를 제조할 수 있다.

Claims (5)

  1. 전면과 후면을 가지는 실리콘 웨이퍼의 후면에 게터링 영역을 형성하기 위한 습식 블라스팅 공정과;
    상기 습식습식라스팅 공정 후 상기 실리콘 웨이퍼의 전면 및 후면에 산화막을 형성하여 금속불순물을 게터링하기 위한 열처리 공정과;
    상기 열처리공정 후 상기 산화막을 제거하는 산화막 제거 공정과;
    상기 산화막 제거 공정 후 상기 게터링 영역을 제거하기 위한 연삭 공정을 포함하여 이루어지는 실리콘 웨이퍼의 게터링 방법.
  2. 제1항에 있어서,
    상기 실리콘 웨이퍼는 에치드 웨이퍼 또는 폴리시드 웨이퍼인 것을 특징으로 하는 실리콘 웨이퍼의 게터링 방법.
  3. 제1항에 있어서,
    상기 열처리 공정은 열처리 로에서 산소가스 또는 산소와 수소의 혼합가스 분위기하에서 600~1,000℃의 온도로 가열하는 것을 특징으로 하는 실리콘 웨이퍼의 게터링 방법.
  4. 제1항에 있어서,
    상기 산화막은 20~3,000Å의 두께로 형성하는 것을 특징으로 하는 실리콘 웨이퍼의 게터링 방법.
  5. 제1항에 있어서,
    상기 산화막은 불산으로 제거하는 것을 특징으로 하는 실리콘 웨이퍼의 게터링 방법.
KR1020010086933A 2001-12-28 2001-12-28 실리콘 웨이퍼의 게터링 방법 KR20030056659A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010086933A KR20030056659A (ko) 2001-12-28 2001-12-28 실리콘 웨이퍼의 게터링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010086933A KR20030056659A (ko) 2001-12-28 2001-12-28 실리콘 웨이퍼의 게터링 방법

Publications (1)

Publication Number Publication Date
KR20030056659A true KR20030056659A (ko) 2003-07-04

Family

ID=32214836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010086933A KR20030056659A (ko) 2001-12-28 2001-12-28 실리콘 웨이퍼의 게터링 방법

Country Status (1)

Country Link
KR (1) KR20030056659A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698981B1 (ko) * 2004-03-25 2007-03-26 엘피다 메모리, 아이엔씨. 반도체 장치 및 그 제조 방법
KR101432917B1 (ko) * 2013-01-04 2014-08-21 주식회사 엘지실트론 웨이퍼 세정 방법 및 웨이퍼 제조 방법
KR101589601B1 (ko) * 2014-08-27 2016-01-28 주식회사 엘지실트론 웨이퍼 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698981B1 (ko) * 2004-03-25 2007-03-26 엘피다 메모리, 아이엔씨. 반도체 장치 및 그 제조 방법
KR101432917B1 (ko) * 2013-01-04 2014-08-21 주식회사 엘지실트론 웨이퍼 세정 방법 및 웨이퍼 제조 방법
KR101589601B1 (ko) * 2014-08-27 2016-01-28 주식회사 엘지실트론 웨이퍼 제조 방법

Similar Documents

Publication Publication Date Title
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
EP1087041A1 (en) Production method for silicon wafer and silicon wafer
WO2005124843A1 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
JP2013163598A (ja) シリコンウェーハの製造方法
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
US7211141B2 (en) Method for producing a wafer
JP3381816B2 (ja) 半導体基板の製造方法
JP2003502836A (ja) イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法
US20020127766A1 (en) Semiconductor wafer manufacturing process
KR20150017684A (ko) 실리콘 웨이퍼 및 그 제조 방법
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
JPS583374B2 (ja) シリコン単結晶の処理方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
EP0973190A2 (en) Silicon wafer and method for producing it
JP2004503084A (ja) 表面削剥領域を有するエピタキシャルシリコンウェーハを形成するための方法および装置
WO2023098675A1 (zh) 消除间隙型缺陷B-swirl的方法、硅片及电子器件
JP5590644B2 (ja) シリコンウェーハの熱処理方法
JP2005060168A (ja) ウエーハの製造方法
EP1052313B1 (en) Silicon wafer and method of manufacture thereof
KR101823229B1 (ko) 실리콘 웨이퍼의 제조 방법
JP2005123241A (ja) シリコンウエーハの製造方法及びシリコンウエーハ
KR20030056659A (ko) 실리콘 웨이퍼의 게터링 방법
JP3956271B2 (ja) シリコンウェーハの製造方法
JPH05326467A (ja) 半導体基板及びその製造方法
JP4078822B2 (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application