KR101589601B1 - 웨이퍼 제조 방법 - Google Patents

웨이퍼 제조 방법 Download PDF

Info

Publication number
KR101589601B1
KR101589601B1 KR1020140112224A KR20140112224A KR101589601B1 KR 101589601 B1 KR101589601 B1 KR 101589601B1 KR 1020140112224 A KR1020140112224 A KR 1020140112224A KR 20140112224 A KR20140112224 A KR 20140112224A KR 101589601 B1 KR101589601 B1 KR 101589601B1
Authority
KR
South Korea
Prior art keywords
wafer
oxide film
polishing
polished
nickel
Prior art date
Application number
KR1020140112224A
Other languages
English (en)
Inventor
이재환
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020140112224A priority Critical patent/KR101589601B1/ko
Application granted granted Critical
Publication of KR101589601B1 publication Critical patent/KR101589601B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

실시 예의 웨이퍼 제조 방법은, 웨이퍼를 준비하는 단계와, 웨이퍼를 산화 열처리하여 웨이퍼 위에 산화막을 형성하는 단계와, 웨이퍼 상에 형성된 산화막을 제거하는 단계와, 산화막이 제거된 웨이퍼의 표면을 연마하는 단계 및 연마된 웨이퍼를 세정하는 단계를 포함한다.

Description

웨이퍼 제조 방법{Method for manufacturing wafer}
실시 예는 웨이퍼 제조 방법에 관한 것이다.
반도체 소자를 제조하는 공정에 사용되는 웨이퍼(wafer) 중 에픽텍셜(epitaxial) 웨이퍼(이하, '에피 웨이퍼'라 함)는 연마된 웨이퍼의 표면에 단결정 실리콘을 성장시켜 웨이퍼 표면의 결함을 최대한 줄인 고품질 웨이퍼이다.
이러한 에피 웨이퍼는 마이크로 프로세서(MPU, MCU), 논리소자(시스템 IC, LCD IC), 플래쉬 메모리, 파워 트랜지스터, 다이오드 등과 같은 반도체 소자를 위해 다양한 구조로 제작될 수 있다. 여기서, 에피 웨이퍼는 사용되는 불순물(dopant)에 따라 보론(Boron) 등으로 도핑된 p형 웨이퍼와 안티모니(antimony) 등으로 도핑된 n형 웨이퍼로 나뉠 수 있으며, EPI층과 웨이퍼의 타입에 따라 P/P++, P/N, N/N-, P/P+ 등으로 다양하게 구별될 수 있다. 또한, 도핑된 농도에 따라 에피 웨이퍼는 P+: 0.01 내지 1Ωcm, P++: 0.01 Ωcm 이하, P-: 1 Ωcm 이상으로 구별되기도 한다.
한편, 반도체 소자가 미세하게 제조됨에 따라, 웨이퍼의 표면에 오염된 금속뿐만 아니라, 웨이퍼의 벌크(bulk)에 오염된 금속도 소자의 특성에 영향을 미칠 수 있다. 구체적으로, 웨이퍼의 벌크에 금속이 오염된 상태로 웨이퍼에 열처리를 가하면, 벌크의 금속이 외부-확산(out-diffusion)되어 전류누설(current leakage)과 같은 문제점이 야기될 수 있다.
특히, 과도하게 도핑된 웨이퍼의 경우, 일반 웨이퍼보다 보론의 양이 많아 높은 확산성을 가짐으로 인해, 구리(Cu)나 니켈(Ni)에 의한 오염이 쉽게 발생될 수 있는 문제점이 있다.
이에 구리나 니켈 같은 금속 성분을 제거하기 위한 다양한 방법들이 연구되어 오고 있다.
일 례로서, 열처리를 통해 금속 성분을 제거할 수 있다. 이 방법에 의하면, 300 ℃ 이상에서는 웨이퍼 품질의 열화가 발생할 수 있으므로, 300 ℃ 미만으로 가열한다. 이 경우 구리는 제거될 수 있으나, 니켈의 제거는 미미할 수 있다.
다른 방법으로서, 벌크 구리를 웨이퍼의 표면으로 이동시켜 석출시키는 방법이 있으나, 이 경우 벌크 가까이에 잔존하는 니켈의 제거는 미미할 수 있다.
전술한 바와 같이 기존의 경우 웨이퍼의 벌크에 존재하는 금속 성분을 제거하는 데 한계가 있다.
실시 예는 벌크 금속 특히, 니켈의 농도가 낮고 표면 결함이 작은 웨이퍼를 제조하는 웨이퍼 제조 방법을 제공한다.
실시 예에 의한 웨이퍼 제조 방법은, 웨이퍼를 준비하는 단계; 상기 웨이퍼를 산화 열처리하여 상기 웨이퍼 위에 산화막을 형성하는 단계; 상기 웨이퍼 상에 형성된 상기 산화막을 제거하는 단계; 상기 산화막이 제거된 상기 웨이퍼의 표면을 연마하는 단계; 및 상기 연마된 웨이퍼를 세정하는 단계를 포함할 수 있다.
상기 웨이퍼 위에 형성된 상기 산화막은 5 ㎚ 내지 500 ㎚의 두께를 가질 수 있다.
상기 산화막을 형성하는 단계는 500 ℃ 내지 1000 ℃의 온도로 1시간 내지 10시간 동안 상기 웨이퍼를 가열하는 단계; 및 가열된 상기 웨이퍼를 -1 ℃/min 내지 -10 ℃/min로 냉각하는 단계를 포함할 수 있다.
상기 산화막을 형성하는 단계는 산소를 투입하는 단계를 더 포함할 수 있다.
상기 산화막을 제거하는 단계는 희석된 HF 용액 또는 BOE(Buffered Oxide Etching) 용액 중 적어도 하나를 이용하여 수행될 수 있다.
상기 희석된 용액의 HF : H2O = 1 : 19일 수 있다.
상기 산화막을 제거하는 식각 속도는 최소 20 ㎚/min일 수 있다.
상기 산화막을 제거하는 단계는 1.5 wt% 이상의 농도를 함유하는 HF를 이용하여 10분 이상 수행될 수 있다.
상기 웨이퍼의 표면을 연마하는 단계는 상기 산화막이 제거된 상기 웨이퍼의 표면으로부터 0.05 ㎛ 내지 0.5 ㎛의 깊이까지 연마하는 단계를 포함할 수 있다.
상기 웨이퍼를 세정하는 단계는 0.05 wt% 내지 0.10 wt%의 농도를 함유하는 HF를 이용하여 수행될 수 있다.
상기 웨이퍼 제조 방법은, 카세트 단위로 수행될 수 있으며, 매엽식 또는 배치(batch)식으로 수행될 수 있다.
상기 웨이퍼를 준비하는 단계는 단결정 잉곳을 웨이퍼의 형태로 절단하는 슬라이싱 단계; 상기 절단된 웨이퍼의 양면을 연마하는 래핑 단계; 상기 래핑된 웨이퍼의 표면을 경면 연마하는 폴리싱 단계; 및 상기 폴리싱된 웨이퍼를 세정하여 상기 웨이퍼를 획득하는 단계를 포함할 수 있다.
상기 웨이퍼를 준비하는 단계는 상기 래핑된 웨이퍼를 연삭하는 그라인딩 단계를 더 포함하고, 상기 폴리싱 단계는 상기 그라인딩된 웨이퍼를 경면 연마할 수 있다.
실시 예에 따른 웨이퍼 제조 방법은 웨이퍼 위에 열처리를 통해 산화막을 형성하여 금속의 게더링을 높인 후 산화막을 제거하므로 산화막에 게더링된 금속 물질 특히 구리나 니켈이 제거될 수 있어 열 확산성과 고용 한계가 낮은 벌크에 있는 니켈이 회수되어 제거될 수 있고, 산화막이 제거된 웨이퍼의 표면에 존재하는 열적 데미지 및 MIP를 웨이퍼의 표면을 연마함으로써 제거할 수 있다.
도 1은 실시 예에 의한 웨이퍼 제조 방법을 설명하기 위한 플로우차트이다.
도 2a 내지 도 2d는 도 1에 도시된 실시 예에 의한 웨이퍼 제조 방법에 의해 제조되는 웨이퍼의 단면도를 나타낸다.
도 3은 도 1에 도시된 제20 단계의 일 실시 예를 설명하기 위한 플로우차트이다.
도 4는 도 1에 도시된 제20 단계 또는 도 3에 도시된 제20A 단계에서 열공정 조건을 설명하기 위한 파형도를 나타낸다.
도 5a 내지 도 5d는 제20 단계를 수행할 때의 열처리 거동을 설명하기 위한 도면이다.
도 6은 PUTP법에 의해 분석된 비교 례와 실시 예에 의해 제조된 웨이퍼에서의 니켈의 농도를 나타내는 그래프이다.
도 7은 제1 및 제2 비교 례와 실시 예에 의해 제조된 웨이퍼에 포함된 29 ㎚ 보다 큰 크기를 갖는 LLS 결함의 개수를 나타내는 그래프이다.
도 8a 내지 도 8d는 비교 례와 실시 예에서 웨이퍼 표면에 MIP 결함의 모습을 나타내는 도면이다.
도 9a 내지 도 9c는 비교 례와 실시 예에서 웨이퍼 표면의 실제 사진을 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도 1은 실시 예에 의한 웨이퍼 제조 방법(100)을 설명하기 위한 플로우차트이다.
도 2a 내지 도 2d는 도 1에 도시된 실시 예에 의한 웨이퍼 제조 방법(100)에 의해 제조되는 웨이퍼의 단면도를 나타낸다.
도 2a에 도시된 바와 같은 웨이퍼(60)를 준비한다(제10 단계). 웨이퍼는 다양한 방법으로 준비될 수 있다. 예를 들어, 도 1에 도시된 제11 내지 제19 단계를 수행함으로써 웨이퍼(60)를 준비할 수 있으나, 실시 예는 이에 국한되지 않는다.
제10 단계의 일 실시 예를 다음과 같이 살펴본다.
먼저, 성장된 단결정 잉곳(미도시)을 얇은 원판 모양의 웨이퍼의 형태로 절단하는 슬라이싱 공정을 수행할 수 있다(제11 단계). 예를 들어, 단결정 잉곳을 내경톱 및/또는 와이어톱 등으로 슬라이싱하여 소정의 두께를 갖는 웨이퍼를 얻을 수 있다.
제11 단계 후에, 절단된 웨이퍼의 양면을 연마하는 래핑(lapping) 공정을 수행한다(제13 단계). 웨이퍼에 잔존하는 기계적 가공에 의한 손상(damage)은 래핑 공정에 의해 제거될 수 있다.
제13 단계 후에, 래핑된 웨이퍼를 연삭하는 그라인딩 공정을 수행한다(제15 단계). 이 경우, 웨이퍼의 전면 또는 배면 중 적어도 하나의 면을 연삭할 수 있다. 단결정 잉곳을 슬라싱하여 얻은 웨이퍼의 에지가 각진 모양을 갖는 등 깨지거나 일그러진 모양을 가질 수 있으므로, 이러한 깨짐이나 일그러짐을 제거하기 위해 웨이퍼의 에지 부분을 연삭하는 공정이 수행될 수 있다.
제15 단계 후에, 그라인딩된 웨이퍼를 경면 연마하는 폴리싱 공정을 수행한다(제17 단계).
제17 단계 후에, 폴리싱된 웨이퍼를 세정하는 세정 공정을 수행하여 결국 도 2a에 예시된 웨이퍼(60)를 획득한다(제19 단계). 제19 단계가 수행됨에 따라, 웨이퍼에 부착된 연마제나 이물질이 제거될 수 있다.
다른 실시 예에 의하면, 제11, 제13, 제17 및 제19 단계만을 수행하고, 제15 단계는 생략하여 웨이퍼(60)를 획득할 수 있다. 이 경우, 제13 단계 후에, 래핑된 웨이퍼의 표면을 경면 연마하는 폴리싱 공정을 수행할 수 있다(제17 단계).
또 다른 실시 예에 의하면, 제15 단계는 제11 단계를 수행한 이후에 제13 단계를 수행하기 이전에 1차적으로 수행된 후, 제13 단계를 수행한 이후에 제17 단계를 수행하기 이전에 2차적으로 수행될 수도 있다.
전술한 제10 단계에서 웨이퍼(60)는 카세트(cassette) 단위로 준비될 수 있다. 참고로, 단위 카세트에는 25장의 웨이퍼가 실장될 수 있다. 따라서, 후술되는 제20 내지 제50 단계는 카세트 단위로 수행될 수 있다. 또한, 제20 내지 제50 단계는 매엽식 또는 배치(batch)식으로 수행될 수 있다.
제10 단계 후에, 웨이퍼(60)를 산화 열처리하여, 도 2b에 도시된 바와 같이 웨이퍼(62) 위에 산화막(72)을 형성한다(제20 단계). 실시 예에 의하면, 웨이퍼(62) 위에 산화막(72)을 5 ㎚ 내지 500 ㎚의 두께(t)로 형성할 수 있다. 예를 들어, 두께(t)는 60 ㎚ 내지 160 ㎚일 수 있다.
도 3은 도 1에 도시된 제20 단계의 일 실시 예(20A)를 설명하기 위한 플로우차트이다.
도 3을 참조하면, 500 ℃ 내지 1000 ℃의 온도로 1시간 내지 10시간 동안 웨이퍼(60)를 가열하는 열 공정을 수행할 수 있다(제22 단계). 예를 들어, 950 ℃ 내지 970 ℃의 온도로 1시간 내지 5시간 동안 웨이퍼(60)를 가열할 수 있다. 또한, 실시 예에 의하면, 제22 단계를 수행하기 위해, 열 공정을 수행하는 동안 산소(O2)를 투입할 수도 있다.
제22 단계를 수행한 이후, 웨이퍼를 -1 ℃/min 내지 -10 ℃/min로 냉각시키는 열공정을 수행할 수 있다(제24 단계).
이하, 도 1 및 도 3에 도시된 제20 단계 및 제20A 단계에 대해 첨부된 도면을 참조하여 다음과 같이 세부적으로 살펴본다.
도 4는 도 1에 도시된 제20 단계 또는 도 3에 도시된 제20A 단계에서 열공정 조건을 설명하기 위한 파형도를 나타낸다.
도 4를 참조하면, 산화막(72)의 두께(t)를 160 ㎚로 형성하고자 할 경우, 제1 및 제2 구간(T1, T2)에서 산소(O2)와 질소(N2)를 55분 동안 투입한다. 이때, 제1 구간(T1)에서 700℃의 열을 가한 다음, 제2 구간(T2)에서 분(min)당 5℃씩 열의 온도를 계속해서 증가시킨다. 이후, 제3 구간(T3)에서, ?(wet) 상태에서 산소(O2)와 수소(H2)를 4시간 32분 동안 투입하고, 975℃의 열을 가한다. 이후, 제4 구간(T4)에서 산소(O2)와 질소(N2)를 투입하면서 분(min)당 5℃씩 열의 온도를 계속해서 감소시킨다. 이후, 제5 구간(T5)에서 계속해서 산소(O2)와 질소(N2)를 55분 동안 공급하면서 700℃로 열을 가할 수 있다.
또는, 산화막(72)의 두께(t)를 60 ㎚로 형성하고자 할 경우, 제1 및 제2 구간(T1, T2)에서 산소(O2)와 아르곤(Ar)을 55분 동안 투입한다. 이때, 제1 구간(T1)에서 700℃의 열을 가한 다음, 제2 구간(T2)에서 분당 5℃씩 열의 온도를 계속해서 증가시킨다. 이후, 제3 구간(T3)에서 드라이(dry) 상태에서 산소(O2)와 아르곤(Ar)을 3시간 동안 투입하고, 950℃의 열을 가한다. 이후, 제4 구간(T4)에서 산소(O2)와 아르곤(Ar)을 투입하면서 분당 3℃씩 열의 온도를 계속해서 감소시킨다. 이후, 제5 구간(T5)에서 계속해서 산소(O2)와 아르곤(Ar)을 1시간 20분 동안 공급하면서 700℃로 열을 가할 수 있다.
전술한 바와 같은 공정 조건을 통해 60 ㎚ 또는 160 ㎚의 두께(t)를 갖는 산화막(72)을 형성할 수 있으나, 실시 예는 이에 국한되지 않는다. 즉, 다른 공정 조건에 의해서도 60 ㎚ 또는 160 ㎚의 두께(t)를 갖는 산화막(72)을 형성할 수 있음은 물론이다.
도 5a 내지 도 5d는 제20 단계를 수행할 때의 열처리 거동을 설명하기 위한 도면으로서, 횡축은 깊이를 나타내고 종축은 농도를 나타낸다. 여기서, 참조부호 80, 82, 84는 25℃, 1000℃ 및 600℃에서의 고용도를 각각 나타낸다.
도 5a에 도시된 바와 같이 제10 단계를 수행한 웨이퍼(60)의 농도는 깊이에 따라 감소하게 된다. 이후, 제22 단계에서 웨이퍼(60)를 가열하는 열공정을 수행할 경우, 도 5b에 도시된 바와 같이 화살표 방향으로 웨이퍼의 농도가 변할 수 있다. 이후, 가열된 웨이퍼(60)를 제24 단계에서 냉각하는 열공정을 수행할 경우, 도 5c에 도시된 바와 같이, 웨이퍼의 깊이별 농도는 일정하게 될 수 있다. 이후, 냉각 열공정이 종료될 경우, 도 5d에 도시된 바와 같이 웨이퍼의 깊이가 작을 때 즉, 웨이퍼의 표면에서 농도가 커짐을 알 수 있다.
한편, 전술한 바와 같이, 제20 단계를 수행한 이후, 웨이퍼(62) 상에 형성된 산화막(72)을 도 2c에 도시된 바와 같이 제거할 수 있다(제30 단계).
실시 예에 의하면, 제30 단계에서 산화막(72)을 제거하기 위해, 케미컬(chemical)을 사용할 수 있다. 예를 들어, 케미컬은 초순수에 희석된 HF 용액 또는 BOE(Buffered Oxide Etching) 용액 중 적어도 하나를 포함할 수 있다. 이때, 희석된 용액의 HF : H2O = 1 : 19일 수 있고, BOE는 HF/NH4F의 혼합액을 사용할 수 있다.
또한, 웨이퍼(62)로부터 산화막(72)을 제거하는 식각 속도는 최소 20 ㎚/min일 수 있다.
또한, 산화막(72)을 제거하는 공정은 1.5 wt% 이상의 농도를 함유하는 HF를 이용하여 10분 이상 수행될 수 있다.
제30 단계를 수행한 이후, 산화막(72)이 제거된 웨이퍼(64)의 표면(64A)을 연마할 수 있다(제40 단계). 이때, 산화막(72)이 제거된 웨이퍼(64)의 표면(64A)으로부터 0.05 ㎛ 내지 0.5 ㎛의 깊이까지 연마할 수 있다.
제40 단계를 수행한 이후, 연마된 웨이퍼를 세정할 경우, 도 2d에 도시된 바와 같이 표면(66A)에 결함이 존재하지 않은 웨이퍼(66)가 획득될 수 있다(제50 단계). 예를 들어, 연마된 웨이퍼(66)를 세정하는 단계는 0.05 wt% 내지 0.10 wt%의 농도를 함유하는 HF를 이용하여 수행될 수 있다.
전술한 도 1에 도시된 실시 예에 의하면, 제10 단계를 통해 획득된 웨이퍼(60)에 대해 제20 내지 제50 단계를 수행한다. 그러나, 다른 실시 예에 의하면, 제10 단계를 통해 획득된 웨이퍼(60)에 대해 제20 및 제30 단계만을 수행할 수도 있다.
만일, HF 및 HNO3를 포함한 세정액에 온도를 높여 웨이퍼를 디핑(dipping)할 경우 온도를 높일 수 있는 한계가 300 ℃ 미만이다. 이때, 열확산성(diffusivity) 및 고용 한계(Limit of Solubility)가 높은 구리(Cu)의 경우 제거력이 높다. 그러나, 니켈의 경우 열 확산성 및 고용 한계가 낮아 구리와 비교할 때 제거력이 상대적으로 미미할 수 있다. 여기서, 고용 한계란, 어떤 제1 물질에 제2 물질을 첨가할 때, 동일한 상을 유지할 수 있는 제2 물질의 첨가량의 한계를 의미한다.
따라서, 고용 한계를 높이기 위해 금속의 게더링(gettering)을 높여야 하며, 전술한 실시 예에 의한 웨이퍼 제조 방법에 의하면, 금속의 게더링을 높이기 위해, 웨이퍼(60) 위에 열처리를 통해 산화막(72)을 형성하여, 도 2a에 도시된 벌크의 금속 물질 특히, 니켈(70)이 도 2b에 도시된 바와 같이 산화막(72)으로 게더링될 수 있도록 한다. 이후, 도 2c에 도시된 바와 같이, 산화막(72)을 제거할 경우, 산화막(72)에 게더링된 금속 물질이 제거될 수 있다. 이로 인해, 열 확산성과 고용 한계가 낮은 벌크에 있는 니켈이 회수되어 제거될 수 있다.
그러나, 도 2c를 참조하면, 산화막(72)이 제거된 웨이퍼(64)의 표면(64A)에는 열적 데미지(damage) 및 MIP(Metal Induced Pit)가 존재할 수 있다. MIP란, 웨이퍼(62)의 표면에 잔존하던 금속이 열 혹은 세정에 의해 제거되면서, 금속이 있던 자리에 남는 피트(pit) 형태의 결함(defect)을 총칭한다. 이와 같이, 웨이퍼(64)에 데미지 및 MIP가 존재할 경우, 웨이퍼(64)를 제품으로 활용하기 어려울 수도 있다.
따라서, 실시 예에 의한 웨이퍼 제조 방법은 산화막(72)을 제거한 이후, 웨이퍼(64)의 표면(64A)을 연마하여 도 2d에 도시된 바와 같이 열적 데미지 및 MIP가 표면(66A)에 잔류하지 않은 웨이퍼(66)를 획득할 수 있다.
웨이퍼의 벌크 금속으로 인한 문제점을 개선하기 위해, 벌크 금속의 오염을 평가(또는, 분석)하는 PUTP(Poly Ultra Trace Profiler)법이나 LTOD(Low Temperature Out-Diffusion)법 등이 이용된다.
도 6은 PUTP법에 의해 분석된 비교 례(210)와 실시 예(212)에 의해 제조된 웨이퍼에서의 니켈의 농도를 나타내는 그래프로서, 종축은 니켈의 농도를 나타낸다.
도 6을 참조하면, 기존(210)보다 벌크 니켈의 농도는 실시 예(212)에서와 같이 제20 내지 제50 단계를 수행할 경우 훨씬 감소함을 알 수 있다.
도 7은 제1 및 제2 비교 례(222, 224)와 실시 예(226)에 의해 제조된 웨이퍼에 포함된 29 ㎚ 보다 큰 크기를 갖는 LLS(Localized Light Scattering) 결함의 개수를 나타내는 그래프로서, 종축은 LLS 결함의 개수를 나타낸다.
참고로, LLS 결함이란, 국부적 산란광 레이져를 이용하여 분석된 결함 중에서, 광의 산란에 의해 검출되는 결함을 통칭한다. 즉, LLS 결함이란, 산란에 의해 측정되는 웨이퍼의 표면의 모든 결함을 의미하며, 레이져를 조사하여 파티클 카운터가 크기를 결정할 수 있다.
도 1에 도시된 제20 내지 제50 단계를 수행하지 않은 제1 비교 례(222)의 경우의 제1 LLS 결함은 제20 및 제30 단계를 수행한 제2 비교 례(224)의 경우의 제2 LLS 결함보다 매우 적다. 왜냐하면, 전술한 바와 같이 제20 및 제30 단계를 수행하는 과정에서 열적 데미지나 MIP 결함이 증가하기 때문이다. 그러나, 제20 및 제30 단계뿐만 아니라, 제40 및 제50 단계를 수행할 경우(226)의 LLS 결함은 제1 및 제2 비교 례와 비교할 때 상대적으로 매우 감소할 수 있음을 알 수 있다.
도 8a 내지 도 8d는 비교 례와 실시 예에서 웨이퍼 표면에 MIP 결함의 모습을 나타내는 도면이다.
도 9a 내지 도 9c는 비교 례와 실시 예에서 웨이퍼 표면의 실제 사진을 나타낸다.
도 1에 도시된 제20 내지 제50 단계를 수행하지 않은 제1 비교 례의 경우, 도 8a에 도시된 바와 같이 29 ㎚ 보다 큰 크기를 갖는 LLS 결함의 개수는 98개일 수 있다. 이 경우 실제 웨이퍼의 표면의 모습은 도 9a와 같을 수 있다. 여기서, 참조부호 310은 니켈 저트(jut)를 나타내고 312는 라인 저트(line jut)를 나타낸다.
전술한 제1 비교 례와 달리, 실시 예에 의한 웨이퍼의 LLS 결함의 개수는 다음과 같다.
제20 단계를 수행하기 이전에 제10 단계에서 준비된 웨이퍼(60)에서 50 ㎚ 보다 큰 크기를 갖는 LLS 결함의 개수는 도 8b에 도시된 바와 같이 10개 정도이다.
이후, 제10 단계뿐만 아니라 제20 및 제30 단계를 수행한 이후 50 ㎚ 보다 큰 크기를 갖는 LLS 결함의 개수는 도 8c에 도시된 바와 같이 5384개로 급격히 증가할 수 있다. 이 경우 실제 웨이퍼의 모습은 도 9b에 도시된 바와 같을 수 있다.
이때, 제40 및 제50 단계를 수행한 이후 29 ㎚ 보다 큰 크기를 갖는 LLS 결함의 개수는 도 8d에 도시된 바와 같이 56개로 매우 줄어들었다. 이는 도 8a 또는 도 8c와 비교할 때 LLS 결함의 개수가 현저히 줄어들었음을 나타낸다. 이 경우 실제 웨이퍼의 모습은 도 9c에 도시된 바와 같을 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
60, 62, 64, 66: 웨이퍼 64A, 66A: 웨이퍼의 표면
70: 니켈 72: 산화막

Claims (14)

  1. 웨이퍼를 준비하는 단계;
    상기 웨이퍼를 산화 열처리하여 상기 웨이퍼 위에 산화막을 형성하여, 상기 웨이퍼에 벌크의 니켈을 상기 산화막으로 게더링시키는 단계;
    상기 웨이퍼 상에 형성된 상기 산화막을 제거하여, 상기 게더링된 상기 니켈을 제거하는 단계;
    상기 산화막이 제거된 상기 웨이퍼의 표면을 연마하는 단계; 및
    HF 및 HNO3를 포함하며 300℃ 미만까지의 온도를 갖는 세정액에 상기 연마된 웨이퍼를 디핑하여 상기 연마된 웨이퍼를 세정하여, 상기 웨이퍼의 구리를 제거하는 단계를 포함하는 웨이퍼 제조 방법.
  2. 제1 항에 있어서, 상기 웨이퍼 위에 형성된 상기 산화막은 5 ㎚ 내지 500 ㎚의 두께를 갖는 웨이퍼 제조 방법.
  3. 제1 항 또는 제2 항에 있어서, 상기 산화막을 형성하는 단계는
    500 ℃ 내지 1000 ℃의 온도로 1시간 내지 10시간 동안 상기 웨이퍼를 가열하는 단계; 및
    가열된 상기 웨이퍼를 -1 ℃/min 내지 -10 ℃/min로 냉각하는 단계를 포함하는 웨이퍼 제조 방법.
  4. 제3 항에 있어서, 상기 산화막을 형성하는 단계는
    산소를 투입하는 단계를 더 포함하는 웨이퍼 제조 방법.
  5. 제1 항에 있어서, 상기 산화막을 제거하는 단계는 희석된 HF 용액 또는 BOE(Buffered Oxide Etching) 용액 중 적어도 하나를 이용하여 수행되는 웨이퍼 제조 방법.
  6. 제5 항에 있어서, 상기 희석된 용액의 HF : H2O = 1 : 19인 웨이퍼 제조 방법.
  7. 제5 항에 있어서, 상기 산화막을 제거하는 식각 속도는 최소 20 ㎚/min인 웨이퍼 제조 방법.
  8. 제5 항에 있어서, 상기 산화막을 제거하는 단계는
    1.5 wt% 이상의 농도를 함유하는 HF를 이용하여 10분 이상 수행되는 웨이퍼 제조 방법.
  9. 제1 항에 있어서, 상기 웨이퍼의 표면을 연마하는 단계는
    상기 산화막이 제거된 상기 웨이퍼의 표면으로부터 0.05 ㎛ 내지 0.5 ㎛의 깊이까지 연마하는 단계를 포함하는 웨이퍼 제조 방법.
  10. 제8 항에 있어서, 상기 웨이퍼를 세정하는 단계는 0.05 wt% 내지 0.10 wt%의 농도를 함유하는 상기 HF를 이용하여 수행되는 웨이퍼 제조 방법.
  11. 제1 항에 있어서, 카세트 단위로 수행되는 웨이퍼 제조 방법.
  12. 제1 항에 있어서, 매엽식 또는 배치(batch)식으로 수행되는 웨이퍼 제조 방법.
  13. 제1 항에 있어서, 상기 웨이퍼를 준비하는 단계는
    단결정 잉곳을 웨이퍼의 형태로 절단하는 슬라이싱 단계;
    상기 절단된 웨이퍼의 양면을 연마하는 래핑 단계;
    상기 래핑된 웨이퍼의 표면을 경면 연마하는 폴리싱 단계; 및
    상기 폴리싱된 웨이퍼를 세정하여 상기 웨이퍼를 획득하는 단계를 포함하는 웨이퍼 제조 방법.
  14. 제13 항에 있어서, 상기 웨이퍼를 준비하는 단계는
    상기 래핑된 웨이퍼를 연삭하는 그라인딩 단계를 더 포함하고,
    상기 폴리싱 단계는 상기 그라인딩된 웨이퍼를 경면 연마하는 웨이퍼 제조 방법.
KR1020140112224A 2014-08-27 2014-08-27 웨이퍼 제조 방법 KR101589601B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140112224A KR101589601B1 (ko) 2014-08-27 2014-08-27 웨이퍼 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140112224A KR101589601B1 (ko) 2014-08-27 2014-08-27 웨이퍼 제조 방법

Publications (1)

Publication Number Publication Date
KR101589601B1 true KR101589601B1 (ko) 2016-01-28

Family

ID=55309966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140112224A KR101589601B1 (ko) 2014-08-27 2014-08-27 웨이퍼 제조 방법

Country Status (1)

Country Link
KR (1) KR101589601B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010062026A (ko) * 1999-12-02 2001-07-07 히가시 데쓰로 기판처리장치
KR20030056659A (ko) * 2001-12-28 2003-07-04 주식회사 실트론 실리콘 웨이퍼의 게터링 방법
KR20100053092A (ko) * 2008-11-12 2010-05-20 주식회사 실트론 배치식 세정장치의 로딩부
KR101432917B1 (ko) * 2013-01-04 2014-08-21 주식회사 엘지실트론 웨이퍼 세정 방법 및 웨이퍼 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010062026A (ko) * 1999-12-02 2001-07-07 히가시 데쓰로 기판처리장치
KR20030056659A (ko) * 2001-12-28 2003-07-04 주식회사 실트론 실리콘 웨이퍼의 게터링 방법
KR20100053092A (ko) * 2008-11-12 2010-05-20 주식회사 실트론 배치식 세정장치의 로딩부
KR101432917B1 (ko) * 2013-01-04 2014-08-21 주식회사 엘지실트론 웨이퍼 세정 방법 및 웨이퍼 제조 방법

Similar Documents

Publication Publication Date Title
JP5682471B2 (ja) シリコンウェーハの製造方法
KR102001326B1 (ko) 에피택셜하게 코팅된 반도체 웨이퍼, 및 에피택셜하게 코팅된 반도체 웨이퍼를 생산하는 방법
JP4854936B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
TWI400743B (zh) Silicon wafer and its manufacturing method
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
TWI680512B (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
US20190198386A1 (en) Method for manufacturing bonded soi wafer
KR101589601B1 (ko) 웨이퍼 제조 방법
JP5999949B2 (ja) シリコンウェーハの製造方法
JP2012204369A (ja) エピタキシャルウェーハの製造方法
JP2013048137A (ja) シリコンウェーハの製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP5338559B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2012114138A (ja) シリコンウェーハのエピタキシャル成長方法
JP2013201314A (ja) シリコンウェーハの製造方法
JP2012049397A (ja) シリコンウェーハの製造方法
JP5584959B2 (ja) シリコンウェーハの製造方法
JP5742739B2 (ja) 金属汚染評価用シリコン基板の選別方法
JP7063259B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5803722B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR101851604B1 (ko) 웨이퍼 및 그 제조방법
JP3965931B2 (ja) シリコンエピタキシャルウエーハの製造方法
JP5211750B2 (ja) 単結晶シリコンウエーハの製造方法
JP2000290100A (ja) シリコンウェーハの製造方法
JP2009182233A (ja) アニールウェーハの洗浄方法

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 4