JPH118251A - 膜の形成方法及び形成装置 - Google Patents

膜の形成方法及び形成装置

Info

Publication number
JPH118251A
JPH118251A JP15963597A JP15963597A JPH118251A JP H118251 A JPH118251 A JP H118251A JP 15963597 A JP15963597 A JP 15963597A JP 15963597 A JP15963597 A JP 15963597A JP H118251 A JPH118251 A JP H118251A
Authority
JP
Japan
Prior art keywords
film
forming
wafer
gas
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15963597A
Other languages
English (en)
Inventor
Yasuhiro Kimura
泰広 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15963597A priority Critical patent/JPH118251A/ja
Publication of JPH118251A publication Critical patent/JPH118251A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 素子用の単結晶膜及びゲッタリング用の多結
晶膜を基板の両面に迅速且つ安価に形成する方法及び装
置を提供する。 【解決手段】 露出孔3h1を塞ぐようにしてサセプタ
3上にウェーハ10を載置し、ウェーハ10の上面及び
下面側にそれぞれ位置する成長室R1,R2をサセプタ
3及びウェーハ10によって区切る。まず、導入口IN
1,IN2からそれぞれ不活性ガス及びシラン系ガスを
それぞれ成長室R1,R2へと導入して熱処理を行い、
ウェーハ10の下面に多結晶のポリシリコン層10aを
CVD成長にて形成する。ウェーハ10の上面にHCl
等を用いるベークを行った後に、今度は逆に成長室R
1,R2にそれぞれシラン系ガス及び不活性ガスを供給
してより高温にて熱処理を行い、上面に単結晶のエピタ
キシャル層10bを形成する。以上のようにして、ウェ
ーハ10はサセプタ3上に載置されたまま両面に膜を形
成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置に使
用される半導体基板の表面に素子用の膜及びゲッタリン
グ用の膜を形成する方法と、この方法が為される形成装
置とに関する。
【0002】
【従来の技術】図14〜図18は、従来技術に従う、エ
ピタキシャル層及びポリシリコンバックシール(PB
S)をそれぞれ表面及び裏面に有するウェーハの製造方
法を工程順に示す断面図である。まず、スライス、ラッ
ピング及びエッチングを施し、図14に示されるウェー
ハ50を得る。次に、図15に示されるようにウェーハ
50の全面に、CVD法によってポリシリコンを堆積し
て多結晶のポリシリコン膜50aを形成する。
【0003】ウェーハ50がボロン及びリン等のドーパ
ントが高濃度に添加されたハイドープウェーハである場
合には、オートドープを防止する必要が生ずる。このた
めに、図16に示されるように、0.3μm程度の酸化
膜50bをCVD法によって形成する。
【0004】次に、図17に示されるようにウェーハ5
0を片面のみ鏡面研磨する。そして図18に示されるよ
うに、研磨された面にエピタキシャル層50dを成長さ
せる。尚、エピタキシャル層50dの成長前には通常、
自然酸化膜又は不純物の除去を目的として、H2(水
素)又はHCl(塩化水素)を用いるベークが行われ
る。
【0005】図19は、エピタキシャル層の形成に用い
られる、通常の枚葉式の成長炉の構造を示す断面図であ
る。エピタキシャル層が形成される8インチ以上の大口
径のウェーハの殆どは、エピタキシャル層の均質性を保
持するために枚葉式の成長炉内にて製造される。
【0006】図17に示される状態のウェーハ50は、
図19に示されるようにポリシリコン50a及び酸化膜
50bをサセプタ300側として成長炉内にセットされ
る。サセプタ300は支持体200によって回転可能に
支持されており、装置は容器100によって外界との遮
断を行われている。ウェーハ50は、研磨された面にシ
ラン系のガスを供給され、熱処理によってエピタキシャ
ル層50dを図19に図示されるように形成される(こ
の処理によって、図18の状態のウェーハ50が得られ
る)。残存する酸化膜50bによって、熱処理時に生ず
るオートドープが回避される。上述の一連の工程によっ
て、エピタキシャル層を片面に有するウェーハが得られ
る。以下、このようなウェーハを、エピウェーハとして
略称する。
【0007】Cz(チョクラルスキ)法によって得られ
る鏡面ウェーハにおいては、デバイス形成領域における
酸素析出物による欠陥又はCz結晶成長中に導入される
微小な結晶欠陥が問題となっている。一方、上述の如く
製造されるエピウェーハは、酸素等の混入を抑制できる
ため、欠陥が少なくなる。従って、Cz法に特有の欠陥
によって生ずる不都合を、エピウェーハを用いることに
よって回避することができる。このような特徴から特
に、エピウェーハを用いることによって、MOSデバイ
スにおけるゲート酸化膜の信頼性を好適に向上させるこ
とができる。
【0008】また、PBSを形成する方法(PBS法)
は、比較的デバイスプロセス条件(特に熱処理条件)に
左右されることなく、ゲッタリングの手法として有効で
ある。更に、サンドブラスト法のような発塵もなく、効
果の持続性も良い。従って、PBS法を施したエピウェ
ーハをデバイス製造に用いることによって、酸化膜耐圧
を劣化させる結晶欠陥の影響が無く、また高いゲッタリ
ング効果によってデバイス製造のプロセスにおける汚染
の影響を回避できるためゲート酸化膜の信頼性の良好な
半導体デバイスの製造が可能となる。
【0009】
【発明が解決しようとする課題】しかしながら、エピウ
ェーハは、鏡面を形成するための研磨が施されているだ
けの通常のウェーハと比較した場合に、エピタキシャル
層を成長させる工程が必要である分だけ高価となる。P
BSを付加する場合にはさらに工程数が増加し、更に製
造コストが増大するという問題点がある。
【0010】更に、従来のPBS付きのエピウェーハの
製造方法においては、CVD法を用いるPBSの形成の
後にCVD装置からウェーハを取り出して別の装置にお
いて鏡面研磨を施し、更に枚葉式の装置にてエピタキシ
ャル層の形成を行わなければならない。ウェーハを様々
な装置に移動させる必要から、PBS付きのエピウェー
ハの製造に要するコストが高くなり、時間がかかってし
まうという問題点がある。
【0011】本発明は以上の問題点に鑑み、半導体基板
の第1及び第2の主面にそれぞれ素子用の膜及びゲッタ
リング用の膜を迅速且つ安価に形成する方法、及びこれ
に用いられる形成装置を提供することを目的とする。
【0012】
【課題を解決するための手段】請求項1に記載の膜の形
成方法は、(a)第1及び第2の処理室を互いに区切る載
置板上に半導体基板を載置し、該載置板に穿たれた開口
を塞ぐ工程と、(b)前記第1の処理室へと第1の膜生成
用ガスを供給し、前記半導体基板の表面のうち該第1の
処理室側の部分である第1の主面に、素子用の第1の膜
を形成する工程と、(c)前記第2の処理室へと第2の膜
生成用ガスを供給し、前記半導体基板の前記表面のうち
該第2の処理室側の部分である第2の主面に、ゲッタリ
ング用の第2の膜を形成する工程とを備える。
【0013】請求項2に記載の膜の形成方法は、請求項
1に記載の膜の形成方法であって、前記半導体基板は、
前記第1の膜よりも不純物の濃度が高く、前記工程(b)
において、前記第1の処理室の圧力は前記第2の処理室
の圧力よりも高い。
【0014】請求項3に記載の膜の形成方法は、請求項
1または請求項2に記載の膜の形成方法であって、前記
第1及び第2の膜生成用ガスはシラン系のガスを含み、
前記工程(c)は、熱処理によって前記第2の膜を多結晶
質に形成する工程であり、前記工程(b)は前記工程(c)と
は別個に為される工程であり、前記工程(c)よりも高温
の熱処理によって前記第1の膜を単結晶質に形成する工
程である。
【0015】請求項4に記載の膜の形成方法は、請求項
1または請求項2に記載の膜の形成方法であって、前記
第1及び第2の膜生成用ガスはシラン系のガスを含み、
前記工程(b)は、熱処理によって単結晶膜を形成する工
程であり、前記工程(c)は、(c-1)前記工程(b)よりも前
に為される、前記第2の主面上に多結晶化用の予備膜を
形成する工程と、(c-2)前記工程(b)の前記熱処理と並行
して為される、前記予備膜を核として多結晶膜を成長さ
せる工程とを有する。
【0016】請求項5に記載の膜の形成方法は、請求項
4に記載の膜の形成方法であって、前記予備膜は酸化シ
リコンを含む。
【0017】請求項6に記載の膜の形成装置は、開口を
有する載置板によって互いに区切られている第1及び第
2の処理室と、前記第1及び第2の処理室の内部を加熱
する加熱手段とを備える膜の形成装置であって、前記載
置板は、前記開口上にわたって半導体基板が載置され、
回転自在であり、前記第1及び第2の処理室は、互いに
独立に膜生成用の反応ガスを供給され得る。
【0018】
【発明の実施の形態】
実施の形態1.図1は、本実施の形態に従う膜形成装置
の構造を例示する断面図である。同図に示されるよう
に、本実施の形態に従う膜形成装置は、図19に例示さ
れる、エピタキシャル層の形成に用いられる従来の枚葉
式の成長炉を改造したものである。従来技術と同一の構
成、構造には同一の参照符号を付してある。
【0019】図2〜図5は、本実施の形態に従う膜形成
の方法を工程順に例示する断面図である。まず、図2に
例示されるように、図1の膜形成装置に備わるサセプタ
3上にシリコンウェーハ10(以下はウェーハ10と略
す)を載置する。サセプタ3にはウェーハ10の直径よ
りも若干小さい露出孔3h1が開けられており、エピタ
キシャル層が形成される面に既に鏡面研磨を施されてい
るウェーハ10は、この露出孔3h1を塞ぐようにサセ
プタ3上に載置される。
【0020】図1に例示されるように膜形成装置は、サ
セプタ3を境界として、エピタキシャル層を形成するた
めの第1の成長室R1及びPBSを形成するための第2
の成長室R2に区分けされている。膜形成装置は、容器
1によって成長室R1,R2と外界との隔離を行われて
いる。ウェーハ10の表面のうち図面に向かって上側の
主面(上面)は第1の成長室R1内に存在する気体に晒
される。一方、下側の主面(下面)のうち露出孔3h1
によって露出されている部分は、第2の成長室R2に存
在する気体に晒される。
【0021】次に、導入口IN1,IN2からそれぞれ
成長室R1,R2へと、不活性ガス(N2等)及びシラ
ン系ガスを導入する。尚、不活性ガスはH2ガスでも良
い。そして、膜形成装置の周辺部に備わる加熱ランプ4
によって、容器1の内部を600〜700度程度に加熱
する。導入孔IN2からサセプタ3を支持する支持体2
に設けられている多数の導通孔2hを介して成長室R2
に供給され上記温度に加熱されているシラン系ガスは、
ウェーハ10の下面に接触する。このようにしてウェー
ハ10の下面にはシラン系ガスを用いるCVD成長が施
され、図3に例示されるように、多結晶のポリシリコン
層10aが形成される。尚、指示体2に多数の導通孔2
aを設けて指示体2内部の気体の入排出を滞りなく行う
構成の他に、例えばサセプタ3を回転可能な枠体によっ
て支持させても良い。この場合にも、枠体を構成する枠
(骨組み)の間から気体の出入りが円滑に行われる。
【0022】図1に図示されている支持体2は、ポリシ
リコン層10aが形成されている最中回転する。これに
よって、ポリシリコン層10aは、ウェーハ10の下面
のうち露出されている部分の全面にわたって均一とな
る。多結晶のポリシリコン層10aは、ゲッタリングの
ためのPBSとして機能する。
【0023】ポリシリコン層10aが形成されている
間、ウェーハ10の上面は不活性ガスに晒されているた
め、上面にはポリシリコン層は形成されない。図1に例
示される導通孔3h2を介して回り込んできたシラン系
ガスによってウェーハ10の上面にポリシリコン層が形
成されないように、不活性ガスの圧力はシラン系ガスの
圧力よりも高くしておくことが望ましい。
【0024】次に、図4に例示されるように、HCl又
はH2ガスを成長室R1へと導入する。そして、ウェー
ハ10の上面にベークを施し、自然酸化膜又は不純物を
除去する。このとき、ベーク用のHCl又はH2ガスは
図1に例示される導通孔3h2を介して成長室R2へと
与えられ、図3に例示される工程において用いられたシ
ラン系ガスはパージされる。また、成長室R2へと不活
性ガスを供給しても良い。図3に例示される工程にて用
いられたシラン系ガス及び不活性ガスは、それぞれ図1
に例示される排出口EX2,EX1から排出される。
【0025】次に、図5に例示されるように、成長室R
1,R2にそれぞれシラン系ガス及び不活性ガスを供給
する。そして、これらのガスを図1に例示される加熱ラ
ンプ4によって1000度程度に加熱する。すると、図
5に例示されるようにシラン系ガスに接触しているウェ
ーハ10の上面には、単結晶の層であるエピタキシャル
層10bが形成される。エピタキシャル層10bの均一
性を確保するために、図1に例示される支持体は回転さ
せておく。以上のようにして、図1に例示されるよう
に、多結晶のポリシリコン層10a及び単結晶のエピタ
キシャル層10bが、ウェーハ10の下面及び上面にそ
れぞれ形成される。
【0026】図3に例示される多結晶のポリシリコン層
10aを形成する工程と図5に例示される単結晶のエピ
タキシャル層10bを形成する工程とを別々に行うの
は、熱処理の際の温度の違いによって単結晶化及び多結
晶化が決定される為である。例えば、ウェーハ10の下
面及び上面にそれぞれ多結晶のポリシリコン層10aと
単結晶のエピタキシャル層10bとを同時に形成しよう
としてシラン系ガスを成長室R1,R2に同時に充満さ
せても、成長室R1,R2内部の温度を独立に設定する
のは不可能であるため、ウェーハ10の両面に形成され
るのは多結晶の層及び単結晶の層のうちのいずれか一方
である。従って、本実施の形態においては工程を別々に
行うことによって、温度条件の違いによって形成が決定
される多結晶の層及び単結晶の層をウェーハの両面にそ
れぞれ形成するのである。
【0027】一般に、ウェーハ10はエピタキシャル層
10bよりも高濃度にリン又はボロン等の不純物が添加
されている、低抵抗基板である。従って、エピタキシャ
ル層10bの形成の為の熱処理時には、不純物がウェー
ハ10からエピタキシャル層10bに外方拡散によって
移動するオートドープを回避しなければならない。そこ
で、エピタキシャル層10bを形成する図5の工程にお
いては、成長室R1側のシラン系ガスの圧力を成長室R
2側の不活性ガスの圧力よりも高く設定しておく。この
圧力差によって不純物の移動が抑制され、オートドープ
が低減される。
【0028】従来の膜形成方法においては、図18にお
けるエピタキシャル層50dの形成の際のオートドープ
の回避のために、図16に例示されるようにCVD法に
よってシリコンの酸化膜50bを形成していた。しか
し、本実施の形態の方法においては圧力差によってオー
トドープを回避するために、酸化膜の形成は必要ではな
くなる。従って、酸化膜の形成に要する工程の分だけ、
本実施の形態の方法は従来の方法よりも迅速に、両面に
膜が形成された半導体基板を得ることが可能となる。
【0029】以上のように、本実施の形態の膜形成の方
法及び装置を用いることによって、同一の装置にウェー
ハ10を載置したまま両面に多結晶のポリシリコン層1
0a及びエピタキシャル層10bを形成することが可能
となる。一方、従来の方法では、まずCVD炉において
PBS用のポリシリコン層50aと酸化膜50bとを形
成し(図16)、ウェーハ50の片面を鏡面研磨(図1
7)した後に成長炉にてエピタキシャル層50dを形成
する(図18)というように、ウェーハ50の移動を逐
一行わなければならなかった。
【0030】従って、本実施の形態の方法及び装置を用
いることによって膜形成に要する手間が省かれ、安価に
PBS付きのエピウェーハを製造することが可能とな
る。また、CVD炉を用意する必要もなくなり、PBS
付きのエピウェーハを製造する装置を準備及び維持する
ために要する資金も少なく済む。
【0031】実施の形態2.以下、既に説明の行われた
ものと同一の構成、構造には同一の参照符号を付し、説
明は省略する。図6〜図9は、本実施の形態に従う膜形
成の方法を工程順に例示する断面図である。まず、実施
の形態1の方法と同様にサセプタ3上に、露出孔3h1
を塞ぐようにウェーハ10を載置する(図6)。
【0032】次に、図7に例示されるように、成長室R
1側には不活性ガス、成長室R2側にはシラン系ガスを
それぞれ供給する。そして、温度600〜700度程度
にて、ウェーハ10の下面に極薄い多結晶のポリシリコ
ン層10a1を形成する。この後に、実施の形態1の図
4に例示される工程と同様にして図8に例示される工程
において、HCl又はH2ガスを用いるベークをウェー
ハ10の上面に施す。
【0033】ウェーハ10の上面にベークが施された後
に、図9に例示されるように、成長室R1,R2双方に
シラン系ガスを供給する。シラン系ガスは、図1に例示
される加熱ランプ4によって、1000度程度に加熱さ
れる。すると、ウェーハ10の上面には、この温度条件
によって単結晶のエピタキシャル層10bが形成され
る。一方、このような温度条件でありながらも、多結晶
のポリシリコン層10a1を核としてCVD成長すると
いう条件によって、ウェーハ10の下面には多結晶のポ
リシリコン層10a2が形成される。ポリシリコン層1
0a1,10a2は、図5に例示される実施の形態1の
ポリシリコン層10aを1体として構成し、ゲッタリン
グという機能を果たす。
【0034】図9に例示されるようにエピタキシャル層
10bとポリシリコン層10a2とを同時に形成するこ
とによって、図2〜図5に例示される、これらの層を別
々に形成する実施の形態1の方法を用いる場合と比べ、
半導体基板に素子形成用の単結晶の膜及びゲッタリング
用の多結晶の膜を形成する時間は短くなる。勿論、単結
晶の膜と多結晶の膜とを同時に形成する為には、図7に
例示される工程において、多結晶の膜の成長を行わせる
核を予備的に形成しておくことが必須である。
【0035】実施の形態3.図10〜図13は、本実施
の形態に従う膜形成の方法を工程順に例示する断面図で
ある。本実施の形態の膜形成の方法は、図6〜図9に例
示される実施の形態2の方法を更に改良したものであ
る。まず、実施の形態2の図6に例示される工程と同じ
く、図10に例示される工程においてウェーハ10をサ
セプタ3上に載置する。
【0036】次に、本実施の形態に特有の工程として、
図11に例示されるように成長室R1に不活性ガスを供
給した状態にて、成長室R2に酸化膜形成用のガスを供
給する。酸化膜形成用のガスとしては、O2,H2O又は
SiH4+O2を用いることが可能である。このようにし
て、実施の形態2の図7に例示される工程において形成
されたポリシリコン層10a1の代わりに、極薄い酸化
膜10cをウェーハ10の下面に形成する。
【0037】この後には、実施の形態2の図8及び図9
に例示される工程と同じ操作によって、ウェーハ10の
上面へのベーク(図12)と、ウェーハ10の上面上に
おけるエピタキシャル層10bの形成及び酸化膜10c
上におけるポリシリコン層10a2のCVD成長(図1
3)とを順に行う。酸化膜10c上に形成されることに
よって、ポリシリコン層10aは多結晶の層として成長
する。
【0038】上述の説明から明らかであるように、本実
施の形態においては、実施の形態3において多結晶のポ
リシリコン層10a2を成長させるために予備的に形成
されている多結晶のポリシリコン層10a1の代わり
に、同じ機能を果たす酸化膜10cを形成することが特
徴となっている。
【0039】酸化膜10cを用いることによって特に得
られる効果について説明を行う。図13に例示されるよ
うに、本実施の形態の製造方法によって製造されたウェ
ーハ10は、酸化膜10cを下面に介在させたまま多結
晶のポリシリコン層10a2を有することになる。従っ
て、後の半導体装置の製造工程において熱処理等が行わ
れたときには、図9に例示される実施の形態2の、多結
晶のポリシリコン膜10a1を介在させているウェーハ
10の場合よりも本実施の形態の場合のほうが、多結晶
のポリシリコン膜10a2が単結晶化してしまう危険性
が少なくなる。ポリシリコン膜10a2の単結晶化はゲ
ッタリングの効果の低減を招くものであり、本実施の形
態の方法のほうが、ゲッタリング効果を後々まで好適に
持続できることになる。
【0040】
【発明の効果】請求項1に記載の構成によれば、第1の
処理室に半導体基板を載置したままの状態でも、開口の
存在によって第1及び第2の膜をそれぞれ第1及び第2
の主面に形成できる。これによって、従来のような第2
の膜の形成、鏡面研磨及び第1の膜の形成という一連の
工程を各々別の場所で行わなければならないという不便
が解消される。素子用の第1の膜及びゲッタリング用の
第2の膜を備える半導体基板は、移動の手間が省かれた
分、生産性が向上され安価になる。
【0041】請求項2に記載の構成によれば、不純物が
半導体基板から第1の膜へと移動するオートドーピング
が、圧力の差によって低減される。これによって、第1
の膜の不純物の濃度が所望の値よりも高くなってしまう
ことが回避される。
【0042】請求項3に記載の構成によれば、工程(b)
及び工程(c)を別々に為すことによって、第1及び第2
の膜はそれぞれ単結晶質の膜及び多結晶質の膜として適
切に形成される。
【0043】請求項4に記載の構成によれば、予め予備
膜を形成しておくことによって、工程(b)及び工程(c-2)
を並行して行っても、第1の膜は単結晶膜に、第2の膜
は多結晶膜にそれぞれなる。工程が並行して為されるこ
とによって、膜の形成が短時間で行われ、生産性が更に
向上される。
【0044】請求項5に記載の構成によれば、多結晶の
第2の膜と半導体基板との間には、酸化シリコンを含む
予備膜が存在したままになる。第1及び第2の膜が形成
された半導体基板に対して半導体装置の製造のために更
に熱処理を行う場合に、第2の膜は酸化シリコンの存在
によって単結晶化しにくい。これによって、第2の膜に
よるゲッタリングという効果は、消滅することなく確実
に得られる。
【0045】請求項6に記載の構成によれば、請求項1
〜請求項5に記載の膜の形成方法を適切に行うことがで
きる膜の形成装置が得られる。また、載置板の回転によ
って形成される膜は均質となる。
【図面の簡単な説明】
【図1】 実施の形態1に従う膜形成装置の構造の一例
を示す断面図である。
【図2】 実施の形態1に従う膜形成方法の一例を工程
順に示す断面図である。
【図3】 実施の形態1に従う膜形成方法の一例を工程
順に示す断面図である。
【図4】 実施の形態1に従う膜形成方法の一例を工程
順に示す断面図である。
【図5】 実施の形態1に従う膜形成方法の一例を工程
順に示す断面図である。
【図6】 実施の形態2に従う膜形成方法の一例を工程
順に示す断面図である。
【図7】 実施の形態2に従う膜形成方法の一例を工程
順に示す断面図である。
【図8】 実施の形態2に従う膜形成方法の一例を工程
順に示す断面図である。
【図9】 実施の形態2に従う膜形成方法の一例を工程
順に示す断面図である。
【図10】 実施の形態3に従う膜形成方法の一例を工
程順に示す断面図である。
【図11】 実施の形態3に従う膜形成方法の一例を工
程順に示す断面図である。
【図12】 実施の形態3に従う膜形成方法の一例を工
程順に示す断面図である。
【図13】 実施の形態3に従う膜形成方法の一例を工
程順に示す断面図である。
【図14】 従来の膜形成方法を工程順に示す断面図で
ある。
【図15】 従来の膜形成方法を工程順に示す断面図で
ある。
【図16】 従来の膜形成方法を工程順に示す断面図で
ある。
【図17】 従来の膜形成方法を工程順に示す断面図で
ある。
【図18】 従来の膜形成方法を工程順に示す断面図で
ある。
【図19】 従来の膜形成装置の構造を示す断面図であ
る。
【符号の説明】
1 容器、2 支持体、2h,3h2 導通孔、3 サ
セプタ、3h1 露出孔、4 加熱ランプ、10 シリ
コンウェーハ、10a,10a1,10a2ポリシリコ
ン層、10b エピタキシャル層、10c 酸化膜、E
X1,EX2排出口、IN1,IN2 導入口、R1,
R2 成長室。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 (a)第1及び第2の処理室を互いに区切
    る載置板上に半導体基板を載置し、該載置板に穿たれた
    開口を塞ぐ工程と、 (b)前記第1の処理室へと第1の膜生成用ガスを供給
    し、前記半導体基板の表面のうち該第1の処理室側の部
    分である第1の主面に、素子用の第1の膜を形成する工
    程と、 (c)前記第2の処理室へと第2の膜生成用ガスを供給
    し、前記半導体基板の前記表面のうち該第2の処理室側
    の部分である第2の主面に、ゲッタリング用の第2の膜
    を形成する工程とを備える、膜の形成方法。
  2. 【請求項2】 請求項1に記載の膜の形成方法であっ
    て、 前記半導体基板は、前記第1の膜よりも不純物の濃度が
    高く、 前記工程(b)において、前記第1の処理室の圧力は前記
    第2の処理室の圧力よりも高い、膜の形成方法。
  3. 【請求項3】 請求項1または請求項2に記載の膜の形
    成方法であって、 前記第1及び第2の膜生成用ガスはシラン系のガスを含
    み、 前記工程(c)は、熱処理によって前記第2の膜を多結晶
    質に形成する工程であり、 前記工程(b)は前記工程(c)とは別個に為される工程であ
    り、前記工程(c)よりも高温の熱処理によって前記第1
    の膜を単結晶質に形成する工程である、膜の形成方法。
  4. 【請求項4】 請求項1または請求項2に記載の膜の形
    成方法であって、 前記第1及び第2の膜生成用ガスはシラン系のガスを含
    み、 前記工程(b)は、熱処理によって単結晶膜を形成する工
    程であり、 前記工程(c)は、 (c-1)前記工程(b)よりも前に為される、前記第2の主面
    上に多結晶化用の予備膜を形成する工程と、 (c-2)前記工程(b)の前記熱処理と並行して為される、前
    記予備膜を核として多結晶膜を成長させる工程とを有す
    る、膜の形成方法。
  5. 【請求項5】 請求項4に記載の膜の形成方法であっ
    て、前記予備膜は酸化シリコンを含む、膜の形成方法。
  6. 【請求項6】 開口を有する載置板によって互いに区切
    られている第1及び第2の処理室と、 前記第1及び第2の処理室の内部を加熱する加熱手段と
    を備える膜の形成装置であって、 前記載置板は、前記開口上にわたって半導体基板が載置
    され、回転自在であり、 前記第1及び第2の処理室は、互いに独立に膜生成用の
    反応ガスを供給され得る、膜の形成装置。
JP15963597A 1997-06-17 1997-06-17 膜の形成方法及び形成装置 Pending JPH118251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15963597A JPH118251A (ja) 1997-06-17 1997-06-17 膜の形成方法及び形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15963597A JPH118251A (ja) 1997-06-17 1997-06-17 膜の形成方法及び形成装置

Publications (1)

Publication Number Publication Date
JPH118251A true JPH118251A (ja) 1999-01-12

Family

ID=15698029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15963597A Pending JPH118251A (ja) 1997-06-17 1997-06-17 膜の形成方法及び形成装置

Country Status (1)

Country Link
JP (1) JPH118251A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120865A (ja) * 2004-10-21 2006-05-11 Sumco Corp 半導体基板の製造方法及び半導体基板
WO2011007494A1 (ja) * 2009-07-16 2011-01-20 信越半導体株式会社 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120865A (ja) * 2004-10-21 2006-05-11 Sumco Corp 半導体基板の製造方法及び半導体基板
JP4492293B2 (ja) * 2004-10-21 2010-06-30 株式会社Sumco 半導体基板の製造方法
WO2011007494A1 (ja) * 2009-07-16 2011-01-20 信越半導体株式会社 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ

Similar Documents

Publication Publication Date Title
US6596095B2 (en) Epitaxial silicon wafer free from autodoping and backside halo and a method and apparatus for the preparation thereof
KR100726301B1 (ko) 자동도핑과 후면 헤일로를 포함하지 않는 에피택셜 실리콘 웨이퍼
JP3207832B2 (ja) エピタキシャル成長した半導体ウエーハを製造するためのcvd反応器及び方法
JPH06232141A (ja) 半導体基板の作成方法及び固体撮像装置の製造方法
KR970006723B1 (ko) 입자 크기가 큰 다결정 규소 박막의 제조방법
KR101559977B1 (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법
JP2003273037A (ja) Cvd反応器中で半導体ウェーハの表側をエピタキシャル被覆する方法、この種の被覆された半導体ウェーハおよびcvd反応器用サセプタ
TWI788399B (zh) 磊晶晶圓之製造方法
JP2775563B2 (ja) 半導体装置およびその製造方法
JPH118251A (ja) 膜の形成方法及び形成装置
CN114045470B (zh) 一种用于常压外延反应腔室的清洁方法及外延硅片
KR20050015983A (ko) 실리콘 웨이퍼 및 그의 제조 방법
EP4283024A1 (en) Method for manufacturing epitaxial wafer
JPH1041321A (ja) バイポーラトランジスタの製造方法
JPH06151864A (ja) 半導体基板及びその製造方法
JP3274602B2 (ja) 半導体素子の製造方法及び基板処理装置
KR20220124696A (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
JPH04122023A (ja) 半導体ウエハの製造方法および半導体集積回路装置の製造方法
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
TWI679678B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP3157280B2 (ja) 半導体装置の製造方法
JPH04237134A (ja) エピタキシャルウェハーの製造方法
JPH06188198A (ja) エピタキシャル成長法
JP2004186376A (ja) シリコンウェーハの製造装置及び製造方法
JP2004335528A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040816

A131 Notification of reasons for refusal

Effective date: 20070424

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070815