JPH01201922A - ウェハーの製造方法 - Google Patents
ウェハーの製造方法Info
- Publication number
- JPH01201922A JPH01201922A JP2643588A JP2643588A JPH01201922A JP H01201922 A JPH01201922 A JP H01201922A JP 2643588 A JP2643588 A JP 2643588A JP 2643588 A JP2643588 A JP 2643588A JP H01201922 A JPH01201922 A JP H01201922A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- epitaxial growth
- chamfering
- chamfered
- polished
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 238000003486 chemical etching Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 30
- 238000000034 method Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体用ウェハーに関し、特にエピタキシャ
ルウェハーの端部面取り工程に関するものである。
ルウェハーの端部面取り工程に関するものである。
従来半導体用ウェハーで、エピタキシャル成長を実施す
るものは単結晶引上げ後スライス、研磨、薬品エツチン
グ（蝕刻）し、その後ウェハー端部を研磨し面取りを行
い、最後にウェノ・−表面を鏡面研磨により仕上げてい
る。
るものは単結晶引上げ後スライス、研磨、薬品エツチン
グ（蝕刻）し、その後ウェハー端部を研磨し面取りを行
い、最後にウェノ・−表面を鏡面研磨により仕上げてい
る。
従来の仕様においては、ウェハ一端部の面取りに作業性
を考慮し、比較的、目の粗い砥石（ｔＦ３００以下）を
用いているので、加工歪が内在する。この状態のウェハ
ーにエピタキシャル成長を行うとエピタキシャル成長温
度は通常１１００〜１２００℃と温度が高く熱歪をもつ
、この加工歪と熱歪により、結晶転位が起りライン状に
発生する。このライン状の結晶転位を通称スリップと称
す。このスリップを含有した半導体装置は、電気的特性
が劣るため、ウェハー当りの半導体装置の良品収率が悪
くなる。又面取りの形状バラツキによりエピタキシャル
成長時ウェハ一端部が異常成長し、通常の膜厚より厚く
成長し突起状となる。通称これをクラウンと称す。クラ
ウンを有するウェハーは、写真蝕刻のパターン目金せ工
程においてマスクにキズを付けるので写真蝕刻不良を起
し半導体装置の良品効率が悪くなるばかりでなく、品質
信頼度にも悪影響を及ぼす。
を考慮し、比較的、目の粗い砥石（ｔＦ３００以下）を
用いているので、加工歪が内在する。この状態のウェハ
ーにエピタキシャル成長を行うとエピタキシャル成長温
度は通常１１００〜１２００℃と温度が高く熱歪をもつ
、この加工歪と熱歪により、結晶転位が起りライン状に
発生する。このライン状の結晶転位を通称スリップと称
す。このスリップを含有した半導体装置は、電気的特性
が劣るため、ウェハー当りの半導体装置の良品収率が悪
くなる。又面取りの形状バラツキによりエピタキシャル
成長時ウェハ一端部が異常成長し、通常の膜厚より厚く
成長し突起状となる。通称これをクラウンと称す。クラ
ウンを有するウェハーは、写真蝕刻のパターン目金せ工
程においてマスクにキズを付けるので写真蝕刻不良を起
し半導体装置の良品効率が悪くなるばかりでなく、品質
信頼度にも悪影響を及ぼす。
本発明は、前記スリップやクラウンの無いエピタキシャ
ルウェハーを得る為に、ウェハ一端部の面取りを行って
いない鏡面研磨ウェハーにエピタキシャル成長を行った
後に面取り加工を行う半導体装置用ウェハーの製造方法
である。
ルウェハーを得る為に、ウェハ一端部の面取りを行って
いない鏡面研磨ウェハーにエピタキシャル成長を行った
後に面取り加工を行う半導体装置用ウェハーの製造方法
である。
第１図は本発明による半導体装置用ウェノ・−の製造方
法の断面及び平面図である。（ａ）は、ウェハ一端部の
面取りを行っていない鏡面研磨ウェハーでありこれにエ
ピタキシャル成長を行ったのが（ｂ）である。エピタキ
シャル成長後、ウニ／％ −をシリコン酸化膜等で表面
保護し、（ｃ）ウニ／Ｓ −面取り機により面取りを行
う（ｄ）その後薬品蝕刻にて表面保護膜を除去する（ｅ
）。第２図は従来技術による半導体装置用ウェハーの製
造方法の断面及び平面図である。研磨済ウェハー（ａ）
は薬品蝕刻しウェハ一端部の面取り研磨を行い（ｂ）鏡
面研磨を行う（ｃ）これを用いてエピタキシャル成長を
行ったウェハー（ｄ）はエピタキシャル面にスリップ（
７）、クラウン（８）が発生する。
法の断面及び平面図である。（ａ）は、ウェハ一端部の
面取りを行っていない鏡面研磨ウェハーでありこれにエ
ピタキシャル成長を行ったのが（ｂ）である。エピタキ
シャル成長後、ウニ／％ −をシリコン酸化膜等で表面
保護し、（ｃ）ウニ／Ｓ −面取り機により面取りを行
う（ｄ）その後薬品蝕刻にて表面保護膜を除去する（ｅ
）。第２図は従来技術による半導体装置用ウェハーの製
造方法の断面及び平面図である。研磨済ウェハー（ａ）
は薬品蝕刻しウェハ一端部の面取り研磨を行い（ｂ）鏡
面研磨を行う（ｃ）これを用いてエピタキシャル成長を
行ったウェハー（ｄ）はエピタキシャル面にスリップ（
７）、クラウン（８）が発生する。
以上説明したように本発明の製造工程によればエピタキ
シャル工程によるスリップフリー及びクラウン無しのウ
ェハーを得ることが出来、これらの影響による半導体装
置の良品収率低下を無くしウェハーの良品効率を上げる
効果がある。
シャル工程によるスリップフリー及びクラウン無しのウ
ェハーを得ることが出来、これらの影響による半導体装
置の良品収率低下を無くしウェハーの良品効率を上げる
効果がある。
第１図（ａ）〜（ｅ）は本発明のエピタキシャル成長層
を有した半導体装置用ウェハーの断面図である。 （１）・・・・・鏡面研磨ウェハー、（２）・・・・・
・エピタキシャル層、（３）・・・・・・シリコン酸化
膜等の表面保護膜、（４）・−・・・ウェハ一端部面取
り部、（５）・・・・・研磨済ウェハー、（６）・・・
・ウェハ一端面面取りウェハー、（γ） スリップ、
（８）・・・・・・クラウン。 代理人 弁理士 内 原 晋 も＼ ＼
を有した半導体装置用ウェハーの断面図である。 （１）・・・・・鏡面研磨ウェハー、（２）・・・・・
・エピタキシャル層、（３）・・・・・・シリコン酸化
膜等の表面保護膜、（４）・−・・・ウェハ一端部面取
り部、（５）・・・・・研磨済ウェハー、（６）・・・
・ウェハ一端面面取りウェハー、（γ） スリップ、
（８）・・・・・・クラウン。 代理人 弁理士 内 原 晋 も＼ ＼
Claims (1)
- エピタキシャル成長層を有した半導体装置用ウェハー
において、ウェハーの端部の面取りをエピタキシャル成
長後実施する事を特徴とする半導体装置用ウェハーの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2643588A JPH01201922A (ja) | 1988-02-05 | 1988-02-05 | ウェハーの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2643588A JPH01201922A (ja) | 1988-02-05 | 1988-02-05 | ウェハーの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01201922A true JPH01201922A (ja) | 1989-08-14 |
Family
ID=12193432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2643588A Pending JPH01201922A (ja) | 1988-02-05 | 1988-02-05 | ウェハーの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01201922A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03295235A (ja) * | 1990-04-12 | 1991-12-26 | Toshiba Corp | エピタキシャルウェーハの製造方法 |
| JPH06112173A (ja) * | 1992-09-28 | 1994-04-22 | Shin Etsu Handotai Co Ltd | 半導体シリコンエピタキシャル基板の製造方法 |
| JP2000077342A (ja) * | 1998-08-27 | 2000-03-14 | Wacker Siltronic G Fuer Halbleitermaterialien Ag | 保護層を有するエピタキシャル成長した半導体ウェ―ハを製造するための方法および装置 |
| JP2001345435A (ja) * | 2000-03-29 | 2001-12-14 | Shin Etsu Handotai Co Ltd | シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ |
| JP2009260161A (ja) * | 2008-04-21 | 2009-11-05 | Oki Semiconductor Co Ltd | 半導体ウエハの製造方法 |
| JP2016028009A (ja) * | 2015-09-02 | 2016-02-25 | 住友電気工業株式会社 | 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法 |
| US9691608B2 (en) | 2013-05-29 | 2017-06-27 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate, silicon carbide semiconductor device, and methods for manufacturing silicon carbide substrate and silicon carbide semiconductor device |
| WO2017158747A1 (ja) * | 2016-03-16 | 2017-09-21 | 株式会社日立製作所 | エピタキシャル基板の製造方法および半導体装置の製造方法 |
-
1988
- 1988-02-05 JP JP2643588A patent/JPH01201922A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03295235A (ja) * | 1990-04-12 | 1991-12-26 | Toshiba Corp | エピタキシャルウェーハの製造方法 |
| JPH06112173A (ja) * | 1992-09-28 | 1994-04-22 | Shin Etsu Handotai Co Ltd | 半導体シリコンエピタキシャル基板の製造方法 |
| JP2000077342A (ja) * | 1998-08-27 | 2000-03-14 | Wacker Siltronic G Fuer Halbleitermaterialien Ag | 保護層を有するエピタキシャル成長した半導体ウェ―ハを製造するための方法および装置 |
| JP2001345435A (ja) * | 2000-03-29 | 2001-12-14 | Shin Etsu Handotai Co Ltd | シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ |
| JP2009260161A (ja) * | 2008-04-21 | 2009-11-05 | Oki Semiconductor Co Ltd | 半導体ウエハの製造方法 |
| US9691608B2 (en) | 2013-05-29 | 2017-06-27 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate, silicon carbide semiconductor device, and methods for manufacturing silicon carbide substrate and silicon carbide semiconductor device |
| JP2016028009A (ja) * | 2015-09-02 | 2016-02-25 | 住友電気工業株式会社 | 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法 |
| WO2017158747A1 (ja) * | 2016-03-16 | 2017-09-21 | 株式会社日立製作所 | エピタキシャル基板の製造方法および半導体装置の製造方法 |
| JPWO2017158747A1 (ja) * | 2016-03-16 | 2018-06-28 | 株式会社日立製作所 | エピタキシャル基板の製造方法および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5152857A (en) | Method for preparing a substrate for semiconductor devices | |
| EP0221454B1 (en) | Method of producing wafers | |
| JPH08316180A (ja) | 半導体ウェーハの製造方法 | |
| JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
| JP3620683B2 (ja) | 半導体ウエーハの製造方法 | |
| JPH01201922A (ja) | ウェハーの製造方法 | |
| JPH11171693A (ja) | シリコンウエーハのエッチング方法およびシリコンウエーハ用エッチング液 | |
| JP4492293B2 (ja) | 半導体基板の製造方法 | |
| JPS583374B2 (ja) | シリコン単結晶の処理方法 | |
| EP0094302A3 (en) | A method of removing impurities from semiconductor wafers | |
| JP2003197602A (ja) | ウェーハ製造方法 | |
| JP2621325B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3888416B2 (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
| JP2848158B2 (ja) | 半導体シリコンエピタキシャル基板の製造方法 | |
| US5904568A (en) | Method of manufacturing a semiconductor wafer | |
| US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
| JP2012174935A (ja) | エピタキシャルウェーハの製造方法 | |
| JPH06232057A (ja) | エピタキシャル基板の製造方法 | |
| JPH09251934A (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
| US6576501B1 (en) | Double side polished wafers having external gettering sites, and method of producing same | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JP2000211997A (ja) | エピタキシャルウェ―ハの製造方法 | |
| JPS6313324A (ja) | 基板の製造方法 | |
| JP2836551B2 (ja) | Ｉｉｉ−ｖ族化合物半導体ウエハ | |
| US6599758B2 (en) | Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers |