JP5146848B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP5146848B2
JP5146848B2 JP2009520602A JP2009520602A JP5146848B2 JP 5146848 B2 JP5146848 B2 JP 5146848B2 JP 2009520602 A JP2009520602 A JP 2009520602A JP 2009520602 A JP2009520602 A JP 2009520602A JP 5146848 B2 JP5146848 B2 JP 5146848B2
Authority
JP
Japan
Prior art keywords
wafer
epitaxial
chamber
silicon
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009520602A
Other languages
English (en)
Other versions
JPWO2009001833A1 (ja
Inventor
誠司 杉本
和成 高石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009520602A priority Critical patent/JP5146848B2/ja
Publication of JPWO2009001833A1 publication Critical patent/JPWO2009001833A1/ja
Application granted granted Critical
Publication of JP5146848B2 publication Critical patent/JP5146848B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

この発明は、両面にエピタキシャル膜を有するエピタキシャルウェーハの製造方法に関する。
シリコンウェーハの製造は、まずCZ法により単結晶インゴットを引き上げ、このインゴットに対してスライス、面取り、ラッピング、エッチング、鏡面研磨、洗浄などの各工程を施すことで行われている。しかしながら、ウェーハの大口径化が進むほど、CZ法で引き上げられた単結晶インゴットおよびこれから作製されたシリコンウェーハには、インゴット引き上げにおける技術的問題、歩留まりなどの理由により無欠陥結晶(COPフリー結晶)を製造することが困難になると予想される。
そこで、今後は、デバイスが形成されるウェーハ表面の無欠陥化を図るため、例えば特許文献1に開示されたような気相エピタキシャル法を利用し、直径300mmを超える大口径ウェーハの表面(鏡面)にエピタキシャル膜を成長させる方法が主流になると考えられる。
日本国特開平6−112120号公報
しかしながら、エピタキシャルウェーハにおいては、バルクウェーハとエピタキシャル膜とが異素材の場合や、バルクウェーハとエピタキシャル膜とに含有されるドーパント濃度が異なる場合、ウェーハを形成する原子の格子定数とエピタキシャル膜を形成する原子の格子定数とが異なることでウェーハに反りが発生し易くなる。この反りは、ウェーハの大口径化に伴って増大する(特許文献1)。
そこで、この発明は、気相エピタキシャル法によりシリコンウェーハ、特に直径450mmを越える大口径ウェーハにエピタキシャル膜を成長させる際に、ウェーハの反りを低減することができるエピタキシャルウェーハの製造方法を提供することを目的としている。
請求項1に記載の発明は、シリコンウェーハの両面に、気相エピタキシャル法によってエピタキシャル膜をそれぞれ成長させることにより、その両面にエピタキシャル膜を有するエピタキシャルウェーハを製造するエピタキシャルウェーハの製造方法であって、内部空間を有する外チャンバと、前記外チャンバの内部空間に収納された、直方体状の内チャンバとを有し、前記内チャンバの内部には、A室が形成され、前記外チャンバと前記内チャンバとの間には、B室が形成され、前記A室と前記B室とを仕切る前記内チャンバの両側壁の中央部には、シリコンウェーハを垂直に保持するウェーハ保持孔がそれぞれ形成され、これらのウェーハ保持孔にシリコンウェーハをそれぞれ保持させることにより、これらのシリコンウェーハの表面はA室に露呈され、これらのシリコンウェーハの裏面はB室に露呈され、上記B室は第1のガス流通手段を備え、上記A室は第1のガス流通手段とは独立した第2のガス流通手段を備える両面気相エピタキシャル成長装置を用いて前記シリコンウェーハの両面に、前記エピタキシャル膜を同時に成長させ、その後、少なくとも一方のエピタキシャル膜の表面を研磨するエピタキシャルウェーハの製造方法である。
請求項2に記載の発明は、前記シリコンウェーハとして、比抵抗値が0.01Ω・cm以下のものを使用する請求項1に記載のエピタキシャルウェーハの製造方法である。
請求項3に記載の発明は、前記シリコンウェーハの両面に、異なるエピタキシャル膜をそれぞれ成長させる請求項1または請求項2に記載のエピタキシャルウェーハの製造方法である。
本願発明によれば、シリコンウェーハの両面に、気相エピタキシャル法によってエピタキシャル膜をそれぞれ成長させるので、シリコンウェーハの反りが低減される。
特に、両面のエピタキシャル膜の厚みを異ならせ、または、両面のエピタキシャル膜の抵抗率を異ならせたので、例えばシリコンウェーハとエピタキシャル膜との比抵抗値に応じて、シリコンウェーハの両面に最適な厚さのエピタキシャル膜を、または、その両面に最適な抵抗率のエピタキシャル膜を成長させることで、シリコンウェーハの反りを最小限に抑えることができる。
両面のエピタキシャル膜をそれぞれ研磨したので、エピタキシャルウェーハの両面の平坦度を向上させることができる。
また、一方のエピタキシャル膜を単結晶シリコンとし、他方のエピタキシャル膜を多結晶シリコンとしたので、両面のエピタキシャル膜が単結晶シリコンのエピタキシャルウェーハの場合に比べて、ウェーハの反りを容易にコントロールすることができる。また、多結晶シリコンによる外部ゲッタリング(EG)効果が期待できる。
シリコンウェーハの両面にエピタキシャル膜を同時に成長させるので、エピタキシャル成長工程に要する時間を短縮し、生産性を高めることができる。
しかも、両面に同時にエピタキシャル膜を成長させるので、ドーパントがウェーハ裏面から外方拡散してデバイス形成面のエピタキシャル膜へ回り込むことで生じるオートドープ現象も抑えられると同時にデバイス工程における高濃度基板からのドーパント転写の抑制も期待できる。
シリコンウェーハの一方の面にエピタキシャル膜を成長させ、その後、シリコンウェーハの他方の面にエピタキシャル膜を成長させるので、両面のエピタキシャル膜において、それぞれ、例えば厚み、素材などを簡単に異ならせることができる。
また、ウェーハの一面へのエピタキシャル膜の成長中、ドーパントが他面から外方拡散し、一面の外周部へ回り込む。そして、続くウェーハ他面へのエピタキシャル膜の成長中、さきほど一面のエピタキシャル膜へ回り込んだドーパントが外方拡散し、再び他面のエピタキシャル膜へ回り込むが、そのドーパント量はシリコンウェーハの他面のみにエピタキシャル膜を成長させた場合に比べて減少する。
この発明の実施例1に係るエピタキシャルウェーハの断面図である。 この発明の実施例1に係るエピタキシャルウェーハの製造方法のフローシートである。 この発明の実施例1に係るエピタキシャルウェーハの製造方法で使用される両面気相エピタキシャル成長装置の縦断面図である。 両面気相エピタキシャル成長装置の図3の断面と直交する面での縦断面図である。 両面気相エピタキシャル成長装置の横断面図である。 この発明の実施例1に係る別のエピタキシャルウェーハの断面図である。 この発明の実施例1に係るまた別のエピタキシャルウェーハ製造方法を示すフローシートである。
以下、この発明の実施例を具体的に説明する。
図1において、10はこの発明の実施例1に係るエピタキシャルウェーハである。エピタキシャルウェーハ10 は、ボロンドープにより比抵抗値が0.01Ω・cmとなった単結晶のシリコンウェーハ11の両面に、気相エピタキシャル法により単結晶シリコンからなるエピタキシャル膜12,13をそれぞれ同一厚みで成長させたウェーハである。この場合、シリコンウェーハの直径は450mmとする。
図2のフローシートに示すように、シリコンウェーハ11は、坩堝内でボロンが所定量ドープされたシリコンの融液から、CZ法により単結晶シリコンインゴットの引き上げ後、インゴットを多数枚のウェーハにスライス(S100)し、各ウェーハに対して順に面取り(S101) 、ラッピング(S102)、エッチング(S103)、両面研磨(S104)を施して作製される。
次いで、シリコンウェーハ11の両面には、気相エピタキシャル法により例えばシリコンによるエピタキシャル膜がそれぞれ成長され(S105)、その後、両面のエピタキシャル膜12,13を同時研磨(S106)することで、エピタキシャルウェーハ10が作製される(S107)。
スライス工程(S100)では、側面視して三角形を形成するように配置された3本のグルーブローラにワイヤが巻掛けられたワイヤソーが用いられる。このワイヤソーによりインゴットから多数枚のシリコンウェーハ11がスライスされる。
この後の面取り工程(S101)では、回転中の面取り用砥石をシリコンウェーハ11の外周部に押し付けて面取りする。
ラッピング工程(S102)では、遊星歯車式の両面ラッピング装置によりシリコンウェーハ11の両面を同時にラッピングする。すなわち、シリコンウェーハ11を遊星キャリヤに保持し、遊星キャリヤを上下のラップ定盤の間で自転および公転させる。
エッチング工程(S103)では、エッチング槽に貯留された酸性エッチング液にラッピング後のシリコンウェーハ11を浸漬してエッチングし、面取りおよびラッピングのダメージを除去する。
両面研磨工程(S104)では、遊星歯車式の両面研磨装置を用い、シリコンウェーハ11の両面を同時に鏡面研磨する。
以下、図3〜図5を参照して、両面気相エピタキシャル成長装置20を用いたエピタキシャル成長工程(S105)を具体的に説明する。
両面気相エピタキシャル成長装置20は、平面視して楕円形の外チャンバ21と、外チャンバ21の内部空間に収納され、平面視して略長方形状の内チャンバ22との二重構造を有している。内チャンバ22の内部にはA室が形成され、外チャンバ21と内チャンバ22との間にはB室が形成されている。
内チャンバ22の両側壁22aの中央部には、一対のサセプタ23を介して、一対のシリコンウェーハ11を起立(縦)状態で保持する一対のウェーハ保持孔24が形成されている。一対のサセプタ23は、外径がウェーハ保持孔24の直径と略同じ環状体である。シリコンウェーハ11を保持した一対のサセプタ23を、一対のウェーハ保持孔24に係止することで、一対のシリコンウェーハ11が縦向きでかつ表面(デバイス形成面)を対面させて保持される。このとき、一対のシリコンウェーハ11の表面はA室に露呈され、一対のシリコンウェーハ11の裏面はB室に露呈されている。
一対のサセプタ23をウェーハ保持孔24に係止する手段として、いわゆるバヨネット方式を採用している。すなわち、サセプタ23には、それぞれウェーハの保持領域の外周上に等角度間隔で爪部23aが複数形成されている。また、ウェーハ保持孔24の形成部分には、それぞれ内周に沿って爪部23aの配置に対応した等角度間隔位置に、爪部23aと同数の条片部24aが突設されている。
爪部23aと条片部24aとは、サセプタ23の係止時に互いに嵌合し、かつ互いに摺動可能に構成されている。
すなわち、サセプタ23の係止の際には、平面上で爪部23aと条片部24aとが互い違いとなる位置で、一対のサセプタ23をウェーハ保持孔24にはめ込み、所定方向へ回転させる。これにより、各爪部23aが、対応する条片部24aに沿って摺動する。
また、各条片部24aの表面(A室側面)の一端側には、それぞれバネ式のロックピンが備えられているとともに、各爪部23aの裏面(B室側面)の一端側には図示しないロックピンに嵌合可能な凹部が形成されている。各爪部23aの条片部24aに沿った摺動が進めば、爪部23aの各凹部が、それぞれ対応するロックピン上に位置した時点で互いに嵌合し、これにより一対のサセプタ23が各ウェーハ保持孔24に係止される。
また、一対のサセプタ23には、ウェーハ載置領域の周辺上にウェーハ外周部を押圧してシリコンウェーハ11を保持する複数のバネ式の押さえ部23cが配設されている。
外チャンバ21の上部には、A室内へのみ材料ガスを含む層流の反応ガス(通常シリコンウェーハ11にエピタキシャル成長によりシリコン膜を形成させるべく用いられるガス)を上方から下方へ向けて供給する図示しない第2のガス流通手段を設け、外チャンバ21の下部には、底部からB室内へ材料ガスを含む反応ガスを下方から上方へ向けて供給する図示しない第1のガス流通手段とが備えられている。A,B室に接続された両ガス流通手段は独立しており、反応ガスの濃度、流量などを任意に調整可能とし、エピ厚みおよび抵抗率を任意に調整できる。内チャンバ22には、A室上方から供給された反応ガスを底部から側壁に沿って上方へ送り、外チャンバ21の外へ排出する流路26が設けられている。
一方、外チャンバ21の外側には、各シリコンウェーハ11に裏面から輻射熱を照射する一対のヒータ25が配設されている。これらのヒータ25はそれぞれ一方のシリコンウェーハ11の裏面に対面するとともに、他方のシリコンウェーハ11の表面に対面するように配置されている。
また、各ヒータ25の輻射熱照射面と、それぞれ対応するサセプタ23およびシリコンウェーハ11の裏面とは平行で、ウェーハ全面にわたって均一な加熱が行われる。
次に、このエピタキシャル成長装置を用いたシリコンウェーハ11の両面へのエピタキシャル膜12,13の成長方法を説明する。
まず、2枚のシリコンウェーハ11が装着された一対のサセプタ23を、対応するウェーハ保持孔24に係止する。その後、一対のヒータ25によってエピタキシャル成長条件に必要な温度までシリコンウェーハ11を加熱する。次いで、第1のガス流通手段と第2のガス流通手段により、反応ガスをB室へ下方から上方へ向けて供給するとともに、A室に層流の反応ガスを上方から下方へ所定時間供給することで、両シリコンウェーハ11の両面に、同じ厚さの例えばシリコンのエピタキシャル膜12,13が同時に成長される。
両面のエピタキシャル膜12,13の同時研磨工程(S106)では、両面研磨工程(S104)で使用された遊星歯車式の両面研磨装置を用い、両面のエピタキシャル膜12,13の表面を同時に鏡面研磨する。具体的には、シリコンウェーハ11を遊星キャリヤに保持し、遊星キャリヤを研磨布が展張された上下の研磨定盤の間で自転および公転させる。これにより、両面のエピタキシャル膜12,13の表面が同時に研磨される。こうして、エピタキシャルウェーハ10が作製される(S107)。
このように、シリコンウェーハ11の両面に、気相エピタキシャル法によってエピタキシャル膜12,13をそれぞれ成長させたので、シリコンウェーハ11の一方の面にエピタキシャル膜を成長(気相成長)させた場合に比べて、シリコンウェーハ11の反りが低減される。
しかも、シリコンウェーハ11のデバイスが形成される表面へのエピタキシャル膜12の成長と同時に、シリコンウェーハ11の裏面にエピタキシャル膜13を成長させたので、エピタキシャル膜12の成長中、ボロンがウェーハ裏面から外方拡散してウェーハ表面へ回り込むことで発生するオートドープ現象を抑制することができる。
また、両面のエピタキシャル膜12,13の表面をそれぞれ研磨したので、両面のエピタキシャル膜12,13の平坦度、ひいてはエピタキシャルウェーハ10の両面の平坦度を高めることができる。しかも、エピタキシャル膜12,13に対して同時研磨を施したので、研磨に要する時間を短縮し、生産性を高めることができる。
そして、シリコンウェーハ11として、比抵抗値が0.01Ω・cm以下となるまでボロンをハイドープしたものを使用したので、シリコンウェーハ11にボロンのゲッタリング作用によるIG層を形成することができる。
なお、図6に示すように、エピタキシャル膜12A,13の厚みを異ならせてもよい。すなわち、シリコンウェーハ11とエピタキシャル膜12A,13との比抵抗値に応じて、そのウェーハの両面に最適な厚さのエピタキシャル膜12A,13をそれぞれ成長させることで、シリコンウェーハ11の反りを最小限に抑えることができる。また、同一厚さのエピタキシャル膜を成長させて後の各面の研磨量を異ならせることで、両エピタキシャル膜12A,13Aの厚みを異ならせることもできる。
また、枚葉型のエピタキシャル成長装置を用いて、図7に示すように、シリコンウェーハ11の表面にエピタキシャル膜12を成長させた後、シリコンウェーハ11を表裏反転し、ウェーハの裏面にエピタキシャル膜13を成長させてもよい。これにより、両面のエピタキシャル膜12,13において、それぞれ、例えば厚み、抵抗率、素材(シリコン,ポリシリコンなど)などを簡単に異ならせることができる。
さらに、この枚葉型のエピタキシャル成長装置(両面エピタキシャル成長装置でも可能)を使用し、一方のエピタキシャル膜(例えばウェーハ表面のエピタキシャル膜12)を単結晶シリコン製、他方のエピタキシャル膜(例えばウェーハ裏面のエピタキシャル膜13)を多結晶シリコン製としてもよい。これにより、両面のエピタキシャル膜12,13を単結晶シリコンとした場合に比べて、ウェーハの反りを容易にコントロールすることができる。また、多結晶シリコンによる外部ゲッタリング(EG)効果が期待できる。
エピタキシャル膜の素材は、ウェーハと同じシリコンを採用することができる。または、ウェーハと異なる例えばガリウム・ヒ素などでもよい。
ウェーハ表面のエピタキシャル膜と、ウェーハ裏面のエピタキシャル膜は、同一素材でも異素材でもよい。
エピタキシャル膜の厚さは、デバイスの種類に応じて数μm〜数百μmの範囲に設定される。
また研磨後において、デバイス形成面のエピタキシャル膜の面粗さおよびそれとは反対側のエピタキシャル膜の面粗さは、それぞれの研摩条件によってAFMRma値で10nm〜0.1nmの範囲に制御することができる。両面のエピタキシャル膜は、同時に研磨しても片面ずつ研磨してもよい。
また、気相エピタキシャル法は、シリコンウェーハと同じ素材をエピタキシャル成長させるホモエピタキシでも、ウェーハと異なる素材(GaAsなど)をエピタキシャル成長させるヘテロエピタキシでもよい。
エピタキシャル膜は、シリコンウェーハの両面に同時に成長させてもよい。また、ウェーハ表面(デバイス形成面)に形成後、ウェーハ裏面にエピタキシャル膜を成長させてもよい。またはその反対の順序でもよい。
気相エピタキシャル成長装置としては、シリコンウェーハの両面にエピタキシャル膜を同時にエピタキシャル成長可能な両面気相エピタキシャル成長装置を採用することができる。また、シリコンウェーハの一方の面のみにエピタキシャル膜を成長可能な片面気相エピタキシャル成長装置でもよい。
気相エピタキシャル成長装置は、枚葉型のものでも、複数枚のシリコンウェーハを同時に処理可能なパンケーキ型、バレル型、ホットウォール型、クラスタ型でもよい。
10 エピタキシャルウェーハ、
11 シリコンウェーハ、
12,12A,13 エピタキシャル膜。

Claims (3)

  1. シリコンウェーハの両面に、気相エピタキシャル法によってエピタキシャル膜をそれぞれ成長させることにより、その両面にエピタキシャル膜を有するエピタキシャルウェーハを製造するエピタキシャルウェーハの製造方法であって、
    内部空間を有する外チャンバと、
    前記外チャンバの内部空間に収納された、直方体状の内チャンバとを有し、
    前記内チャンバの内部には、A室が形成され、
    前記外チャンバと前記内チャンバとの間には、B室が形成され、
    前記A室と前記B室とを仕切る前記内チャンバの両側壁の中央部には、シリコンウェーハを垂直に保持するウェーハ保持孔がそれぞれ形成され、
    これらのウェーハ保持孔にシリコンウェーハをそれぞれ保持させることにより、これらのシリコンウェーハの表面はA室に露呈され、これらのシリコンウェーハの裏面はB室に露呈され、
    上記B室は第1のガス流通手段を備え、
    上記A室は第1のガス流通手段とは独立した第2のガス流通手段を備える両面気相エピタキシャル成長装置を用いて前記シリコンウェーハの両面に、前記エピタキシャル膜を同時に成長させ、その後、少なくとも一方のエピタキシャル膜の表面を研磨するエピタキシャルウェーハの製造方法。
  2. 前記シリコンウェーハとして、比抵抗値が0.01Ω・cm以下のものを使用する請求項1に記載のエピタキシャルウェーハの製造方法。
  3. 前記シリコンウェーハの両面に、異なるエピタキシャル膜をそれぞれ成長させる請求項1または請求項2に記載のエピタキシャルウェーハの製造方法。
JP2009520602A 2007-06-26 2008-06-24 エピタキシャルウェーハの製造方法 Active JP5146848B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009520602A JP5146848B2 (ja) 2007-06-26 2008-06-24 エピタキシャルウェーハの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007167948 2007-06-26
JP2007167948 2007-06-26
PCT/JP2008/061494 WO2009001833A1 (ja) 2007-06-26 2008-06-24 エピタキシャルウェーハおよびその製造方法
JP2009520602A JP5146848B2 (ja) 2007-06-26 2008-06-24 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPWO2009001833A1 JPWO2009001833A1 (ja) 2010-08-26
JP5146848B2 true JP5146848B2 (ja) 2013-02-20

Family

ID=40185647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009520602A Active JP5146848B2 (ja) 2007-06-26 2008-06-24 エピタキシャルウェーハの製造方法

Country Status (3)

Country Link
JP (1) JP5146848B2 (ja)
TW (1) TWI418648B (ja)
WO (1) WO2009001833A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040081828A1 (en) 2002-10-25 2004-04-29 Dezutter Ramon C. Flowable and meterable densified fiber particle
JP5326888B2 (ja) * 2009-07-13 2013-10-30 株式会社Sumco エピタキシャルウェーハの製造方法
JP6123150B2 (ja) * 2011-08-30 2017-05-10 株式会社Sumco シリコンウェーハ加工量の評価方法およびシリコンウェーハの製造方法
WO2017216997A1 (ja) * 2016-06-16 2017-12-21 株式会社サイオクス 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法
US10002870B2 (en) * 2016-08-16 2018-06-19 Texas Instruments Incorporated Process enhancement using double sided epitaxial on substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295235A (ja) * 1990-04-12 1991-12-26 Toshiba Corp エピタキシャルウェーハの製造方法
JPH0983017A (ja) * 1995-09-08 1997-03-28 Sumitomo Electric Ind Ltd エピタキシャルウェハおよびその製造方法
JP2000012901A (ja) * 1998-06-25 2000-01-14 Japan Energy Corp 窒化ガリウム系化合物半導体単結晶の製造方法
JP2000124144A (ja) * 1998-10-21 2000-04-28 Hitachi Ltd 半導体集積回路装置の製造方法、ならびに半導体ウエハおよびその製造方法
JP2001342096A (ja) * 2000-05-31 2001-12-11 Mitsubishi Materials Silicon Corp シリコンウェーハ及びその製造方法並びにこれを用いたウェーハの表裏識別方法
JP2002231634A (ja) * 2001-01-30 2002-08-16 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2006019461A (ja) * 2004-07-01 2006-01-19 Hitachi Cable Ltd 気相エピタキシャル成長装置及びエピタキシャルウェハ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295235A (ja) * 1990-04-12 1991-12-26 Toshiba Corp エピタキシャルウェーハの製造方法
JPH0983017A (ja) * 1995-09-08 1997-03-28 Sumitomo Electric Ind Ltd エピタキシャルウェハおよびその製造方法
JP2000012901A (ja) * 1998-06-25 2000-01-14 Japan Energy Corp 窒化ガリウム系化合物半導体単結晶の製造方法
JP2000124144A (ja) * 1998-10-21 2000-04-28 Hitachi Ltd 半導体集積回路装置の製造方法、ならびに半導体ウエハおよびその製造方法
JP2001342096A (ja) * 2000-05-31 2001-12-11 Mitsubishi Materials Silicon Corp シリコンウェーハ及びその製造方法並びにこれを用いたウェーハの表裏識別方法
JP2002231634A (ja) * 2001-01-30 2002-08-16 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2006019461A (ja) * 2004-07-01 2006-01-19 Hitachi Cable Ltd 気相エピタキシャル成長装置及びエピタキシャルウェハ

Also Published As

Publication number Publication date
JPWO2009001833A1 (ja) 2010-08-26
WO2009001833A1 (ja) 2008-12-31
TWI418648B (zh) 2013-12-11
TW200907097A (en) 2009-02-16

Similar Documents

Publication Publication Date Title
US20090127672A1 (en) Susceptor for epitaxial layer forming apparatus, epitaxial layer forming apparatus, epitaxial wafer, and method of manufacturing epitaxial wafer
TWI461577B (zh) 矽晶圓之製造方法
JP2010013341A (ja) エピタキシャルシリコンウェーハおよびその製造方法
TWI404125B (zh) 製造經磊晶塗覆之矽晶圓的方法
JP5146848B2 (ja) エピタキシャルウェーハの製造方法
JP5232719B2 (ja) エピタキシャル被覆された半導体ウェハの製造方法
JP5479390B2 (ja) シリコンウェーハの製造方法
JP2010001210A (ja) <110>方位を有するエピタキシャル被覆されたシリコンウェハ及びその製造方法
JP5910430B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
KR101526895B1 (ko) 에피텍셜 성장방법
US8216920B2 (en) Silicon epitaxial wafer and manufacturing method thereof
US4780174A (en) Dislocation-free epitaxial growth in radio-frequency heating reactor
JP2008294217A (ja) 気相成長装置及び気相成長方法
JP2010040935A (ja) エピタキシャルシリコンウェーハおよびその製造方法
KR20110087440A (ko) 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치
JP2002231634A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
JP6196859B2 (ja) ウエハ搭載用部材
KR101238842B1 (ko) 반도체 제조용 서셉터 및 이를 포함한 에피택셜 성장 장치
KR101238841B1 (ko) 화학 기상 증착 장치용 서셉터 및 이를 갖는 화학 기상 증착 장치
JP2010021441A (ja) エピタキシャル基板ウェーハ
KR101125739B1 (ko) 반도체 제조용 서셉터
JP2004335528A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2010040609A (ja) エピタキシャルシリコンウェーハおよびその製造方法
JP2004186376A (ja) シリコンウェーハの製造装置及び製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121115

R150 Certificate of patent or registration of utility model

Ref document number: 5146848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250