JPH04333238A - 基板 - Google Patents
基板Info
- Publication number
- JPH04333238A JPH04333238A JP10244791A JP10244791A JPH04333238A JP H04333238 A JPH04333238 A JP H04333238A JP 10244791 A JP10244791 A JP 10244791A JP 10244791 A JP10244791 A JP 10244791A JP H04333238 A JPH04333238 A JP H04333238A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- ray diffraction
- crystal grains
- grown
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 30
- 239000013078 crystal Substances 0.000 claims abstract description 44
- 238000005247 gettering Methods 0.000 claims abstract description 12
- 238000002441 X-ray diffraction Methods 0.000 claims description 31
- 239000010409 thin film Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 55
- 229920005591 polysilicon Polymers 0.000 abstract description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 19
- 235000012431 wafers Nutrition 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置が形成さ
れる基板に関するものであり、特に、ゲッタリングに用
いられる多結晶薄膜が裏面に形成された基板に関するも
のである。
れる基板に関するものであり、特に、ゲッタリングに用
いられる多結晶薄膜が裏面に形成された基板に関するも
のである。
【０００２】
【従来の技術】図４は、ポリシリコンバックコートウェ
ハの模式図である。ポリシリコンバックコートウェハ１
は、シリコン基板５の裏面にポリシリコン膜２を形成し
たものである。ポリシリコン膜２はゲッタリングに用い
られるものである。ゲッタリングとは、金属不純物等を
半導体装置内部から取除くプロセスをいう。シリコン基
板５は単結晶で結晶欠陥がないのに対し、ポリシリコン
は多結晶なので結晶欠陥がある。金属原子は結晶欠陥が
あるところに移動しやすい性質を持つので、シリコン基
板５を熱処理すると半導体装置内部の金属不純物等はシ
リコン基板５を通りポリシリコン膜２に導かれるのであ
る。
ハの模式図である。ポリシリコンバックコートウェハ１
は、シリコン基板５の裏面にポリシリコン膜２を形成し
たものである。ポリシリコン膜２はゲッタリングに用い
られるものである。ゲッタリングとは、金属不純物等を
半導体装置内部から取除くプロセスをいう。シリコン基
板５は単結晶で結晶欠陥がないのに対し、ポリシリコン
は多結晶なので結晶欠陥がある。金属原子は結晶欠陥が
あるところに移動しやすい性質を持つので、シリコン基
板５を熱処理すると半導体装置内部の金属不純物等はシ
リコン基板５を通りポリシリコン膜２に導かれるのであ
る。
【０００３】ポリシリコン膜２はＣＶＤ法を用いてシリ
コン基板５の裏面に形成される。ポリシリコン膜２は、
〈２２０〉方向に成長したポリシリコンの結晶粒３と〈
１１１〉方向に成長したポリシリコンの結晶粒４から構
成されている。
コン基板５の裏面に形成される。ポリシリコン膜２は、
〈２２０〉方向に成長したポリシリコンの結晶粒３と〈
１１１〉方向に成長したポリシリコンの結晶粒４から構
成されている。
【０００４】図５は、従来のポリシリコンバックコート
ウェハの裏面のＸ線回折チャートを示す図である。縦軸
がＸ線回折強度であり、横軸がＸ線回折角である。θは
ブラッグ角である。
ウェハの裏面のＸ線回折チャートを示す図である。縦軸
がＸ線回折強度であり、横軸がＸ線回折角である。θは
ブラッグ角である。
【０００５】６は〈１１１〉方向に成長したポリシリコ
ンの結晶粒の（１１１）面のＸ線回折ピーク、７は〈２
２０〉方向に成長したポリシリコンの結晶粒の（２２０
）面のＸ線回折ピーク、８は主面方位が〈１００〉であ
るシリコン基板の（２００）面のＸ線回折ピークである
。
ンの結晶粒の（１１１）面のＸ線回折ピーク、７は〈２
２０〉方向に成長したポリシリコンの結晶粒の（２２０
）面のＸ線回折ピーク、８は主面方位が〈１００〉であ
るシリコン基板の（２００）面のＸ線回折ピークである
。
【０００６】（２２０）面の原子の密度の方が、（１１
１）面の原子の密度よりも大きい。ゲッタリングは、ポ
リシリコンからシリコン基板にシリコン原子を供給しな
がら行なう。（２２０）面の方が原子の密度が高いので
、（１１１）面よりもゲッタリングには有利である。
１）面の原子の密度よりも大きい。ゲッタリングは、ポ
リシリコンからシリコン基板にシリコン原子を供給しな
がら行なう。（２２０）面の方が原子の密度が高いので
、（１１１）面よりもゲッタリングには有利である。
【０００７】
【発明が解決しようとする課題】しかし、図５に示すよ
うに、ポリシリコンの結晶粒の（２２０）面のＸ線回折
ピーク７は、ポリシリコンの結晶粒の（１１１）面のＸ
線回折ピーク強度６より小さかった。従来はポリシリコ
ン膜２の形成しやすさの観点からポリシリコン膜２を形
成していたので、〈１１１〉方向に成長したポリシリコ
ンの結晶粒４の数の方が、〈２２０〉方向に成長したポ
リシリコンの結晶粒３の数より多くなり、Ｘ線回折強度
が図５で示すようになったのである。
うに、ポリシリコンの結晶粒の（２２０）面のＸ線回折
ピーク７は、ポリシリコンの結晶粒の（１１１）面のＸ
線回折ピーク強度６より小さかった。従来はポリシリコ
ン膜２の形成しやすさの観点からポリシリコン膜２を形
成していたので、〈１１１〉方向に成長したポリシリコ
ンの結晶粒４の数の方が、〈２２０〉方向に成長したポ
リシリコンの結晶粒３の数より多くなり、Ｘ線回折強度
が図５で示すようになったのである。
【０００８】この発明は係る従来の問題点を解決するた
めになされたもので、この発明の目的はゲッタリングの
能力を向上させることが可能な基板を提供することであ
る。
めになされたもので、この発明の目的はゲッタリングの
能力を向上させることが可能な基板を提供することであ
る。
【０００９】
【課題を解決するための手段】この発明に従った基板は
、薄膜が積層されることによって、半導体装置が形成さ
れる主表面と、主表面の裏側に位置し、ゲッタリングに
用いられる多結晶薄膜が形成される裏面とを備えている
。多結晶薄膜の（２２０）結晶面のＸ線回折ピーク強度
を、（１１１）結晶面の回折ピーク強度で割った値であ
るＸ線回折強度比が１．０以上にされている。
、薄膜が積層されることによって、半導体装置が形成さ
れる主表面と、主表面の裏側に位置し、ゲッタリングに
用いられる多結晶薄膜が形成される裏面とを備えている
。多結晶薄膜の（２２０）結晶面のＸ線回折ピーク強度
を、（１１１）結晶面の回折ピーク強度で割った値であ
るＸ線回折強度比が１．０以上にされている。
【００１０】
【作用】この発明に従った基板は、多結晶薄膜の（２２
０）結晶面のＸ線回折ピーク強度を、（１１１）結晶面
のＸ線回折ピーク強度で割った値であるＸ線回折強度比
が１．０以上にされている。したがって、〈２２０〉方
向に成長した多結晶薄膜の結晶粒の数の方が、〈１１１
〉方向に成長した多結晶薄膜の結晶粒の数よりも多い。 これに対し従来は、〈１１１〉方向に成長した多結晶薄
膜の結晶粒の数の方が、〈２２０〉方向に成長した多結
晶薄膜の結晶粒の数より多かった。（２２０）面の原子
の密度の方が（１１１）面の原子の密度より高いので、
この発明に従った基板は従来の基板に比べゲッタリング
能力を向上させることが可能となる。
０）結晶面のＸ線回折ピーク強度を、（１１１）結晶面
のＸ線回折ピーク強度で割った値であるＸ線回折強度比
が１．０以上にされている。したがって、〈２２０〉方
向に成長した多結晶薄膜の結晶粒の数の方が、〈１１１
〉方向に成長した多結晶薄膜の結晶粒の数よりも多い。 これに対し従来は、〈１１１〉方向に成長した多結晶薄
膜の結晶粒の数の方が、〈２２０〉方向に成長した多結
晶薄膜の結晶粒の数より多かった。（２２０）面の原子
の密度の方が（１１１）面の原子の密度より高いので、
この発明に従った基板は従来の基板に比べゲッタリング
能力を向上させることが可能となる。
【００１１】
【実施例】図１は、この発明に従った基板の一実施例の
模式図である。ポリシリコンバックコートウェハ１は、
シリコン基板５とポリシリコン膜２とからなる。シリコ
ン基板５の裏面にポリシリコン膜２が形成されている。 ポリシリコン膜２は、〈２２０〉方向に成長したポリシ
リコンの結晶粒３と〈１１１〉方向に成長したポリシリ
コンの結晶粒４とからなる。
模式図である。ポリシリコンバックコートウェハ１は、
シリコン基板５とポリシリコン膜２とからなる。シリコ
ン基板５の裏面にポリシリコン膜２が形成されている。 ポリシリコン膜２は、〈２２０〉方向に成長したポリシ
リコンの結晶粒３と〈１１１〉方向に成長したポリシリ
コンの結晶粒４とからなる。
【００１２】〈２２０〉方向に成長したポリシリコンの
結晶粒３の数の方が、〈１１１〉方向に成長したポリシ
リコンの結晶粒４の数よりも多い。ポリシリコン膜２は
ＣＶＤ法を用いてシリコン基板５の裏面に形成されるが
、温度６５０℃以下でポリシリコン膜２を形成すると、
〈２２０〉方向に成長したポリシリコンの結晶粒３の数
の方が〈１１１〉方向に成長したポリシリコンの結晶粒
４の数よりも多くなる。
結晶粒３の数の方が、〈１１１〉方向に成長したポリシ
リコンの結晶粒４の数よりも多い。ポリシリコン膜２は
ＣＶＤ法を用いてシリコン基板５の裏面に形成されるが
、温度６５０℃以下でポリシリコン膜２を形成すると、
〈２２０〉方向に成長したポリシリコンの結晶粒３の数
の方が〈１１１〉方向に成長したポリシリコンの結晶粒
４の数よりも多くなる。
【００１３】図２は、図１に示すポリシリコンバックコ
ートウェハ１の裏面のＸ線回折チャートを示す図である
。〈２２０〉方向に成長したポリシリコンの結晶粒の数
の方が、〈１１１〉方向に成長したポリシリコンの結晶
粒４の数よりも多いので、〈２２０〉方向に成長したポ
リシリコンの結晶粒の（２２０）面のＸ線回折ピーク７
の方が、〈１１１〉方向に成長したポリシリコンの結晶
粒の（１１１）面のＸ線回折ピーク６よりも大きい。 ８は主面方位が〈１００〉であるシリコン基板（２００
）面のＸ線回折ピークである。
ートウェハ１の裏面のＸ線回折チャートを示す図である
。〈２２０〉方向に成長したポリシリコンの結晶粒の数
の方が、〈１１１〉方向に成長したポリシリコンの結晶
粒４の数よりも多いので、〈２２０〉方向に成長したポ
リシリコンの結晶粒の（２２０）面のＸ線回折ピーク７
の方が、〈１１１〉方向に成長したポリシリコンの結晶
粒の（１１１）面のＸ線回折ピーク６よりも大きい。 ８は主面方位が〈１００〉であるシリコン基板（２００
）面のＸ線回折ピークである。
【００１４】図３は、Ｘ線回折強度比とそのＸ線回折強
度比を有するポリシリコンバックコートウェハを用いて
製造したＤＲＡＭのリフレッシュ不良率との関係を示し
た図である。図３中の○は従来のポリシリコンバックコ
ートウェハで製造したＤＲＡＭを示しており、●はこの
発明に従ったポリシリコンバックコートウェハで製造し
たＤＲＡＭを示している。
度比を有するポリシリコンバックコートウェハを用いて
製造したＤＲＡＭのリフレッシュ不良率との関係を示し
た図である。図３中の○は従来のポリシリコンバックコ
ートウェハで製造したＤＲＡＭを示しており、●はこの
発明に従ったポリシリコンバックコートウェハで製造し
たＤＲＡＭを示している。
【００１５】図３を見ればわかるように、Ｘ線回折強度
比が大きくなるほどＤＲＡＭのリフレッシュ不良率が低
下する。従来のポリシリコンバックコートウェハのＸ線
回折強度比は１未満であったので、Ｘ線回折強度比を１
．０以上にすると、ＤＲＡＭのリフレッシュ不良率を従
来よりも下げることが可能となる。
比が大きくなるほどＤＲＡＭのリフレッシュ不良率が低
下する。従来のポリシリコンバックコートウェハのＸ線
回折強度比は１未満であったので、Ｘ線回折強度比を１
．０以上にすると、ＤＲＡＭのリフレッシュ不良率を従
来よりも下げることが可能となる。
【００１６】この発明の一実施例においてはシリコン基
板を用いているが、ＧａＡｓ基板やＳｉＣ基板であって
もよい。また、ポリシリコン膜の代わりに、ＳｉＣ膜、
ＢＮ膜、ＧａＡｓ膜、ドープドシリコン膜等であっても
よい。
板を用いているが、ＧａＡｓ基板やＳｉＣ基板であって
もよい。また、ポリシリコン膜の代わりに、ＳｉＣ膜、
ＢＮ膜、ＧａＡｓ膜、ドープドシリコン膜等であっても
よい。
【００１７】
【発明の効果】この発明に従った基板は、多結晶薄膜の
（２２０）結晶面のＸ線回折ピーク強度を（１１１）結
晶面のＸ線回折ピーク強度で割った値であるＸ線回折強
度比が１．０以上にされているので、ゲッタリングの能
力を向上させることができる。したがって、この発明に
従った基板を用いて半導体装置を製造すれば、半導体装
置の特性を向上させることが可能となる。
（２２０）結晶面のＸ線回折ピーク強度を（１１１）結
晶面のＸ線回折ピーク強度で割った値であるＸ線回折強
度比が１．０以上にされているので、ゲッタリングの能
力を向上させることができる。したがって、この発明に
従った基板を用いて半導体装置を製造すれば、半導体装
置の特性を向上させることが可能となる。
【図１】この発明に従った基板の一例であるポリシリコ
ンバックコートウェハの模式図である。
ンバックコートウェハの模式図である。
【図２】図１に示すポリシリコンバックコートウェハの
裏面のＸ線回折チャートを示す図である。
裏面のＸ線回折チャートを示す図である。
【図３】Ｘ線回折強度比とそのＸ線回折強度比を有する
ポリシリコンバックコートウェハで製造したＤＲＡＭの
リフレッシュ不良率との関係を示す図である。
ポリシリコンバックコートウェハで製造したＤＲＡＭの
リフレッシュ不良率との関係を示す図である。
【図４】従来のポリシリコンバックコートウェハの模式
図である。
図である。
【図５】図４に示すポリシリコンバックコートウェハの
裏面のＸ線回折チャートを示す図である。
裏面のＸ線回折チャートを示す図である。
１ ポリシリコンバックコートウェハ２ ポリシリ
コン膜 ３ 〈２００〉方向に成長したポリシリコンの結晶粒
４ 〈１１１〉方向に成長したポリシリコンの結晶粒
５ シリコン基板
コン膜 ３ 〈２００〉方向に成長したポリシリコンの結晶粒
４ 〈１１１〉方向に成長したポリシリコンの結晶粒
５ シリコン基板
Claims (1)
- 【請求項１】 薄膜が積層されることによって、半導
体装置が形成される主表面と、前記主表面の裏側に位置
し、ゲッタリングに用いられる多結晶薄膜が形成された
裏面と、を備え、前記多結晶薄膜の（２００）結晶面の
Ｘ線回折ピーク強度を、（１１１）結晶面のＸ線回折ピ
ーク強度で割った値であるＸ線回折強度比が１．０以上
である、基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10244791A JP2649876B2 (ja) | 1991-05-08 | 1991-05-08 | 基 板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10244791A JP2649876B2 (ja) | 1991-05-08 | 1991-05-08 | 基 板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04333238A true JPH04333238A (ja) | 1992-11-20 |
| JP2649876B2 JP2649876B2 (ja) | 1997-09-03 |
Family
ID=14327726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10244791A Expired - Lifetime JP2649876B2 (ja) | 1991-05-08 | 1991-05-08 | 基 板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2649876B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0798770A2 (en) * | 1996-03-28 | 1997-10-01 | Shin-Etsu Handotai Company Limited | Silicon wafer with superimposed polycrystalline silicon films on one main surface and its fabrication method |
| US6991999B2 (en) * | 2001-09-07 | 2006-01-31 | Applied Materials, Inc. | Bi-layer silicon film and method of fabrication |
| JP2006303218A (ja) * | 2005-04-21 | 2006-11-02 | Sumco Corp | Ｓｏｉ基板の製造方法 |
-
1991
- 1991-05-08 JP JP10244791A patent/JP2649876B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0798770A2 (en) * | 1996-03-28 | 1997-10-01 | Shin-Etsu Handotai Company Limited | Silicon wafer with superimposed polycrystalline silicon films on one main surface and its fabrication method |
| EP0798770A3 (en) * | 1996-03-28 | 1998-02-25 | Shin-Etsu Handotai Company Limited | Silicon wafer with superimposed polycrystalline silicon films on one main surface and its fabrication method |
| US6991999B2 (en) * | 2001-09-07 | 2006-01-31 | Applied Materials, Inc. | Bi-layer silicon film and method of fabrication |
| JP2006303218A (ja) * | 2005-04-21 | 2006-11-02 | Sumco Corp | Ｓｏｉ基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2649876B2 (ja) | 1997-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057557A (en) | Semiconductor substrate semiconductor device and liquid crystal display device | |
| US7768036B2 (en) | Integrated circuitry | |
| US5834363A (en) | Method of manufacturing semiconductor wafer, semiconductor wafer manufactured by the same, semiconductor epitaxial wafer, and method of manufacturing the semiconductor epitaxial wafer | |
| US4608095A (en) | Gettering | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JPH04333238A (ja) | 基板 | |
| JP3344205B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JPH0529234A (ja) | エピタキシヤル成長法 | |
| JP3333187B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2000260711A (ja) | 半導体基板製造方法 | |
| JP3377814B2 (ja) | 多結晶シリコン薄膜およびその形成法 | |
| JP3295481B2 (ja) | アルミニウムドーパント分布の形成方法 | |
| US20200411306A1 (en) | High Mobility Silicon on Flexible Substrates | |
| JPH05198579A (ja) | 半導体ウェハ及びその製造方法 | |
| JPH0666305B2 (ja) | Ｓｏｉ基板の形成方法 | |
| JPS6313324A (ja) | 基板の製造方法 | |
| JPH09266175A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
| JPH01256130A (ja) | 半導体基板 | |
| JP2000306915A (ja) | シリコンウエハの製造方法 | |
| JPH04332120A (ja) | 半導体結晶層の製造方法 | |
| JPH0334326A (ja) | 半導体ウェーハ | |
| JP3532160B2 (ja) | 結晶質シリコン薄膜 | |
| JPS60236209A (ja) | 半導体装置およびその製造方法 | |
| JPH0513337A (ja) | 半導体薄膜製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970401 |