JPS59110119A - 半導体層の表面処理方法 - Google Patents

半導体層の表面処理方法

Info

Publication number
JPS59110119A
JPS59110119A JP21977682A JP21977682A JPS59110119A JP S59110119 A JPS59110119 A JP S59110119A JP 21977682 A JP21977682 A JP 21977682A JP 21977682 A JP21977682 A JP 21977682A JP S59110119 A JPS59110119 A JP S59110119A
Authority
JP
Japan
Prior art keywords
oxide film
silicon
substrate
resist
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21977682A
Other languages
English (en)
Inventor
Masao Tajima
田島 昌雄
Nobuhiro Endo
遠藤 伸裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP21977682A priority Critical patent/JPS59110119A/ja
Publication of JPS59110119A publication Critical patent/JPS59110119A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の製造工程におけるドラである。
半導体装置の製造に用いられるエツチング技術は寸法の
加工精度を改善するために、溶tエッチャントに変って
弗化炭素系ガスやそれを含む混合ガスをプラズマ中に導
入して、生成されたフッ素ラジカル、フッ化炭素ラジカ
ル又はフッ素イオンによってシリコン酸化膜やシリコン
窒化膜をエツチングするドライエツチング技術が使用さ
れるようになった。ドライエツチング技術の中でもレジ
ストマスクを介してシリコン酸化膜等を高精度に転写す
るためには、主に反応性イオンを用いる反応性スパッタ
エツチングが多く用いられる。しかるにこの方法は、シ
リコン酸化膜やシリコン窒化膜のエツチング終了後、シ
リコン基板表面等にドライエツチング損傷が生じる問題
点があった。このドライエツチング損傷には、エツチン
グ中に生じたイオン釉の基板への注入による不純物汚染
とイオン照射によって基板内に生じる結晶欠陥の両者が
あることが知られている。これらの損傷が基板内に残っ
ていると、基′板上に形成した素子の特性が極めて低下
したり、電気的な接触不良が生じたシする欠点があった
1゜ 従来これらのドライエツチング損傷を回避するために、
シリコン基板を露出しない程度にシリコン酸化物をドラ
イエツチングし、その後溶液法でシリコン基板を露出さ
せるまで酸化膜をエツチングするという方法が用いられ
ることもあった。しかるに出来るだけ薄り、シかも均一
な膜厚だけ残すようにドライエツチングすることは極め
て困難であり、また100OX以上の膜厚を残した場合
には、その後のシリコン酸化膜の溶液エツチング時に加
エバターン寸法の広がシが大きくなってしまい、微細加
工手段として使用することはできない、という欠点があ
った。したがってドライエツチング損傷を回復させるよ
うな表面処理技術が修景となってくる。
通常、イオン注入等によって生じた損傷回復方法として
、電気炉による璧素中の熱処理法、赤外線照射法、レー
ザ光線照射法などがあるが用いられているが、いずれも
結晶欠陥の回復には効果はあるものの不純物汚染層を除
去することは困難であった。
本発明の目的は、ドライエツチング後の半導体層表面の
損傷層を、熱工程によって取除く半導体層の表面処理方
法を提供することにちる。
本発明は少なくともシリコン単結晶層を表面にそなえた
基板上に形成されたシリコン酸化膜もしくはシリコン窒
化膜もしくはその両者を少くとも弗化炭素を含むガスを
用いるドライエツチングで前記シリコン単結晶層が露呈
するまで選択的にエツチングした後、不活性ガス雰囲気
で熱処理する工程、続いて少なくとも酸素ガスを含む雰
囲気中で酸化膜を形成する工程、熱酸化膜をフッ酸を含
む溶液で除去する工程、から成ることを特徴とする。
弗化炭素を含むガス、例えばcF4やCHF3やC3F
gを用いてシリコン基板をドライエツチングした時の基
板゛表面を詳しく調べると、基板表面から深さ50χま
での範囲に炭素とフッ素が高濃度に分布していることが
わかる。さらにドライエツチング中のイオン価撃によっ
て表面層が非晶質化していることも推定される。不活性
ガス雰囲気で熱処理することによシ、非晶質層の結晶化
への回復は成されるが、炭素等の不純物は除去されない
ので、これらの半導体基板を使った素子の特性が低下す
る等の問題が残る。また酸素を含むガス中で酸化工程の
み施すと炭素は酸化過程で一酸化炭素となって除去され
るが同時に非晶質層から積層欠陥が基板内部に進行する
ため、損傷回復の効果は少ない。
本発明は、ドライエツチング終了後、不活性ガス雰囲気
中の熱処理と酸素を含むガス中の熱処理によって半導体
基板中の損傷をほぼ完全に除去することかできるもので
、この熱処理による効果と新しく結晶欠陥が誘起されな
い条件から熱処理温度は800℃から1050℃の範囲
が最も良い。さらに酸化膜を形成する過程で表面に分布
する炭素を完全に除去するには少くとも厚さ100Aの
酸化膜を形成することが望ましく、100OA以上の膜
厚では、それを除去する場合のパターンの加工変形が大
きくなるため、実用的には100〜500Aの範囲が望
ましい。
本発明を用いることによシ、ガスの切換えによる極めて
簡単な工程で、ドライエツチングの損傷回復を完全に行
うことができる。しかも基板表面には制御された膜厚で
薄い酸化膜が形成されているので、外気からの汚染から
基板表面を保護する作用もあり、次工程直前に希釈され
た弗酸水溶液で薄い酸化膜を均一で容易に除去できる利
点がある。このため加工寸法の変化は無視できる程小さ
く、半導体装置の製造における表面処理方法として広範
囲に利用できるものである。
次に本発明の効果を示すために実施例を享げて説明する
第1図は、エピタキシャルシリコン上に形成した接合ダ
イオードを本発明を用いて製造した模式的な工程図であ
る。シリコン単結晶基板1上にシリコン酸化膜2を熱酸
化法によって約1μmの膜厚で形成し、通常の写真蝕刻
技術によってレジスト3のパターンを形成すると第1図
(alを得る。次にレジスト3をマスクとしてCF、と
水素を流量比10:2の割合で導入する条件で、平行平
板型反応性スパッタエツチングを行い、シリコン基板1
が露呈するまで熱酸化膜2を完全に除去した後、レジス
トを剥離すると第1図(b)を得る。熱酸化膜2のエツ
チングプロファイルはほぼ垂直の形状を有している。こ
のとき基板表面には主に炭素とフッ素から成る不純物や
結晶欠陥が存在する損傷層4が形成されている。続いて
電気炉を用いて、石英管内にドライエツチング損傷を受
けたシリコンウェハーを配列配置し、管内温度を950
℃に保ち雰囲気を窒素ガスで満たして20分間加熱処理
後°することによってドライエツチング結晶損傷を回復
させる。この時シリコン結晶内に入シ込んだフッ素原子
が除去される効果もある。次に、雰囲気を酸素ガスに置
換して20分間、又は酸素と水素の混合ガスを雰囲気に
用いて3分間加熱処理を行うとシリコン基板表面に厚さ
約200Hの薄いシリコン酸化膜5が形成され、第1図
(c)が得られるが、この時シリコン表面に偏在する炭
素原子は酸化中に一酸化炭素となってシリコン表面から
除かれる。
不活性ガス雰囲気としてここでは窒素ガスを用い冬がア
ルゴンガス等でもよい。シリコンの気相成長直前に洗浄
後、弗酸と水の混合比を1=30にした溶液中に約2分
間浸漬して熱酸化膜のエツチングを行うとシリコン表面
が再び露呈し、特有の疎水性の性質(水をはじく性質)
が現われる。こうして第1図(d)が得られる。次にジ
クロルシランとジボラン塩化水素を水素キャリヤガス中
に混合し、基板温度950℃、圧力50Torrの条件
で、シリコン基板表面が露呈した部分に選択的にシリコ
ンのp型エピタキシャル膜6を成長し、続いて全面にリ
ン又はヒ素をイオン注入法によって、n+膜層を形成す
ると第1図(e)が得られる。CVD法によってシリコ
ン酸化膜8を堆積した後、コンタクトホールを形成する
ため写真蝕刻技術によってレジストパターンを形成した
後、溶液エッチャントによってCVD酸化膜8をエツチ
ングし、その後アルミニウム9を真空蒸着し、配線パタ
ーンを形成する。最後に450℃でアルミニウムと基板
シリコンとの合金化を施すと第1図(f)が得られる。
第2図はpn接合ダイオードの接合特性を示したもので
ある。実線Aは本発明による工程から得られたもので、
良好なpn接合特性を有する。一方、破線Bは本発明を
用いないで形成した特性で、大きなリークが生じている
。これは基板1のドライエツチング損傷を回復しないま
ま気相成長した場合に、エピタキシャルシリコン膜6中
に多くの欠陥が発生したためであ゛る。このように本発
明を用いた結果、基板単結晶を種とした欠陥のないエピ
タキシャル膜を得ることができ、しかもパターン変形の
ほとんどないシリコン酸化膜パターンが得られている。
また本発明は半導体装置のコンタクト領域の処理に用い
ても大きな効果を発揮する。例えば微細なコンタクト穴
をドライエツチングで酸化膜等のエツチングを行った後
、本発明を施すことによシ、配線金属と基板との間に良
好なオーム性接触を高歩留シで得ることができる。
さらに本発明は単結晶シリコン基板だけでなく、SO8
(Siltcon on 5apphire)やSOI
 (5iliconon In5ulator )の表
面シリコン膜層の表面処理として適用することができ、
同様な効果を発揮することは明らかである。
【図面の簡単な説明】
第1図は本発明実施例を説明するだめの図で、pn接合
ダイオードの製造における主要工程での概略断面を順次
・示した断面図で、図中、1はシリコン基板、 2は熱
酸化膜。 3はレジスト膜。 4はドライエツチング損傷領域。 5は本発明によって形成された薄い熱酸化膜。 6は選択エピタキシャルシリコン膜。 7はリン拡散層、    8はCVD法による酸化膜。 9はアルミニウム電極。 をそれぞれ示す。又第2図は接合ダイオードの電圧−電
流特性を示す図で、図中Aは本発明によって形成された
ダイオード特性でBは本発明を使用しない場合の特性で
ある。 (α) 代理人弁理士 内 原  晋 Cb) (り 穿 1図 第 1図 第2図 ■

Claims (2)

    【特許請求の範囲】
  1. (1)少くとも表面にシリコン単結晶層を備えた基板上
    に形成されたシリコン酸化膜もしくはシリコン窒化膜も
    しくはそa両者を、少くとも弗化炭素を含むガスを用い
    るドライエツチング法によって前記シリコン単結晶層表
    面が露呈するまで選択的にエツチングした後、不活性ガ
    ス雰囲気中で熱処理する工程、続いて少くとも酸素ガス
    を含む雰囲気中で酸化膜を形成する工程、熱酸化膜をフ
    ッ酸を含む溶液で除去する工程、から成ることを特徴と
    した半導体層の表面処理方法。
  2. (2)前記不活性ガス雰囲気で熱処理する工程および前
    記熱酸化膜を形成する工程の熱工程温度を800℃から
    1050℃の範囲とした特許請求の範囲第1項記載の半
    導体層の表面処理方法。 の範囲とした特許請求の範囲第1項記載の半導体層の表
    面処理方法。
JP21977682A 1982-12-15 1982-12-15 半導体層の表面処理方法 Pending JPS59110119A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21977682A JPS59110119A (ja) 1982-12-15 1982-12-15 半導体層の表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21977682A JPS59110119A (ja) 1982-12-15 1982-12-15 半導体層の表面処理方法

Publications (1)

Publication Number Publication Date
JPS59110119A true JPS59110119A (ja) 1984-06-26

Family

ID=16740817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21977682A Pending JPS59110119A (ja) 1982-12-15 1982-12-15 半導体層の表面処理方法

Country Status (1)

Country Link
JP (1) JPS59110119A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62133760A (ja) * 1985-12-02 1987-06-16 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション バイポ−ラ・トランジスタの製造方法
JPS6474719A (en) * 1987-09-17 1989-03-20 Toshiba Corp Manufacture of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651580A (en) * 1979-10-01 1981-05-09 Toshiba Corp Plasma etching method
JPS5768033A (en) * 1980-10-16 1982-04-26 Toshiba Corp Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651580A (en) * 1979-10-01 1981-05-09 Toshiba Corp Plasma etching method
JPS5768033A (en) * 1980-10-16 1982-04-26 Toshiba Corp Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62133760A (ja) * 1985-12-02 1987-06-16 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション バイポ−ラ・トランジスタの製造方法
JPS6474719A (en) * 1987-09-17 1989-03-20 Toshiba Corp Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
JPS58130517A (ja) 単結晶薄膜の製造方法
JPS62502438A (ja) エピタキシヤル層のオ−トド−ピング防止方法
US7994066B1 (en) Si surface cleaning for semiconductor circuits
JPS61285714A (ja) 半導体構造の製造方法
US6838391B2 (en) Method of semiconductor processing including fluoride
TW201901776A (zh) 磊晶矽上之非晶矽的選擇性蝕刻
JP2970499B2 (ja) 半導体装置の製造方法
JPH09310170A (ja) 炭化珪素薄膜構造体およびその作製方法
JPS59110119A (ja) 半導体層の表面処理方法
JPH0410739B2 (ja)
JPS63124419A (ja) ドライエツチング方法
JP3080860B2 (ja) ドライエッチング方法
JP3261444B2 (ja) 半導体薄膜の製造方法
JPS60145625A (ja) 半導体装置の製造方法
JPH05109702A (ja) 半導体装置の製造方法
JPH07297151A (ja) 半導体装置の製造方法
JPH0122731B2 (ja)
JP3153270B2 (ja) 結晶成長法における表面コートの処理方法
JP2596027B2 (ja) 化合物半導体結晶成長方法及び結晶成長装置
JP2654143B2 (ja) 選択気相成長方法
JPH05267207A (ja) 半導体装置の製造方法
JPH0661198A (ja) 薄膜素子の製造方法
JP2998336B2 (ja) 化合物半導体のエッチング方法および半導体構造の形成方法
JP3166743B2 (ja) 半導体装置の製造方法
JPH03173131A (ja) 半導体装置の製造方法