JP2654143B2 - 選択気相成長方法 - Google Patents
選択気相成長方法Info
- Publication number
- JP2654143B2 JP2654143B2 JP63300931A JP30093188A JP2654143B2 JP 2654143 B2 JP2654143 B2 JP 2654143B2 JP 63300931 A JP63300931 A JP 63300931A JP 30093188 A JP30093188 A JP 30093188A JP 2654143 B2 JP2654143 B2 JP 2654143B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- opening
- layer
- etching
- vapor deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は選択気相成長方法に関するもので、特にシリ
コンの選択気相成長方法に使用されるものである。
コンの選択気相成長方法に使用されるものである。
（従来の技術） 選択気相成長方法は、例えばシリコン基板上に形成さ
れた絶縁膜の開口部にのみシリコン層を選択的に気相成
長させる方法である。
れた絶縁膜の開口部にのみシリコン層を選択的に気相成
長させる方法である。
従来、絶縁膜の開口部は主にウェットエッチング法又
はドライエッチング法により形成されていたが、近年で
は微細な開口部を形成するため異方性エッチングである
RIE（Reactive Ion Etching）法が使用されることが多
くなっている。このRIE法は精度の高い微細加工が可能
な反面、開口部に露出したシリコン基板にダメージ層等
を形成するという性質をもっている。よって、RIE法で
開口部を形成した後選択気相成長前にダメージ層を除去
する必要があり、これは異方性ウェットエッチング法に
より処理されるのが一般的である。
はドライエッチング法により形成されていたが、近年で
は微細な開口部を形成するため異方性エッチングである
RIE（Reactive Ion Etching）法が使用されることが多
くなっている。このRIE法は精度の高い微細加工が可能
な反面、開口部に露出したシリコン基板にダメージ層等
を形成するという性質をもっている。よって、RIE法で
開口部を形成した後選択気相成長前にダメージ層を除去
する必要があり、これは異方性ウェットエッチング法に
より処理されるのが一般的である。
しかしながら、異方性ウェットエッチング法は薬液を
使用するため、薬液中の不純物によるシリコン基板の汚
染や薬液に浮遊する微粒子のシリコン基板への付着等が
問題となっている。また、選択気相成長方法を用いたコ
ンタクト埋め込み技術が開発され、LSIの微細化に貢献
する一方で、コンタクトホールの寸法、アスペクト比は
それぞれ0.5μｍ以下、２μｍ以上となり、コンタクト
ホール内での薬液の置換がスムーズに行なわれずダメー
ジ層の除去が困難となる欠点もある。
使用するため、薬液中の不純物によるシリコン基板の汚
染や薬液に浮遊する微粒子のシリコン基板への付着等が
問題となっている。また、選択気相成長方法を用いたコ
ンタクト埋め込み技術が開発され、LSIの微細化に貢献
する一方で、コンタクトホールの寸法、アスペクト比は
それぞれ0.5μｍ以下、２μｍ以上となり、コンタクト
ホール内での薬液の置換がスムーズに行なわれずダメー
ジ層の除去が困難となる欠点もある。
（発明が解決しようとする課題） このように、従来はRIE法で開口部を形成した後のシ
リコン基板のダメージ層を異方性ウェットエッチング法
により除去していた。このため、シリコン基板の汚染、
シリコン基板への微粒子の付着、薬液の不十分な置換に
伴うダメージ層の除去困難等の欠点があった。
リコン基板のダメージ層を異方性ウェットエッチング法
により除去していた。このため、シリコン基板の汚染、
シリコン基板への微粒子の付着、薬液の不十分な置換に
伴うダメージ層の除去困難等の欠点があった。
よって、本発明の目的は、シリコン基板の汚染等がな
いとともに、微細かつ高アスペクト比の開口部において
もダメージ層の除去を可能とする選択気相成長方法を提
供することである。
いとともに、微細かつ高アスペクト比の開口部において
もダメージ層の除去を可能とする選択気相成長方法を提
供することである。
［発明の構成］ （課題を解決するための手段とその作用） 上記目的を達成するために、本発明の選択気相成長方
法は、まず、例えばシリコン基板上に絶縁体層を形成す
る。そして、RIEを用いて前記絶縁体層にシリコン基板
に達する微細な開口部を形成する。そして、RIEによる
ダメージ層を除去するため、前記シリコン基板を例えば
CDE法により等方性エッチングする。この後、前記開口
部にシリコン層を選択的に形成する。
法は、まず、例えばシリコン基板上に絶縁体層を形成す
る。そして、RIEを用いて前記絶縁体層にシリコン基板
に達する微細な開口部を形成する。そして、RIEによる
ダメージ層を除去するため、前記シリコン基板を例えば
CDE法により等方性エッチングする。この後、前記開口
部にシリコン層を選択的に形成する。
また、前記半導体基板の主表面の面積に対して前記開
口部で露出する半導体基板の面積を50％以下とすれば、
ローディング効果を押えることができ、さらに効果的で
ある。
口部で露出する半導体基板の面積を50％以下とすれば、
ローディング効果を押えることができ、さらに効果的で
ある。
このような選択気相成長方法を用いれば、半導体基板
のダメージ層は低圧の等方性ドライエッチング法により
除去でき、汚染等による選択性の劣化や選択気相成長工
程の歩留りも改善される。
のダメージ層は低圧の等方性ドライエッチング法により
除去でき、汚染等による選択性の劣化や選択気相成長工
程の歩留りも改善される。
（実施例） 以下、図面を参照しつつ本発明の一実施例を詳細に説
明する。
明する。
第１図（ａ）〜（ｈ）は本発明の選択気相成長方法を
示している。まず、同図（ａ）に示すような（100）Si
（シリコン）基板１を用意する。次に、前記Si基板１表
面に酸化又はCVD法により１μｍ程度のSiO2膜２を形成
する（同図（ｂ）参照）。次に、前記SiO2膜２上のレジ
スト３を塗布する（同図（ｃ）参照）。次に、前記レジ
スト３をEB（Electron Beam）描画法により部分的に除
去する（同図（ｄ）参照）。次に、前記レジスト３をマ
スクとしてRIEにより前記SiO2膜２をエッチングし開口
部を形成する。この時、露出した前記Si基板１にはダメ
ージ層４が形成される（同図（ｅ）参照）。次に、前記
レジスト３を除去し（同図（ｆ）参照）、等方性ドライ
エッチング法、例えばCF4＋O2を用いたCDE（Chemical D
ry Etching）法で露出した前記Si基板１を300Å程度等
方性エッチングしダメージ層４を除去する（同図（ｇ）
参照）。なお、CDE法は低運動エネルギーのフッ素ラジ
カルを用いているので、RIE法と比べてエッチングによ
るダメージは無視できる。また、CDE法におけるSiとSiO
2とのエッチングレート比は（Si/SiO2）＝20以上である
から、ダメージ層４を除去する間のSiO2膜２のエッチン
グも無視できる。この後、SiH2Cl2＋HCl＋H2を用いた90
0℃、20torrの選択気相成長を行い、開口部にSi層５を
選択的に形成する（同図（ｈ）参照）。
示している。まず、同図（ａ）に示すような（100）Si
（シリコン）基板１を用意する。次に、前記Si基板１表
面に酸化又はCVD法により１μｍ程度のSiO2膜２を形成
する（同図（ｂ）参照）。次に、前記SiO2膜２上のレジ
スト３を塗布する（同図（ｃ）参照）。次に、前記レジ
スト３をEB（Electron Beam）描画法により部分的に除
去する（同図（ｄ）参照）。次に、前記レジスト３をマ
スクとしてRIEにより前記SiO2膜２をエッチングし開口
部を形成する。この時、露出した前記Si基板１にはダメ
ージ層４が形成される（同図（ｅ）参照）。次に、前記
レジスト３を除去し（同図（ｆ）参照）、等方性ドライ
エッチング法、例えばCF4＋O2を用いたCDE（Chemical D
ry Etching）法で露出した前記Si基板１を300Å程度等
方性エッチングしダメージ層４を除去する（同図（ｇ）
参照）。なお、CDE法は低運動エネルギーのフッ素ラジ
カルを用いているので、RIE法と比べてエッチングによ
るダメージは無視できる。また、CDE法におけるSiとSiO
2とのエッチングレート比は（Si/SiO2）＝20以上である
から、ダメージ層４を除去する間のSiO2膜２のエッチン
グも無視できる。この後、SiH2Cl2＋HCl＋H2を用いた90
0℃、20torrの選択気相成長を行い、開口部にSi層５を
選択的に形成する（同図（ｈ）参照）。
このような選択気相成長方法によれば、ウエットエッ
チング法を用いることなく等方性ドライエッチング法で
ダメージ層４を除去しているので、不純物汚染や微粒子
による影響はない。また、微細かつ高アスペクト比の開
口部に対しても、低圧のドライエッチング法によるため
フッ素ラジカル及び反応生成物の微細な開口部での置換
はスムーズであり、良好な気相成長が可能である。
チング法を用いることなく等方性ドライエッチング法で
ダメージ層４を除去しているので、不純物汚染や微粒子
による影響はない。また、微細かつ高アスペクト比の開
口部に対しても、低圧のドライエッチング法によるため
フッ素ラジカル及び反応生成物の微細な開口部での置換
はスムーズであり、良好な気相成長が可能である。
ところで、CDE法では被エッチング膜（Si基板１）の
露出面積によるエッチングレートの変化（ローディング
効果）が大きい。そこで、Si基板１主表面に対する開口
部で露出するSi基板１の面積比（以下「面積比」とい
う。）を50％以下とすることによりエッチングレートの
バラツキが押えられ、選択気相成長工程の一層の歩留り
の向上が達成できる。
露出面積によるエッチングレートの変化（ローディング
効果）が大きい。そこで、Si基板１主表面に対する開口
部で露出するSi基板１の面積比（以下「面積比」とい
う。）を50％以下とすることによりエッチングレートの
バラツキが押えられ、選択気相成長工程の一層の歩留り
の向上が達成できる。
次に、本発明及び従来の気相成長方法を用いてSi層の
気相成長を行ない両者を比較検討した。まず、（100）S
i基板表面に１μｍ程度のSiO2膜を形成し、このSiO2膜
にEB描画法及びRIE法を用いて0.3μｍから2.0μｍの開
口部を形成した。この後、本発明においてはCF4＋O2を
用いたCDE法、従来例においてはアンモニア水を用いた
異方性ウェットエッチング法で露出した前記Si基板を30
0Å程度エッチングした。そして、両者ともにSiH2Cl2＋
HCl＋H2を用いた900℃、20torrの選択気相成長方法によ
りSi層が１μｍ程度成長するように気相成長を行なっ
た。なお、本発明においては、面積比が45％のものと55
％のものを用意した。
気相成長を行ない両者を比較検討した。まず、（100）S
i基板表面に１μｍ程度のSiO2膜を形成し、このSiO2膜
にEB描画法及びRIE法を用いて0.3μｍから2.0μｍの開
口部を形成した。この後、本発明においてはCF4＋O2を
用いたCDE法、従来例においてはアンモニア水を用いた
異方性ウェットエッチング法で露出した前記Si基板を30
0Å程度エッチングした。そして、両者ともにSiH2Cl2＋
HCl＋H2を用いた900℃、20torrの選択気相成長方法によ
りSi層が１μｍ程度成長するように気相成長を行なっ
た。なお、本発明においては、面積比が45％のものと55
％のものを用意した。
その結果、従来例では0.7μｍ以上の開口部には１μ
ｍ程度のSi層が成長していたが、0.5μｍ以下の開口部
にはSi層の成長は見られなかった。また、その他の開口
部においても0.0μｍ〜0.5μｍのSi層が不規則に成長し
ていた。これは、エッチング液がエッチング中に微細な
コンタクトにおいて充分置換されず、RIEによるダメー
ジ層の除去が不十分となったためと考えられる。これに
対し、本発明では0.3μｍから2.0μｍの開口部の全てに
１μｍ程度のSi層が成長していた。また、従来例に比べ
汚染による選択性劣化の発生率が1/10に低下した。さら
に、面積比が45％のものは55％のものに比べてSi層厚の
バラツキが1/2となった。なお、Si層厚の均一性が良く
なったのはローティング効果が面積比50％を境に小さく
なり、Si基板のエッチングレート均一性が向上したため
である。
ｍ程度のSi層が成長していたが、0.5μｍ以下の開口部
にはSi層の成長は見られなかった。また、その他の開口
部においても0.0μｍ〜0.5μｍのSi層が不規則に成長し
ていた。これは、エッチング液がエッチング中に微細な
コンタクトにおいて充分置換されず、RIEによるダメー
ジ層の除去が不十分となったためと考えられる。これに
対し、本発明では0.3μｍから2.0μｍの開口部の全てに
１μｍ程度のSi層が成長していた。また、従来例に比べ
汚染による選択性劣化の発生率が1/10に低下した。さら
に、面積比が45％のものは55％のものに比べてSi層厚の
バラツキが1/2となった。なお、Si層厚の均一性が良く
なったのはローティング効果が面積比50％を境に小さく
なり、Si基板のエッチングレート均一性が向上したため
である。
［発明の効果］ 以上、説明したように本発明の選択気相成長方法によ
れば次のような効果を奏する。
れば次のような効果を奏する。
選択気相成長前に低圧である等方性ドライエッチング
法でRIEによるダメージ層を除去しているので、シリコ
ン基板の汚染等がないとともに、微細かつ高アスペクト
比の開口部においてもダメージ層の除去が可能となっ
た。よって、選択性劣化の発生率の減少、選択気相成長
工程での高歩留りが可能となった。
法でRIEによるダメージ層を除去しているので、シリコ
ン基板の汚染等がないとともに、微細かつ高アスペクト
比の開口部においてもダメージ層の除去が可能となっ
た。よって、選択性劣化の発生率の減少、選択気相成長
工程での高歩留りが可能となった。
第１図は本発明の一実施例に係わる選択気相成長方法を
説明するための断面図である。 １……Si基板、２……SiO2膜、３……レジスト、４……
ダメージ層、５……Si層。
説明するための断面図である。 １……Si基板、２……SiO2膜、３……レジスト、４……
ダメージ層、５……Si層。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−272039（ＪＰ，Ａ) 特開 昭62−260331（ＪＰ，Ａ) 特開 昭59−16334（ＪＰ，Ａ) ＵＬＳＩプロセスの基礎技術，古川静 二郎著，丸善，平成３年３月25日発行, ＰＰ．116−119
Claims (4)
- 【請求項１】半導体基板の主表面に絶縁体層を形成する
工程と、 RIE法により前記絶縁体層をエッチングし、当該絶縁体
層に半導体基板へ達する開口部を形成する工程と、 低運動エネルギーのラジカルを用いたドライエッチング
法により前記半導体基板を等方性エッチングし、前記RI
E法によるエッチングにより前記開口部下の半導体基板
に形成されたダメージ層を除去する工程と、 選択気相成長により、前記開口部に半導体層を選択的に
形成する工程と を具備する選択気相成長方法。 - 【請求項２】半導体基板の主表面に絶縁体層を形成する
工程と、 RIE法により前記絶縁体層をエッチングし、当該絶縁体
層に半導体基板へ達する開口部を形成すると共に、前記
半導体基板の主表面の面積に対して前記開口部で露出す
る半導体基板の面積を50％以下とする工程と、 低運動エネルギーのラジカルを用いたドライエッチング
法により前記半導体基板を等方性エッチングし、前記RI
E法によるエッチングにより前記開口部下の半導体基板
に形成されたダメージ層を除去する工程と、 選択気相成長により、前記開口部に半導体層を選択的に
形成する工程と を具備する選択気相成長方法。 - 【請求項３】半導体基板の主表面に絶縁体層を形成する
工程と、 RIE法により前記絶縁体層をエッチングし、当該絶縁体
層に半導体基板へ達する最大開口幅が0.5μｍ以下の開
口部を形成する工程と、 低運動エネルギーのラジカルを用いたドライエッチング
法により前記半導体基板を等方性エッチングし、前記RI
E法によるエッチングにより前記開口部下の半導体基板
に形成されたダメージ層を除去する工程と、 選択気相成長により、前記開口部に半導体層を選択的に
形成する工程と を具備する選択気相成長方法。 - 【請求項４】半導体基板の主表面に絶縁体層を形成する
工程と、 RIE法により前記絶縁体層をエッチングし、当該絶縁体
層に半導体基板へ達するアスペクトル比が２以上の開口
部を形成する工程と、 低運動エネルギーのラジカルを用いたドライエッチング
法により前記半導体基板を等方性エッチングし、前記RI
E法よるエッチングにより前記開口部下の半導体基板に
形成されたダメージ層を除去する工程と、 選択気相成長により、前記開口部に半導体層を選択的に
形成する工程と を具備する選択気相成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63300931A JP2654143B2 (ja) | 1988-11-30 | 1988-11-30 | 選択気相成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63300931A JP2654143B2 (ja) | 1988-11-30 | 1988-11-30 | 選択気相成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02148833A JPH02148833A (ja) | 1990-06-07 |
| JP2654143B2 true JP2654143B2 (ja) | 1997-09-17 |
Family
ID=17890839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63300931A Expired - Fee Related JP2654143B2 (ja) | 1988-11-30 | 1988-11-30 | 選択気相成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654143B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188229A (ja) * | 1992-12-16 | 1994-07-08 | Tokyo Electron Yamanashi Kk | エッチングの後処理方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5377169A (en) * | 1976-12-20 | 1978-07-08 | Fujitsu Ltd | Production of semiconductor device |
| JPS5768033A (en) * | 1980-10-16 | 1982-04-26 | Toshiba Corp | Manufacture of semiconductor device |
| JPS61224326A (ja) * | 1985-03-28 | 1986-10-06 | Daikin Ind Ltd | シリコン基板の表面損傷の除去法 |
| JPS6289324A (ja) * | 1985-10-16 | 1987-04-23 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-11-30 JP JP63300931A patent/JP2654143B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＵＬＳＩプロセスの基礎技術，古川静二郎著，丸善，平成３年３月２５日発行，ＰＰ．１１６−１１９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02148833A (ja) | 1990-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| KR19980032466A (ko) | 하드 마스크를 사용한 트랜지스터 게이트 에칭방법 | |
| JP2660117B2 (ja) | 半導体基板ウェファー上の層のドライエッチング方法 | |
| US5685950A (en) | Dry etching method | |
| JPH1098029A (ja) | 基板から有機反射防止膜をエッチングする処理法 | |
| US6066572A (en) | Method of removing carbon contamination on semiconductor substrate | |
| JP3094470B2 (ja) | ドライエッチング方法 | |
| JP2654143B2 (ja) | 選択気相成長方法 | |
| JP2591209B2 (ja) | ドライエッチング方法 | |
| JP3080860B2 (ja) | ドライエッチング方法 | |
| JPH05144779A (ja) | シリコン酸化膜のドライエツチング方法 | |
| JPS6161423A (ja) | ドライエツチング方法 | |
| US7005385B2 (en) | Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring | |
| US5964629A (en) | Method of fabricating a field emission display device having a silicon tip | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JP3033128B2 (ja) | ドライエッチング方法 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| JP2914022B2 (ja) | ゲート電極の形成方法 | |
| JPH0697123A (ja) | ドライエッチング方法 | |
| JPS58132933A (ja) | 選択ドライエツチング方法 | |
| JP3409357B2 (ja) | エッチング方法 | |
| JPH07135198A (ja) | エッチング方法 | |
| JP4792666B2 (ja) | ステンシルマスク、その製造方法及び露光方法 | |
| JPS6347947A (ja) | 半導体装置の製造方法 | |
| JP2002261077A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |