KR19980032466A - 하드 마스크를 사용한 트랜지스터 게이트 에칭방법 - Google Patents

하드 마스크를 사용한 트랜지스터 게이트 에칭방법 Download PDF

Info

Publication number
KR19980032466A
KR19980032466A KR1019970050758A KR19970050758A KR19980032466A KR 19980032466 A KR19980032466 A KR 19980032466A KR 1019970050758 A KR1019970050758 A KR 1019970050758A KR 19970050758 A KR19970050758 A KR 19970050758A KR 19980032466 A KR19980032466 A KR 19980032466A
Authority
KR
South Korea
Prior art keywords
etching
layer
polysilicon
gate
tungsten silicide
Prior art date
Application number
KR1019970050758A
Other languages
English (en)
Inventor
아자이 쿠마르
제프리 친
샤샨크 씨. 데쉬무크
웨이난 지앙
롤프 아돌프 구엔터
브루스 미내
마크 윌체
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR19980032466A publication Critical patent/KR19980032466A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

질소 플루오르화물 및 염소, 바람직하게는 수소 브롬화물과 같은 패시베이션을 포함하는 에칭제 조성물은, 높은 선택도를 갖는 텅스텐 규화물-폴리실리콘 게이트층들을 하부에 놓여 있는 실리콘 산화물 게이트 산화물층으로 에칭하여, 낮은 미세장착 및 우수한 외형제어를 갖는 똑바른 벽, 수직 외형을 형성한다.

Description

하드 마스크를 사용한 트랜지스터 게이트 에칭방법
본 발명은 트랜지스터 게이트들을 만들기 위해 사용되는 텅스텐 규화물 및 폴리실리콘 이중층을 에칭하기 위한 개선된 에칭 화학에 관한 것이다. 특히, 본 발명은 게이트 산화물층 상에 텅스텐 규화물 및 폴리실리콘을 선택적으로 에칭하기 위한 개선된 에칭 구성에 관한 것이다.
집적회로를 위한 트랜지스터들의 제조에서는, 전도 게이트층 또는 층들이 게이트 산화물층 상에 증착된다. 여기서 논의되는 특정 트랜지스터 게이트에서는, 제1 폴리실리콘층 및 제2 텅스텐 규화물층이 게이트 산화물층 위에 순차적으로 증착된다. 종래의 게이트 제조에서는, 포토레지스트층이 층들 위에 증착되고, 포토레지스트가 패턴 형성되며, 텅스텐 규화물 및 폴리실리콘층이 게이트 산화물층 하부에서 선택적으로 에칭된다.
도1은 본 발명의 트랜지스터 게이트들을 형성하기 위해 사용되는 초기 순서층들을 도시하고 있다. 도1에서는, 게이트 산화물층(12)이 기판(10) 위에 최초로 놓여지고, 폴리실리콘층(14), 텅스텐 규화물층(16) 및 포토레지스터층(18)이 순차적으로 그 위에 증착된다.
포토레지스트층을 패턴 형성한 후에는, 게이트 구조체는 실리콘 산화물층(12) 아래에서 에칭된다. 그 결과로 패턴 형성된 게이트들은 도2에 도시되어 있다. 그리고나서, 포토레지스트층(18)은 종래의 방식으로 제거되거나 또는 스트립(STRIP)된다.
도2의 게이트 구조체는, 텅스텐 규화물과 폴리실리콘 사이에서 또는 폴리실리콘-실리콘 산화물 접촉면에서 언더커팅(UNDERCUTTING)되지 않고, 부드러운 수직측벽들을 가지고 있다. 종래의 에칭제는 SF6과 HBr 혼합물이다.
그러나, 장치들이 더 작아지고 게이트들의 단면이 0.5 미크론 이하가 될 때에는, 포토레지스트는 에칭되는 동안에 면적을 제어하기에 적당하지 않는 것으로 판명되었다. 특히, 포토레지스트를 사용할 때에는, 특히 게이트들의 줄의 단부에서의 게이트 구조체들 또는 더 격리된 게이트 구조체들에 대해서는, 면적 제어가 만족할 만하지 않고 측벽들의 외형이 불균일한 것으로 판명되었다. 이것은 미세장착 또는 외형 미세장착으로 알려져 있다.
그래서, 실리콘 산화물의 하드마스크가 포토레지스트를 대신하여 교체된다. 그런 경우에는, 실리콘 산화물층은 텅스텐 규화물층 위에 증착되고, 포토레지스트가 계속해서 수행된다. 포토레지스트는 종래의 방식으로 패턴 형성되고, 산화물층은 하드마스크를 형성하기 위해 선택적으로 에칭된다. 산화물 하드마스크층의 면적을 탁월하게 제어하기 위해서는, 0.5 미크론 이하 예를 들어 0.25-0.35 미크론의 단면을 갖는 게이트들이 형성되어야 한다. 포토레지스트층은 스트립(STRIP)되고, 패턴 형성된 산화물층은 게이트층들을 에칭하는 마스킹 층으로 사용된다. 그 결과로서 만들어지는 구조체는, 하드마스크층이 포토레지스트층(18)을 대신하여 교체되는 것을 제외하고는, 도2에 도시된 것과 같다. 에칭된 측벽들(20)은 똑바르게 형성되어, 그들 사이에 개구부(22)를 가질 수 있도록 되어야만 한다.
게이트 산화물층(12)의 두께는 아주 중요하며, 장치의 설계와 관련하여 게이트 길이와 함께 변한다. 그러나, 신속하고 더 작은 장치에 대해서는, 게이트 산화물층(12)의 두께는 90Å의 두께로 되는 것이 바람직하다. 만약 게이트 산화물층이 너무 얇으면, 이 층을 통해 하부에 놓여 있는 기판에서 에칭되어 장치의 수명을 단축시킬 위험성이 있다.
게이트 산화물층(12)이 게이트층들의 두께에 비교하여 얇으면, 얇은 게이트 산화물층(12)을 통해 에칭되는 것을 방지하기 위해, 폴리실리콘층(14)과 게이트 산화물층(12) 사이의 높은 선택도가 요구된다.
일반적으로 트랜지스터 게이트들은, 약 1000Å 두께의 폴리실리콘층(14); 약 1500Å 두께의 텅스텐 규화물층 및 약 5000Å 두께의 하드마스크 실리콘산화물층을 포함하고 있다. 실리콘 산화물 하드마스크들을 사용함으로써, 미세장착 및 선택도가 개서되고, 임계 면적이 더 높아지게 된다.
그러나, SF6및 HBr을 포함하는 에칭제 화학은 균일한 에칭비율에서 게이트들을 형성하기에 적당하지 않고, 언더커팅의 문제점이 있다. 미세장착은, 기판에서 10-20%의 변화를 가지게 되어, 높아지게 된다. 그래서, HBr 대신에 염소로 교체되는 것을 포함하는 다른 에칭 조성물이 사용되었다. HCl, Cl2및 N2도 또한 사용되었다. 그러나, 이들 에칭 조성물들 중 어느 것도, 낮은 미세장착, 똑바른 에칭벽들을 형성하기 위해 요구되는 우수한 측벽 페시베이션(PASSIVATION), 폴리실리콘과 게이트 산화물층들 사이의 높은 선택도 및 높은 에칭비율을 포함하는 이 에칭공정에 대한 요구사항들을 충족시키지 못한다.
그래서, 부속되는 게이트 스택을 위한 에칭 조성물을 개선하려는 조사가 계속되고 있다.
이에, 본 발명의 목적은, 텅스텐 규화물 및 폴리실리콘을 포함하는 트랜지스터 게이트를 에칭하기 위하여 NF3및 Cl2를 포함하고, 만족할 만한 에칭비율 뿐만 아니라 하드마스크를 위한 낮은 미세장착, 게이트 산화물로의 높은 에칭 선택도 및 우수한 외형 제어를 갖는 에칭 조성물을 제공하는 것이다.
부가적으로, 에칭제 조성물은 수소 브롬화물(HBr)과 같은 측벽 페시베이션을 갖는 것이 바람직하다. 질소 및/또는 산소와 같은 다른 페시베이션 물질들도 또한 사용될 수 있다.
도1은 텅스텐 규화물-폴리실리콘 게이트에 대해 에칭되지 않은 게이트의 단면도,
도2는 에칭후 도1의 게이트 구조체의 단면도,
도3A 및 도3B는 본 발명의 에칭 공정이 수행될 수 있는 에칭챔버의 단면도,
도4A, 도4B, 도4C 및 도4D는 본 발명의 에칭제 조성물을 사용하여 에칭된 게이트에 구조체의 단면도의 현미경사진.
도5A 및 도5B는 종래의 에칭제 조성물을 사용하여 에칭된 게이트 구조체의 단면도의 현미경사진,
도6A 및 도6B는 종래의 다른 에칭제 조성물을 사용하여 에칭된 게이트 구조체의 단면도의 현미경사진,
도7A 및 도7B는 종래의 또 다른 에칭제 조성물을 사용하여 에칭된 게이트 구조체의 단면도의 현미경사진,
도8A, 도8B 및 도8C는 변화되는 기판 온도에서 본 발명에 따라 에칭된 게이트 구조체의 단면도의 현미경사진이다.
* 도면의 주요부분에 대한 부호의 설명 *
30 : 챔버31 : 벽
33 : 노즐35 : 음극지지 전원
38 : 웨이퍼39, 40 : 전자기 코일
이하 첨부 도면을 참조하여 본 발명을 상세하게 설명한다.
본 발명의 게이트 구조체를 에칭하기 위해 요구되는 선택 기준은, 텅스텐 규화물과 폴리실리콘 층들 사이에서 1:1에 근접한 선택도, 더 높은 선택도 예를 들어 폴리실리콘과 하드마스크 게이트 산화물 게이트 사이에서 약 5:1의 선택도를 갖는 상태에서의 폴리실리콘과 텅스텐 규화물에 대해 약 2000-3000(Å/min)의 높은 에칭비율; 기판에 대해서 90°에 가까운 벽외형 각도; 웨이퍼에 대해 3% 이하의 에칭 불균일성 내의 변화; 감소된 미세장착 및 게이트 산화물층의 최소 에칭이다.
본 발명의 에칭 조성물은 0.75:1의 텅스텐 규화물; 폴리실리콘 선택도 및 2.8:1의 하드마스크 게이트 산화물에 대한 폴리실리콘 선택도를 갖는다. 전체 에칭비율은, 텅스텐 규화물에 대해서는 약 2000-2200Å/min이고, 폴리실리콘에 대해서는 약 3000Å/min이다.
단부점이 도달되었다는 표시가 있는 후에, 게이트 산화물층에 인접한 개구부의 하부로부터 모든 물질을 제거하는 과잉에칭을 수행하는 것이 표준 관례이다. 본 발명의 에칭 조성물에 대한 과잉에칭비율은 2500Å/min로서 높은 편이고, 불균일성은 약 5%로 양호하며, 게이트 산화물에 대한 선택도는 85:1로서 높다.
본 발명의 에칭공정은 도3A에 도시된 바와 같이, 에칭챔버 내에서 수행될 수 있어서 이득이 많다. 챔버(30)는 반사기 챔버(32)를 수용하는 벽들(31)을 포함하고 있다. 처리가스들은 노즐(33)을 통해 챔버(32) 내부로 유입된다. 노즐(33)은 라인(34)을 통해 접지되어 있는 벽들(31)로 연결된다. 음극지지 전극(35)은 웨이퍼(38)를 지지하도록 처리된다. 웨이퍼(38)는 슬릿밸브(36)에 의해 챔버 내부로 통과하게 된다. 음극지지 전극(35)은 전원(39)의 소스로 연결되고, 또한 웨이퍼(35)가 챔버 내부 및 외부로 움직이는 동안 지지체(35)를 상승 및 하강시키는 승강장치(미도시)에 연결되어 있다. 웨이퍼(38)는 헬륨의 유동을 웨이퍼(38)의 후방부로 통과시킴으로써 냉각될 수 있다. 지지전극(35)에 연결되는 종래의 클램프(CLAMP) 또는 핑거(FINGER)(미도시)들에 의해, 웨이퍼(38)는 공정 중에 정렬된다. 배기시스템(미도시)에 의해, 적당한 압력이 챔버 내에서 유지된다. 플라즈마는, 양극 및 지지음극 사이의 영역에서 처리가스로부터 형성된다.
전자기 코일(39, 40)로 구성된 한 쌍의 헬름호르츠(HELMHOLTZ)는, 웨이퍼(38)의 표면에 평행한 수평 자기장 축을 제공하는 좌우에서 가로축 자기장에 북극과 남극을 제공한다. 가로축 자기장에 의해, 전자들이 웨이퍼(38)를 향해 움직일때, 자기장에 의해 반경방향으로 가속되는 플라즈마 내의 전자들의 수직 속도가 감속된다. 따라서, 플라즈마 내의 전자의 양 가로축 자기장에 의해 증가되고, 플라즈마가 증가된다. 그래서, 음극선 집을 가로지는 포텐셜 드랍은 감쇠되어 웨이퍼 표면상에 존재하는 이온 전류 플럭스를 증가시키게 되고, 더 높은 에너지를 필요로 하지 않고 더 높은 에칭 비율을 허가하여 이러한 결과를 얻게 된다. 도3B에 도시된 바와 같이, 자기장의 벡터는 0.01에서 1Hz의 전형적인 회전주파수에서 코일(39, 40)을 통해 전류 흐름의 상태를 변화시킴으로써, 전기장이 중심축 주위에서 회전하게 되어, 코일로 공급되는 전류에 의해 결정되는 0-150의 자기 플럭스 가변강도를 생성하게 된다. 적당한 챔버는 MxP 또는 MxP 플러스 챔버로서 어플라이드 머티어리얼 인코포레이트에서 상업적으로 유용하다.
챔버의 전원은 일반적으로 100-500 와트로 세팅된다. 만약 전원이 너무 낮으며, 개구부에 대한 역구배가 얻어질 수 있고 이것을 특히 개구부(22)가 충만되어 있을 때에는 바람직하지가 않다.
에칭 동안의 압력은 일반적으로 약 20에서 25 밀리토르에서 유지되어 에칭된 외형의 곧바른 측벽을 유지하게 된다.
본 발명의 에칭제의 구성은, HBr이 또한 사용될 때, 75-85%의 염소 및 15-25%의 NF3를 포함하고, 바람직한 에칭제의 구성은 75-85%의 염소, 15-25%의 NF3및 5-10%의 HBr이다.
더욱 상세하게 기술하면, 기판이 온도는 측벽 구배 및 에칭 비율에 영향을 끼치기 때문에, 에칭 동안의 기판의 온도는 측벽 구배 및 요구되는 에칭 비율에 의존하여 선택된다.
본 발명은 다음의 예제에서 더욱 상세하게 기술되나, 본 발명은 이것에 한정되지는 않는다.
[예제 1]
약 90Å 두께의 게이트 산화물층, 그 위의 1000Å 두께의 폴리실리콘층, 1500Å 두께의 텅스텐 규화물층(WSiX) 및 그 위의 1500Å 두께의 패턴형성된 실리콘 산화물 하드마스크을 갖는 실리콘 웨이퍼는 도3에서와 같이 에칭 챔버 내에서 0.3 미크론의 면적을 갖는 개구부의 배열로서 패턴형성된다. 챔버의 압력은 20 밀리토르까지 이르게 된다.
20 sccm의 NF3, 15 sccm의 HBr 및 90 sccm의 염소가 챔버 내로 통과하게 되었다. 전원은 500 와트로 세팅되고, 자기장은 30 가우스로 세팅된다. 기판 온도는 80℃였다. 텅스텐 규화물에 대해 약 2200Å/min의 에칭비율에 대해 47초동안 에칭이 계속된다.
50 sccm의 HBr, 10 sccm의 염소 또는 80 밀리토르 압력에서 헬륨/산소 화합물, 150 와트의 전원 및 30 가우스의 자기장의 에칭구성을 사용하여, 이중 에칭이 수행되었다. 에칭 비율은 2500Å/min이었고, 에칭배율 불균일성은 5%이고 게이트 산화물로의 선택도는 약 85:1이다.
도4A, 4B, 4C 및 4D는 웨이퍼의 중앙부(4A, 4B) 및 가장자리(4C, 4D)로부터 얻어지는 개구부의 단면도들이다. 개구부는 언더커팅이 없이 곧바른 측벽을 가지고 있었다.
에칭비율은 2200Å/min이고, 웨이퍼를 가로지르는 에칭비율 불균일성은 5.1%이다; 폴리실리콘에 대한 WSix의 선택도는 0.75:1였고 게이트 산화물에 대한 선택도는 2.8:1이며; 에칭 비율 미세 장착은 3%보다 작고; 외형 미세장착 변화는 1°보다 적으며; 즉, 기판에 관한 측벽의 각도는 웨이퍼의 중앙에서 개구부에 대해 89°이고, 웨이퍼의 가장자리에서 개구부에 대해 90°이다. 개구부의 상부 가장자리의 작은 면이 보여질 수 있다.
[제어 1]
25 sccm의 SF6가스 흐름 및 35 sccm의 염소 가스 흐름으로 대체되는 것을 제외하고는 예제 1의 절차가 계속된다. 압력은 25 밀리토르에서 유지되고, 전원은 275 와트에서 세팅되며, 자기장은 30 가우스에서 유지되고, 기판 온도는 40℃였다. 에칭은 50초동안 계속되었다.
이중 에칭은 예제 1에서와 같이 수행되었다. 이중 에칭 비율은 1250Å/min였고, 이중 에칭 불균일성은 3%이며, 게이트 산화물로의 폴리실리콘의 선택도는 약 100:1이다.
에칭비율은 2400Å/min였고, 에칭비율 불균일성은 6-8%이며; 미세장착은 6-7%이고, 외형 미세장착은 5-7%이다. 측벽과 기판 사이의 각도는 웨이퍼의 중앙에서 87°이고, 웨이퍼의 가장자리에서 92°이다. 또한, 측벽은 도5A 및 도5B에 도시된 바와 같이, 예제 1에서 형성된 것들보다 더욱 구배져 있다. 언더커팅도 분명하게 형성된다.
[제어 2]
다음의 60 sccm 의 SF6가스 흐름 및 20 sccm의 HBr 가스흐름으로 대체되는 것을 제외하고는 예제 1의 절차가 계속된다. 압력은 20 밀리토르에서 유지되고, 전원은 250 와트에서 세팅되며, 자기장은 30 가우스에서 유지되고, 기판 온도는 80℃였다. 이중 에칭는 예제 1에서와 같이 수행되었다.
이중 에칭 불균일성은 단지 10-13%이며, 에칭비율 미세장착은 10-12%이고, 외형 미세장착은 1°보다 더 작다. 도6A 및 도6B에서 볼 수 있는 바와 같이, 약간의 언더커팅이 게이트 산화물 인터페이스로의 폴리실리콘에서 보여질 수 있다. 에칭된 외형으로의 표시된 구배가 있다.
[제어 3]
예제 1의 절차가 계속되어 0.25 미크론의 개구부를 에칭하게 된다. 에칭제 혼합물은 26 sccm의 염소 및 52 sccm의 SF6였다. 챔버 압력은 25 밀리토르에서 유지되고, 전원은 200 와트에서 세팅되며, 자기장은 30 가우스에서 유지된다.
이중 에칭은 예제 1에서와 같이 수행되었다.
웨이퍼의 중앙 및 가장자리에 대한 에칭된 외형은 도7A 및 7B에서 보여진다. 약간 구배된 측벽이 얻어진다.
에칭비율 불균일성은 6-8%이며, 에칭비율 미세장착은 5-7%이고, 외형 미세장착은 6-7%였다.
[예제 2]
이 예제는 에칭동안의 외형 제어 대 기판 온도의 변화를 보여준다.
90 sccm 의 염소, 10 sccm의 NF3및 15 sccm의 HBr 에칭제 가스흐름을 사용하여 예제 1의 절차가 계속된다. 에칭은 20 밀리토르의 챔버압력, 450 와트의 전원, 30 가우스의 자기장 및 40℃의 온도에서 수행되었다. 이중 에칭은 이들 표본에서는 수행되지 않았다.
도8A는 40℃에서 얻어지는 외형을 도시하고 있다. 측벽은 다소 구배되어 있다. 종료점은 14%의 잔존 폴리실리콘을 가지고 87초 내에 도달된다.
도8B는 65℃의 기판온도에서 얻어지는 외형을 도시하고 있다. 측벽은 도8A의 측벽보다 덜 구배되어 있고, 언더커팅은 관측되지 않는다. 종료점은 11%의 잔존 폴리실리콘을 가지고 64초 내에 도달된다. 그래서, 에칭은 더욱 완전하게 되고, 에칭비율은 더 높게 된다.
80℃의 기판온도에서는, 전원은 500 와트로 증가하게 되고, 가스흐름은 90 sccm의 염소, 20 sccm의 NF3및 15 sccm의 HBr로 조정되며, 종료점이 40 내에 도달되고 단지 10%의 폴리실리콘 만이 잔존하게 된다. 그래서 여기서의 에칭비율은 저온에서의 에칭비율보다 더욱 높게 된다.
도8C는 얻어지는 외형을 도시하고 있다. 곧바른 벽외형은 언더커팅 없이 얻어진다.
본 발명이 구체적인 실시예로 기술되었지만, 반응 조건 및 가스흐름으로의 다양한 변화가 당업자에 주지되어 포함될 수 있다. 다양한 에칭챔버들이 상업적으로 유용하고 본 발명에 따른 에칭을 수행하기 위해 사용될 수 있다. 본 발명은 부가된 청구항의 영역에 한정된다.
따라서, 본 발명에 따른 에칭 조성물에 의하면, 텅스텐 규화물 및 폴리실리콘을 포함하는 트랜지스터 게이트를 에칭하기 위하여 NF3및 Cl2를 포함하고, 만족할 만한 에칭비율 뿐만 아니라 하드마스크를 위한 낮은 미세장착, 게이트 산화물로의 높은 에칭 선택도 및 우수한 외형 제어를 갖는 효과가 있게 된다.

Claims (6)

  1. 실리콘 산화물 하드마스크를 사용하고, 인접한 영역에 있는 폴리실리콘층 위에 텅스텐 규화물층을 포함하는 실리콘 산화물층 상에 트랜지스터 게이트들을 에칭하기 위한 에칭 조성물에 있어서,
    질소 삼중플루오르화물과 염소의 혼합물을 포함하는 것을 특징으로 하는 에칭조성물.
  2. 제1항에 있어서,
    상기 에칭조성물은 수소 브롬화물, 질소, 산소 및 캐리어 가스로 이루어지는 그룹으로부터 선택된 하나 이상의 요소를 더 포함하는 것을 특징으로 하는 에칭조성물.
  3. 기판 상에 형성되는 게이트 산화물, 폴리실리콘 및 텅스텐 규화물의 연속층을 포함하고, 패턴형성된 실리콘 산화물층을 하드마스크로서 사용하는 트랜지스터게이트 에칭방법에 있어서,
    니트로겐 삼중플루오르화물과 염소를 포함하는 에칭제 조성물을 가지고 텅스텐 규화물 및 폴리실리콘층을 에칭하는 것을 특징으로 하는 트랜지스터 게이트 에칭방법.
  4. 제3항에 있어서,
    상기 에칭 조성물은 수소 브롬화물을 더 포함하는 것을 특징으로 하는 트랜지스터 게이트 에칭방법.
  5. 제3항에 있어서,
    상기 텅스텐 규화물층은 약 1500Å의 두께를 가지고, 상기 폴리실리콘층은 약 1000Å의 두께를 가지며, 상기 게이트 산화물층은 약 90-100Å의 두께를 가지는 것을 특징으로 하는 트랜지스터 게이트 에칭방법.
  6. 제3항에 있어서,
    에칭 온도는 요구되는 외형을 얻기위해 선택되는 것을 특징으로 하는 트랜지스터 게이트 에칭방법.
KR1019970050758A 1996-10-01 1997-10-01 하드 마스크를 사용한 트랜지스터 게이트 에칭방법 KR19980032466A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/724,383 1996-10-01
US08/724,383 US5851926A (en) 1996-10-01 1996-10-01 Method for etching transistor gates using a hardmask

Publications (1)

Publication Number Publication Date
KR19980032466A true KR19980032466A (ko) 1998-07-25

Family

ID=24910219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050758A KR19980032466A (ko) 1996-10-01 1997-10-01 하드 마스크를 사용한 트랜지스터 게이트 에칭방법

Country Status (6)

Country Link
US (1) US5851926A (ko)
EP (1) EP0837497A3 (ko)
JP (1) JPH10135194A (ko)
KR (1) KR19980032466A (ko)
SG (1) SG67421A1 (ko)
TW (1) TW360921B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6322714B1 (en) 1997-11-12 2001-11-27 Applied Materials Inc. Process for etching silicon-containing material on substrates
US6872322B1 (en) 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
US6797188B1 (en) 1997-11-12 2004-09-28 Meihua Shen Self-cleaning process for etching silicon-containing material
US6074956A (en) * 1998-05-12 2000-06-13 Advanced Micro Devices, Inc. Method for preventing silicide residue formation in a semiconductor device
US6159863A (en) * 1999-01-22 2000-12-12 Advanced Micro Devices, Inc. Insitu hardmask and metal etch in a single etcher
US6303513B1 (en) 1999-06-07 2001-10-16 Applied Materials, Inc. Method for controlling a profile of a structure formed on a substrate
US6402974B1 (en) 1999-07-27 2002-06-11 Applied Materials, Inc. Method for etching polysilicon to have a smooth surface
US6174818B1 (en) * 1999-11-19 2001-01-16 Taiwan Semiconductor Manufacturing Company Method of patterning narrow gate electrode
JP2003523625A (ja) * 2000-02-18 2003-08-05 アプライド マテリアルズ インコーポレイテッド シリコン含有材料をエッチングするための自浄方法
US6544887B1 (en) 2000-03-31 2003-04-08 Lam Research Corporation Polycide etch process
KR100593826B1 (ko) 2001-04-19 2006-06-28 동경 엘렉트론 주식회사 드라이 에칭 방법
US6551942B2 (en) 2001-06-15 2003-04-22 International Business Machines Corporation Methods for etching tungsten stack structures
US20070066076A1 (en) * 2005-09-19 2007-03-22 Bailey Joel B Substrate processing method and apparatus using a combustion flame
DE10358025A1 (de) * 2003-12-11 2005-07-21 Infineon Technologies Ag Verfahren zum Ätzen von Wolfram mit einer kontrollierten Seitenwandpassivierung und mit hoher Selektivität zu Polysilizium
US7202170B2 (en) * 2004-01-20 2007-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of improving etching profile of floating gates for flash memory devices
US7060628B2 (en) * 2004-03-19 2006-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a hard mask polysilicon gate
TWI319204B (en) * 2004-10-12 2010-01-01 Hynix Semiconductor Inc Method for fabricating semiconductor device using tungsten as sacrificial hard mask
US7413992B2 (en) * 2005-06-01 2008-08-19 Lam Research Corporation Tungsten silicide etch process with reduced etch rate micro-loading
KR20070003021A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체소자의 제조 방법
US7550381B2 (en) * 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
US20070161246A1 (en) * 2006-01-10 2007-07-12 Texas Instruments Incorporated Process For Selectively Removing Dielectric Material in the Presence of Metal Silicide
US20070184657A1 (en) * 2006-02-09 2007-08-09 Tokyo Electron Limited Etching method
US8118946B2 (en) 2007-11-30 2012-02-21 Wesley George Lau Cleaning process residues from substrate processing chamber components
JP5915027B2 (ja) * 2011-08-29 2016-05-11 大日本印刷株式会社 パターン成形用構造体および微細パターン形成方法
US9385003B1 (en) * 2015-02-16 2016-07-05 Lam Research Corporation Residue free systems and methods for isotropically etching silicon in tight spaces

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5188704A (en) * 1989-10-20 1993-02-23 International Business Machines Corporation Selective silicon nitride plasma etching
US5228950A (en) * 1990-12-04 1993-07-20 Applied Materials, Inc. Dry process for removal of undesirable oxide and/or silicon residues from semiconductor wafer after processing
US5431772A (en) * 1991-05-09 1995-07-11 International Business Machines Corporation Selective silicon nitride plasma etching process
US5358601A (en) * 1991-09-24 1994-10-25 Micron Technology, Inc. Process for isotropically etching semiconductor devices
US5346586A (en) * 1992-12-23 1994-09-13 Micron Semiconductor, Inc. Method for selectively etching polysilicon to gate oxide using an insitu ozone photoresist strip
US5438006A (en) * 1994-01-03 1995-08-01 At&T Corp. Method of fabricating gate stack having a reduced height
JPH0982687A (ja) * 1995-09-19 1997-03-28 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
TW360921B (en) 1999-06-11
EP0837497A2 (en) 1998-04-22
EP0837497A3 (en) 1998-06-10
US5851926A (en) 1998-12-22
JPH10135194A (ja) 1998-05-22
SG67421A1 (en) 1999-09-21

Similar Documents

Publication Publication Date Title
KR19980032466A (ko) 하드 마스크를 사용한 트랜지스터 게이트 에칭방법
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
EP0814500B1 (en) Method for etching polycide structures
US6235214B1 (en) Plasma etching of silicon using fluorinated gas mixtures
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
JPS6365625A (ja) エッチング方法
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
EP0473344B1 (en) Process for etching a conductive bi-layer structure
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
US5685950A (en) Dry etching method
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
US7067429B2 (en) Processing method of forming MRAM circuitry
US5759922A (en) Control of etch profiles during extended overetch
KR100464391B1 (ko) 실리콘옥시나이트라이드막에대한건식식각공정을포함하는반도체소자의콘택홀형성방법
US20040171261A1 (en) Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same
US5738752A (en) System and method for plasma etching
WO2001035455A1 (en) Etch process that resists notching at electrode bottom
JP2654143B2 (ja) 選択気相成長方法
KR20000061225A (ko) 반도체소자의 트렌치 형성방법
JPH0774148A (ja) ドライエッチング方法
KR100201448B1 (ko) 드라이에칭방법
JPH04294533A (ja) 半導体装置の製造方法
KR19990047250A (ko) 반도체장치의 절연막 식각방법
JPH0845902A (ja) ドライエッチング方法
JPH0629263A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application