JPS61289621A - 分子線エピタキシヤル成長方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は分子線エピタキシャル成長方法に係わり、特に
デバイス作製時に生じる結晶欠陥の改善方法に関するも
のである。

（従来技術とその問題点） 半導体基板上に超薄膜構造を形成する結晶成長方法とし
て、分子線エピタキシャル成長方法（以下、「分子線成
長方法」と略す）が最近注目されている。この成長方法
では高真空下において高温に加熱した基板上に分子線を
照射し、結晶成長を行わせる。

第３図は、分子線エピタキシャル成長装置の主要部分の
断面図である。ここで２１は成長室、２２は真空ポンプ
部、２３は基板ホルダ、２４．２５．２６は分子線源で
、例えば、２４は砒素（Ａｓ）、　２５はガリウム（Ｇ
ａ）、　２６はアルミニウム（ＡＩ）の分子線源であり
、成長室２１内は真空ポンプによって高真空に保たれて
いる。　ＧａＡｓ基板上へのＧａＡ　Ｉ　Ａｓ成長を例
にとって成長工程を説明すると、先ず、ＧａＡｓ基板２
７を基板ホルダ２３に固定させた後、基板２７の温度を
上昇させる。結晶成長温度に達したら、Ｇａ、　ＡＩ、
　Ａｓの各分子線源のシャッターをあけ、分子線を基板
２７に照射すると、ＧａＡ　ｊ　Ａｓの結晶が成長する
ことになる。

この分子線成長方法により半導体デバイスを作製するの
に際しては、歩留りとデバイスの特性を劣化させる一要
因である結晶欠陥を生じないように充分な注意が払われ
ている。しかしながら、次のような場合には必ず結晶欠
陥を生じることが既に明らかとなっている。

■〔成長結晶表面を大気・中あるいは低真空雰囲気にさ
らした場合〕 例えば、基板上に分子線成長を用いて結晶成長（第１回
目の成長）を行い、拡散、イオン注入などの工程を施し
た後、デバイス構造によっては再びそのウェハに分子線
成長（第２回目の成長）を行う必要がある。このような
拡散、イオン注入などの工程を施すには、通常一度大気
又は低真空雰囲気にさらして、マスク加工等を行わねば
ならない、従って、このような工程を終了した後、第２
回目の成長を行うので、大気あるいは低真空雰囲気にさ
らされた結晶表面とその上の成長結晶との境界面近傍に
は多くの結晶欠陥が生じる。

■〔半導体基板を高温加熱して、結晶成長を行う場合〕 例えば、分子線成長によりＧａＡｓ基板上にＧａＡ　Ｉ
！＾３を成長する場合、高真空下で高温加熱したＧａＡ
ｓ基板上に、Ｇａ、Ａｊｌ及びＡｓの分子線を照射して
結晶成長を行うが、ＧａＡｓ基板の温度が高いため、結
晶成長開始前に基板表面が熱分解しＡｓが蒸発してしま
う、従って、ＧａＡｓ基板の表面が荒れてしまい、結晶
欠陥を引き起こしている。

上述のように、結晶成長過程において結晶欠陥を生じる
場合があり、この改善策として従来は次のように行って
いた。

■〔成長結晶表面を大気あるいは低真空雰囲気中にさら
すために結晶欠陥が起る場合の改善手段〕結晶成長表面
に局部的に拡散を行う場合には、拡散マスクが必要であ
り現在では大気にさらさずに拡散を行う手段は無い、又
、局部的にイオン注入を行う場合には集束イオン注入装
置を分子線成長装置と結合し、高真空状態を保ったまま
で集束イオン注入装置へ導き、イオン注入後に分子線成
長装置へ戻す方式も研究されているが、作業効率が悪く
、実用上問題である。即ち、現状では大気又は低真空雰
囲気にさらすことなく局部的なドーピングを行うことは
非常に難しい、このため、成長結晶表面が汚染されるの
は避は難いが、従来これを防止する適切な改善策は何部
提示されていない。

■〔半導体基板を高温加熱して結晶成長を行う場合〕 この場合の改善策として、ＧａＡＳ基板にＡｓ分子線を
照射しつつＧａＡｓ基板の温度を結晶成長に必要な温度
（約６００℃以上）まで徐々に上げて行き、熱分解によ
り基板のＡｓが蒸発しないように過剰なＡｓ雰囲気を供
給する方法がとられている。

しかし、この方法も以下の如き問題がある。

■　基板表面の保護に必要とするＡ３分子線のＡｓは、
基板温度に応じた量を与えなければならず、特に基板温
度が高くなるほど多くの量を必要とすること。

■　ＧａＡ　Ｉ　Ａｓ成長に必要なＡ３分子線量は、通
常ＧａＡｓ基板の保護に必要なＡｓ分子線量（■で述べ
た量）とは異なる。すなわち、通常はＧａＡ　Ｉ　Ａｓ
成長に必要なＡｓ分子線量の方が少ない、従って、基板
の保護用のＡｓ分子線量の多いままでＧａＡ　Ｉｔ＾３
結晶を成長してしまうと、ＧａＡ　Ｉ　Ａｓ結晶の品質
が劣化すること。

■　上記の■で述べた如く１本の４３分子線源のみで、
Ａｓ分子線量を急変させることは困難であり、通常２本
のＡ３分子線源を用意し、基板表面の保護用及びＧａＡ
　１２　Ａｓ結晶成長用の各工程に応じてＡｓ分子線源
を切替えるといった手法がとられている。しかし、同一
元素の分子線源を複数個用意することは、他の元素の分
子線源の数が制限されること、前記の成長室内の真空度
が低下すること、装置の大型化及び経済性から問題があ
ること。

以上のように、従来は分子線成長方法を用いて半導体デ
バイス作製等の結晶成長過程に生じる結晶欠陥を効率良
く改善する方法がなかった。

（発明の目的と特徴） 本発明は、上述した従来技術の欠点に鑑みなされたもの
で、分子線エピタキシャル成長方法による結晶成長過程
に生じる結晶欠陥を少なくし、ウェハの歩留りあるいは
デバイスの特性を改善することのできる分子線エピタキ
シャル成長方法を提供することを目的とする。

本発明の特徴は、分子線成長方法を用いて、半導体基板
上に必要な結晶成長を行い、ウェハあるいは半導体素子
を作製する場合に、成長結晶表面に化合物半導体からな
る多結晶膜（保護膜）を成長する工程と、その上に再び
結晶成長すべき直前に少な（とも該保護膜を熱分解させ
る工程を含んだことにある。

以下図面を用いて本発明の詳細な説明する。

（実施例１） 第１図は本発明による一実施例であり、ＧａＡｓ基板１
の上にＧａＡ　Ｉ　Ａｓ層２を成長する場合の成長工程
を説明するための図である。

■　第１図（ａ）は従来の方法によりＧａＡｓ基板１を
分子線エピタキシャル装置（以下ｒＭＢＥ装置」と称す
）内に装填した時のＧａＡＳ基板ｌ基板層を示したもの
である。

通常ＧａＡｓ基板１は脱脂洗滌後、１ｚｓＯｅ：　Ｈｔ
Ｏｔ：Ｈｇｏ−ｓ　：　１　：　１のエツチング液で表
面をエツチングし、水でリンス及び乾燥するという工程
を経たのち、基板ホルダに固定してＭＢＥ装置内（図示
せず）へ装填される。この際、ＧａＡｓ基板ｌ基板面Ｇ
ａＡｓの極く薄い酸化膜３が形成される。この酸化膜３
は、上述のエツチング、リンス及び乾燥という工程中に
ＧａとＡ３がそれぞれ酸素と結合して酸化物ができ、こ
れらの酸化物の混晶が酸化膜３として形成されることが
既に知られている。なお、酸化膜３は約６００度程度で
熱分解してしまうので、以後の結晶成長には悪影響を及
ぼすことはない。

■　更に事前準備として、ＭＢＥ装置内を高真空状態に
し、基板ホルダーの温度を次に述べる保護膜４の結晶成
長温度（約１００°〜４００℃程度）まで上げる。

■　次に、本発明の特徴である。保護膜４を酸化膜３の
上に形成する。具体的には、上記基本ホルダの温度が保
護膜４の結晶成長温度（例えば、３００℃とする）にな
った時点で、Ａ３分子線及びＧａ分子線を照射すること
により第１図（ｂｌの如き′酸化膜３の上にＧａＡＳ多
結晶膜すなわち保護膜４が形成される。

このＧａＡｓ保護膜４は、ＧａＡ　Ｉ　Ａｓ層２の結晶
成長温度である約７００度程度になってもＧａＡｓ基板
１の表面が直ちに熱分解してその表面が劣化しないよう
にＧａＡｓ基板ｌ基板面を保護するために設けられたも
のである。

なお、ＧａＡｓ保護膜４を形成する場合の膜厚ｔａは特
に限定するものではないが、次の■の工程で述べるＧａ
Ａｓ保護膜４の除去容易性から言えば数分で除去できる
程度が好ましい０例えばＧａＡ　ＩＡｓＡｓＯ２晶成長
温度が７００℃ならば保護膜４の膜厚ｔ、は　約５００
人とした場合、約５豆稈度で除去できる。このＧａＡｓ
保護膜４の膜厚ｔＧは保護膜除去温度即ち結晶成長温度
Ｔ（絶対温度）に関係し、次の近似式で表すことができ
る。

なお所望の膜厚ｔ０を得るにはＡｓ分子線量、Ｇａ分子
線量及び各々の照射時間を陣整すれば良い。

■　ＧａＡｓ基板１がＧａＡｓ保護膜４で保護された後
、Ａ３分子線を照射したまま、ＧａＡ　Ｉ　Ａｓ層２の
結晶成長温度である約７００度まで上昇させ、その温度
を数分間（例えば、約５分程度）保持する。

この結晶成長温度（約７００度）を数分間保持すると、
第１図（Ｃ）の如（ＧａＡｓ操護膜４が熱分解により除
去されると共に、次いで酸化膜３も同様に熱分解し除去
されてＧａＡｓ基板ｌのみにすることができる。

この様子は反射電子線回折像を利用して観測することが
可能であり、反射電子線回折像が環状の回折像から点も
しくは線状の回折像に変化することにより、ＧａＡｓ保
護膜４及び酸化膜３が完全に除去されたことを判断する
ことができる。

■　従って、■の工程の後に直ちにＧａ及びへ１分子線
の照射をすることにより、第１図（ｄ）の如きＧａＡｓ
基板１の上にＧａＡ　Ｉ　Ａｓ層２を成長することがで
きる。

この方法により、ＧａＡｓ基板１とＧａＡ　Ｉ　Ａｓ層
２との結晶表面には結晶欠陥がほとんど生ぜず、良好な
結晶成長が行える。また、Ａ３分子線量も最初からＧａ
Ａ　Ｉ　Ａｓ層２の結晶成長に必要な量だけを照射して
おけば良いので、Ａｓ分子線用は１本で済ませることが
できる。

なお、上述の説明では、ＧａＡ　Ｉ　Ａｓ層２を一層成
長する場合を例にとり説明したが、ＧａＡｓ層やＧａＡ
　Ｉ　Ａｓ層の多層構造であっても良く、かつ基板及び
成長層の導電型あるいは不純物濃度等に関係な〈実施す
ることができる。

またＩｎＰ基根上根上ｎＧａＡｓ＋　ＩｎＡ　Ｉ　Ａｓ
、　ＩｎＧａＡ　Ｉ　Ａｓあるいはそれらの組み合わせ
による多層膜を結晶成長する際は、ＩｎＡｓ保護膜また
はＩｎＰ保護膜を用いれば良い。

更に、その他の■−■族またはＩＩＩ−ＶＩ族化合物半
導体の組合わせに際しても、結晶成長温度である容易に
除去できる組成の化合物半導体層を保護膜として用いる
ことにより適用可能である。

（実施例２） 結晶欠陥が生じる１要因である成長結晶表面が大気中あ
るいは低真空雰囲気中にさらされる場合について、静電
誘導型トランジスタの作製工程を例にとり説明する。

第２図は本発明による他の実施例であり、ＧａＡｓを用
いた静電誘導型トランジスタを製造する場合の成長工程
を説明するための図である。

■　第２図（ａｌはｎ　”　−ＧａＡｓ基板５の上に通
常の分子線成長方法によりｎ”−ＧａＡｓ層６及びｎ−
−ＧａＡｓ層７を結晶成長したものである（１回目の結
晶成長）、従来では、次にこの１回目の結晶成長が終了
したウェハを大気又は低真空中に取り出して、不純物の
拡散もしくはイオン注入の工程に入るが、本発明では、
その前に次の工程を行う。

■　１回目の結晶成長時に成長室内温度が６００℃にな
っているものを保護膜結晶成長温度（約１００〜４００
℃程度）まで成長室内温度を下げ、本発明の特徴である
ＧａＡｓまたはＩｎＡｓの多結晶膜すなわち保護膜４を
第２図（ｂｌ’の如（ｎ−−ＧａＡｓ層７の上に形成す
る。

ここで、ＧａＡｓ保護膜４またはＩｎＡｓ保護膜のいず
れを用いるかは、後述の■の工程における２回目の結晶
成長温度によって決まる。これはＧａＡｓ保護膜４とＩ
ｎＡｓ保護膜とでは熱による分解温度が異なるためであ
り、後述のように、この保護膜４は熱分解により取り除
く必要がある。従って、２回目の結晶成長温度が７００
度以下の場合にはＩｎＡｓ保護膜を用い、７００度以上
の場合にはＧａＡｓ保護膜４あるいはＩｎＡｓ保護膜を
用いた方が良い。

また、各保護膜の膜厚も２回目の結晶成長温度等に関連
するが、その膜厚は本発明を限定するものではない０例
えば、結晶成長温度が７００度の時は各保護膜４の膜厚
を約５００人程度とすれば約５分程度で除去できる。こ
の保護膜の膜厚は上述のように結晶成長温度即ち保護膜
除去温度によって変わり、膜厚の近似式は次の通りであ
る。

にｉ）　　ＧａＡｓ保護膜の膜厚ｔＧ （１１式と同様である。

■　ＩｎＡｓ保護膜の膜厚ｔ１ ■　保護膜４の付いたウェハを分子線成長室から大気中
に取り出し、窒化シリコン膜５を保護膜４の上に形成し
た後、フォトリングラフィにより所望の個所の窒化シリ
コン膜８を除去する。

窒化シリコン膜５をマスクとして、例えば、カドミニウ
ム（Ｃｄ）を第２図（Ｃ１の如く保護膜４を通過してＧ
ａＡｓ層７まで拡散し、Ｃｄ拡散領域９を形成する。

この場合、従来はＧａＡｓ層７の結晶表面が大気中に取
り出されるため、結晶欠陥を生じていたが、本発明の如
（、ＧａＡｓ層７の結晶表面を保護膜４で保護してから
大気中に取り出されるので、ＧａＡｓ層７の表面を大気
に直接さらされる悪影響から保護することができる。

■　次に、従来の方法により窒化シリコン膜８を除去す
る。従って、第２図（ｄ）の如く、保護膜４が再び大気
中にさらされる。

■　■の工程のウェハを再び高真空中の分子線成長室に
戻し、２回目の成長温度まで上げ、成長温度に達してか
ら約５分間保持する。これにより、保護膜４は成長温度
で熱分解し完全に除去される。この際保護膜４の除去状
況は、反射電子線回折像が環状パターンから線状に変化
することで知ることができる。

■　■の工程の後直ちに、従来の方法によりｎ−ＧａＡ
ｓ層ｌＯ及びｎ”−ＧａＡｓ層１１を順次結晶成長（２
回目）することにより、第２図（ｅ）の如き構造を有す
る静電誘導型トランジスタを作製することができる。な
お、ｎ”−ＧａＡｓ基板５はソース、カドミウム拡散領
域９はゲー）＋ｎ”−ＧａＡｓ層１１はドレインにそれ
ぞれ対応する。

以上のように、本発明は大気中にウェハを取り出す前に
結晶表面に保護膜４を設け、高真空雰囲気にウェハが戻
された時点で保護膜４を除去し直ちに所要の半導体層の
分子線エピタキシャル成長をすることにより結晶欠陥の
生成を防止したものである。

なお、上述の説明では静電誘導型トランジスタを例にと
り説明したが、この静電誘導型トランジスタの製造方法
に限定されることはなく、他の三次元構造の集積回路等
の製造方法の如き、成長結晶表面が大気中あるいは低真
空雰囲気にさらされる製造工程を含む分子線エピタキシ
ャル成長法にて全て適用できることは言うまでもない。

なお、本実施例においてもｒｌ”−ＧａＡｓ基板の上に
ｎ″″−ＧａＡｓ層を結晶成長する際には実施例１で説
明した如（、ＧａＡｓ保護膜４を設けてから結晶成長し
た方が良いことは言うまでもない。

また、適用範囲も実施例１と全く同様であり、ＧａＡｓ
基機上へのＧａＡｓ及びＧａＡ　ｌｌＡｓの多層構造、
　ＩｎＰ基板上へのＩｎＧａ＾ａ、　ＩｎＡ　ｊ！　Ａ
ｓ、　ＩｎＧａＡ　Ｉ　Ａｓあるいはそれらの組み合わ
せによる多層膜を用いた装置（但し、この場合の保護膜
はＩｎＡｓまたはＩｎＰを用いるのが望ましい、）、上
記以外の■−■族またはＩＩＩ−Ｖｌ族化合物半導体の
組み合わせによる結晶成長、及び、結晶成長層の導電型
に関係なく適用することができる。

（発明の効果） 以上説明したように、本発明は結晶欠陥を生じる要因と
なる基板上への結晶成長時あるいはウェハを大気中か低
真空雰囲気にさらす場合において、保護膜を基板上ある
いはウェハ上に一旦成長させたのち、次の工程を行うこ
とにより、結晶欠陥の極めて少ないデバイスを作製する
ことができる。

従って、本発明は従来技術による結晶欠陥による歩留り
の低下とデバイス特性の劣化を改善することができるの
で、高信頼のデバイスを作製でき、かつ分子線エピタキ
シャル成長装置内の分子線源も少なくて済む経済性を有
するので、その効果は極めて大である。

【図面の簡単な説明】

第１図は本発明による一実施例としてＧａＡｓ基板の上
にＧａＡ　ｊ！＾３層を結晶成長する場合の工程を説明
するための断面略図、第２図は本発明による他の実施例
による他の実施例として静電誘電型トランジスタの製造
工程を説明するための断面略図、第３図は本発明に用い
る分子線エピタキシャル成長装置の主要部を示す断面略
図である。 １　・・・ＧａＡｓ基板、　２　・−ＧａＡ　Ｉ　Ａｓ
層、　３・・・酸化膜、　４・・・保護膜、　５・・・
ｎ”−ＧａＡｓ基板、５　・・・ｎ”−ＧａＡｓ層、　
　？　・・・ｎ−−ＧａＡｓ層、８・・・窒化シリコン
膜、　９・・・Ｃｄ拡散領域、１０・・・ｎ−ＧａＡｓ
層、　１１・・・ｎ”−ＧａＡｓ層、２１・・・成長室
、　２２・・・真空ポンプ部、　２３・・・基板ホルダ
、　２４．２５．２６・・・分子線源、　２７・・・基
板。

Claims (3)

【特許請求の範囲】
1. （１）半導体基板上に分子線を照射して少なくとも一層
   の半導体結晶の成長を行う分子線エピタキシャル成長方
   法において、前記結晶の成長温度近傍の熱分解温度を有
   する化合物半導体層を前記基板上もしくは該基板上に形
   成された最上層の半導体層上に該基板もしくは該最上層
   が前記結晶の成長温度以下の状態で保護膜として形成す
   る第１の工程と、前記基板もしくは前記最上層の温度を
   前記結晶の成長温度まで上昇させる第２の工程と、前記
   結晶の成長温度を保持することにより前記保護膜を熱分
   解で除去する第３の工程と、該第３の工程により前記保
   護膜を除去した後に直ちに爾後の半導体層の成長を行う
   第４の工程とを含むことを特徴とする分子線エピタキシ
   ャル成長方法。
2. （２）前記保護膜が前記基板上に形成されることを特徴
   とする特許請求の範囲第１項記載の分子線エピタキシャ
   ル成長方法。
3. （３）前記保護膜が前記基板に形成された一つの半導体
   層上又は該基板に形成された複数の半導体層のうちの最
   上層上に形成されることを特徴とする特許請求の範囲第
   １項記載の分子線エピタキシャル成長方法。