JPH0473609B2 - - Google Patents

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は分子線エピタキシヤル成長方法に係わ
り、特にデバイス作製時に生じる結晶欠陥の改善
方法に関するものである。

（従来技術とその問題点） 半導体基板上に超薄膜構造を形成する結晶成長
方法として、分子線エピタキシヤル成長方法（以
下、「分子線成長方法」と略す）が最近注目され
ている。この成長方法では高真空下において高温
に加熱した基板上に分子線を照射し、結晶成長を
行わせる。

第３図は、分子線エピタキシヤル成長装置の主
要部分の断面図である。ここで２１は成長室、２
２は真空ポンプ部、２３は基板ホルダ、２４，２
５，２６は分子線源で、例えば、２４は砒素
（As）、２５はガリウム（Ga）、２６はアルミニ
ウム（Al）の分子線源であり、成長室２１内は
真空ポンプによつて高真空に保たれている。
GaAs基板上へのGaAlAs成長を例にとつて成長
工程を説明すると、先ず、GaAs基板２７を基板
ホルダ２３に固定させた後、基板２７の温度を上
昇させる。結晶成長温度に達したら、Ga、Al、
Asの各分子線源のシヤツターをあけ、分子線を
基板２７に照射すると、GaAlAsの結晶が成長す
ることになる。

この分子線成長方法により半導体デバイスを作
製するのに際しては、歩留りとデバイスの特性を
劣化させる一要因である結晶欠陥を生じないよう
に充分な注意が払われている。しかしながら、次
のような場合には必ず結晶欠陥を生じることが既
に明らかとなつている。

〔成長結晶表面を大気中あるいは低真空雰囲
気にさらした場合〕 例えば、基板上に分子線成長を用いて結晶成
長（第１回目の成長）を行い、拡散、イオン注
入などの工程を施した後、デバイス構造によつ
ては再びそのウエハに分子線成長（第２回目の
成長）を行う必要がある。このような拡散、イ
オン注入などの工程を施すには、通常一度大気
又は低真空雰囲気にさらして、マスク加工等を
行わねばならない。従つて、このような工程を
終了した後、第２回目の成長を行うので、大気
あるいは低真空雰囲気にさらされた結晶表面と
その上の成長結晶との境界面近傍には多くの結
晶欠陥が生じる。

〔半導体基板を高温加熱して、結晶成長を行
う場合〕 例えば、分子線成長によりGaAs基板上に
GaAlAsを成長する場合、高真空下で高温加熱
したGaAs基板上に、Ga、Al及びAsの分子線
を照射して結晶成長を行うが、GaAs基板の温
度が高いため、結晶成長開始前に基板表面が熱
分解しAsが蒸発してしまう。従つて、GaAs基
板の表面が荒れてしまい、結晶欠陥を引き起こ
している。

上述のように、結晶成長過程において結晶欠陥
を生じる場合があり、この改善策として従来は次
のように行つていた。

〔成長結晶表面を大気あるいは低真空雰囲気
中にさらすために結晶欠陥が起る場合の改善手
段〕 結晶成長表面に局部的に拡散を行う場合に
は、拡散マスクが必要であり現在では大気にさ
らさずに拡散を行う手段は無い。又、局部的に
イオン注入を行う場合には集束イオン注入装置
を分子線成長装置と結合し、高真空状態を保つ
たままで集束イオン注入装置へ導き、イオン注
入後に分子線成長装置へ戻す方式も研究されて
いるが、作業効率が悪く、実用上問題である。
即ち、現状では大気又は低真空雰囲気にさらす
ことなく局部手なドーピングを行うことは非常
に難しい。このため、成長結晶表面が汚染され
るのは避け難いが、従来これを防止する適切な
改善策は何等掲示されていない。

〔半導体基板を高温加熱して結晶成長を行う
場合〕 この場合の改善策として、GaAs基板にAs分
子線を照射しつつGaAs基板の温度を結晶成長
に必要な温度（約600℃以上）まで徐々に上げ
て行き、熱分解により基板のAsが蒸発しない
ように過剰なAs雰囲気を供給する方法がとら
れている。

しかし、この方法も以下の如き問題がある。

基板表面の保護に必要とするAs分子線の
Asは、基板温度に応じた量を与えなければ
ならず、特に基板温度が高くなるほど多くの
量を必要とすること。

GaAlAs成長に必要なAs分子線量は、通常
GaAs基板の保護に必要なAs分子線量（で
述べた量）とは異なる。すなわち、通常は
GaAlAs成長に必要なAs分子線量の方が少な
い。従つて、基板の保護用のAs分子線量の
多いままでGaAlAs結晶を成長してしまう
と、GaAlAs結晶の品質が劣化すること。

上記ので述べた如く１本のAs分子線源
のみで、As分子線量を急変さぜることは困
難であり、通常２本のAs分子線源を用意し、
基板表面の保護用及びGaAlAs結晶成長用の
各工程に応じてAs分子線源を切替えるとい
つた手法がとられている。しかし、同一元素
の分子線源を複数個用意することは、他の元
素の分子線源の数が制限されること、前記の
成長室内の真空度が低下すること、装置の大
型化及び経済性から問題があること。

以上のように、従来は分子線成長方法を用いて
半導体デバイス作製等の結晶成長過程に生じる結
晶欠陥を効率良く改善する方法がなかつた。

（発明の目的と特徴） 本発明は、上述した従来技術の欠点に鑑みなさ
れたもので、分子線エピタキシヤル成長方法によ
る結晶成長過程に生じる結晶欠陥を少なくし、ウ
エハの歩留りあるいはデバイスの特性を改善する
ことのできる分子線エピタキシヤル成長方法を提
供することを目的とする。

本発明の特徴は、分子線成長方法を用いて、半
導体基板上に必要な結晶成長を行い、ウエハある
いは半導体素子を作製する場合に、成長結晶表面
に化合物半導体からなる多結晶膜（保護膜）を成
長する工程と、その上に再び結晶成長すべき直前
に少なくとも該保護膜を熱分解させる工程を含ん
だことにある。

以下図面を用いて本発明を詳細に説明する。

実施例 １ 第１図は本発明による一実施例であり、GaAs
基板１の上にGaAlAs層２を成長する場合の成長
工程を説明するための図である。

第１図ａは従来の方法によりGaAs基板１を
分子線エピタキシヤル装置（以下「MBE装置」
と称す）内に装填した時のGaAs基板１の状態
を示したものである。

通常GaAs基板１は脱脂洗滌後、H₂SO₄：
N₂O₂：H₂O＝５：１：１のエツチング液で表
面をエツチングし、水でリンス及び乾燥すると
いう工程を経たのち、基板ホルダに固定して
MBE装置内（図示せず）へ装填される。この
際、GaAs基板１の上にGaAsの極く薄い酸化
膜３が形成される。この酸化膜３は、上述のエ
ツチング、リンス及び乾燥という工程中にGa
とAsがそれぞれ酸素と結合して酸化物ができ、
これらの酸化物の混晶が酸化膜３として形成さ
れることが既に知られている。なお、酸化膜３
は約600度程度で熱分解してしまうので、以後
の結晶成長には悪影響を及ぼすことはない。

更に事前準備として、MBE装置内を高真空
状態にし、基板ホルダーの温度を次に述べる保
護膜４の結晶成長温度（約100°〜400℃程度）
まで上げる。

次に、本発明の特徴である。保護膜４を酸化
膜３の上に形成する。具体的には、上記基本ホ
ルダの温度が保護膜４の結晶成長温度（例え
ば、300℃とする）になつた時点で、As分子線
及びCa分子線を照射することにより第１図ｂ
の如き酸化膜３の上にGaAs多結晶膜すなわち
保護膜４が形成される。

このGaAs保護膜４は、GaAlAs層２の結晶
成長温度である約700度程度になつてもGaAs
基板１の表面が直ちに熱分解してその表面が劣
化しないようにGaAs基板１の表面を保護する
ために設けられたものである。

なお、GaAs保護膜４を形成する場合の膜厚
t_Gは特に限定するものではないが、次のの工
程で述べるGaAs保護膜４の除去容易性から言
えば数分で除去できる程度が好ましい。例えば
GaAlAs層２の結晶成長温度が700℃ならば保
護膜４の膜厚t_Gは約500Åとした場合、約５分
程度で除去できる。このGaAs保護膜４の膜厚
t_Gは保護膜除去温度即ち結晶成長温度Ｔ（絶対
温度）に関係し、次の近似式で表すことができ
る。

t_G３×10¹⁷exp（−33000／Ｔ）〔Å〕 ……(1) なお所望の膜厚t_Gを得るにはAs分子線量、
Ga分子線量及び各々の照射時間を調整すれば
良い。

GaAs基板１がGaAs保護膜４で保護された
後、As分子線を照射したまま、GaAlAs層２の
結晶成長温度である約700度まで上昇させ、そ
の温度を数分間（例えば、約５分程度）保持す
る。この結晶成長温度（約700度）を数分間保
持すると、第１図ｃの如くGaAs保護膜４が熱
分解により除去されると共に、次いで酸化膜３
も同様に熱分解し除去されてGaAs基板１のみ
にすることができる。

この様子は反射電子線回折像を利用して観測
することが可能であり、反射電子線回折像が環
状の回折像から点もしくは線状の回折像に変化
することにより、GaAs保護膜４及び酸化膜３
が完全に除去されたことを判断することができ
る。

従つて、の工程の後に直ちにGa及びAl分
子線の照射をすることにより、第１図ｄの如き
GaAs基板１の上にGaAlAs層２を成長するこ
とができる。

この方法により、GaAs基板１とGaAlAs層２
との結晶表面には結晶欠陥がほとんど生ぜず、良
好な結晶成長が行える。また、As分子線量も最
初からGaAlAs層２の結晶成長に必要な量だけを
照射しておけば良いので、As分子線用は１本で
済ませることができる。

なお、上述の説明では、GaAlAs層２を一層成
長する場合にとり説明したが、GaAs層や
GaAIAs層の多層構造であつても良く、かつ基板
及び成長層の導電型あるいは不純物濃度等に関係
なく実施することができる。

またInP基板上へInGaAs、InAlAs、
InGaAlAsあるいはそれらの組み合わせによる多
層膜を結晶成長する際は、InAs保護膜またはInP
保護膜を用いれば良い。

更に、その他の−族または−族化合物
半導体の組合わせに際しても、結晶成長温度であ
る容易に除去できる組成の化合物半導体層を保護
膜として用いることにより適用可能である。

実施例 ２ 結晶欠陥が生じる１要因である成長結晶表面が
大気中あるいは低真空雰囲気中にさらされる場合
について、静電誘導型トランジスタの作製工程を
例にとり説明する。

第２図は本発明による他の実施例であり、
GaAsを用いた静電誘導型トランジスタを製造す
る場合の成長工程を説明するための図である。

第２図ａはn⁺−GaAs基板５の上に通常の分
子線成長方法によりn⁺−GaAs層６及びn^-−
GaAs層７を結晶成長したものである。（１回
目の結晶成長）。従来では、次にこの１回目の
結晶成長が終了したウエハを大気又は低真空中
に取り出して、不純物の拡散もしくはイオン注
入の工程に入るが、本発明では、その前に次の
工程を行う。

１回目の結晶成長時に成長室内温度が600℃
になつているものを保護膜結晶成長温度（約
100〜400℃程度）まで成長室内温度を下げ、本
発明の特徴であるGaAsまたはInAsの多結晶膜
すなわち保護膜４を第２図ｂの如くn^-−GaAs
層７の上に形成する。

ここで、GaAs保護膜４またはInAs保護膜の
いずれを用いるかは、後述のの工程における
２回目の結晶成長温度によつて決まる。これは
GaAs保護膜４とInAs保護膜とでは熱による分
解温度が異なるためであり、後述のように、こ
の保護膜４は熱分解により取り除く必要があ
る。従つて、２回目の結晶成長温度が700度以
下の場合にはInAs保護膜を用い、700度以上の
場合にはGaAs保護膜４あるいはInAs保護膜を
用いた方が良い。

また、各保護膜の膜厚も２回目の結晶成長温
度等に関連するが、その膜厚は本発明を限定す
るものではない。例えば、結晶成長温度が700
度の時は各保護膜４の膜厚を約500Å程度とす
れば約５分程度で除去できる。この保護膜の膜
厚は上述のように結晶成長温度即ち保護膜除去
温度によつて変わり、膜厚の近似式は次の通り
である。

GaAs保護膜の膜厚t_G (1)式と同様である。

InAs保護膜の膜厚t_I t_G１×10¹⁷exp（−29000／Ｔ）〔Å〕 ……(2) 保護膜４の付いたウエハを分子線成長室から
大気中に取り出し、窒化シリコン膜５を保護膜
４の上に形成した後、フオトリソグラフイによ
り所望の個所の窒化シリコン膜８を除去する。
窒化シリコン膜５をマスクとして、例えば、カ
ドミニウム（Cd）を第２図ｃの如く保護膜４
を通過してGaAs層７まで拡散し、Gd拡散領域
９を形成する。

この場合、従来はGaAs層７の結晶表面が大
気中に取り出されるため、結晶欠陥を生じてい
たが、本発明の如く、GaAs層７の結晶表面を
保護膜４で保護してから大気中に取り出される
ので、GaAs層７の表面を大気に直接さらされ
る悪影響から保護することができる。

次に、従来の方法により窒化シリコン膜８を
除去する。従つて、第２図ｄの如く、保護膜４
が再び大気中にさらされる。

の工程のウエハを再び高真空中の分子線成
長室に戻し、２回目の成長温度まで上げ、成長
温度に達してから約５分間保持する。これによ
り、保護膜４は成長温度で熱分解し完全に除去
される。この際保護膜４の除去状況は、反射電
子線回折像が環状パターンから線状に変化する
ことで知ることができる。

の工程の後直ちに、従来の方法により
n^-GaAs層１０及びn⁺−GaAs層１１を順次結
晶成長（２回目）することにより、第２図ｅの
如き構造を有する静電誘導型トランジスタを作
製することができる。なお、n⁺−GaAs基板５
はソース、カドミウム拡散領域９はゲート、
n⁺−GaAs層１１はドレインにそれぞれ対応す
る。

以上のように、本発明は大気中にウエハを取り
出す前に結晶表面に保護膜４を設け、高真空雰囲
気にウエハが戻された時点で保護膜４を除去し直
ちに所要の半導体層の分子線エピタキシヤル成長
をすることにより結晶欠陥の生成を防止したもの
である。

なお、上述の説明では静電誘導型トランジスタ
を例にとり説明したが、この静電誘導型トランジ
スタの製造方法に限定されることなく、他の三次
元構造の集積回路等の製造方法の如き、成長結晶
表面が大気中あるいは低真空雰囲気にさらされる
製造工程を含む分子線エピタキシヤル成長法にて
全て適用できることは言うまでもない。

なお、本実施例においてもn⁺−GaAs基板の上
にn⁺−GaAs層を結晶成長する際には実施例１で
説明した如く、GaAs保護膜４を設けてから結晶
成長した方が良いことは言うまでもない。

また、適用範囲も実施例１と全く同様であり、
GaAs基板上へのGaAs及びGoAlAsの多層構造、
InP基板上へのInGaAs、InAlAs、InGaAlAsあ
るいはそれらの組み合わせによる多層膜を用いた
装置（但し、この場合の保護膜はInAsまたはInP
を用いるのが望ましい。）、上記以外の−族ま
たは−族化合物半導体の組み合わせによる結
晶成長、及び、結晶成長層の導電型に関係なく適
用することができる。

（発明の効果） 以上説明したように、本発明は結晶欠陥を生じ
る要因となる基板上への結晶成長時あるいはウエ
ハを大気中か低真空雰囲気にさらす場合におい
て、保護膜を基板上あるいはウエハ上に一旦成長
させたのち、次の工程を行うことにより、結晶欠
陥の極めて少ないデバイスを作製することができ
る。従つて、本発明は従来技術による結晶欠陥に
よる歩留りの低下とデバイス特性の劣化を改善す
ることができるので、高信頼のデバイスを作製で
き、かつ分子線エピタキシヤル成長装置内の分子
線源も少なくて済む経済性を有するので、その効
果は極めて大である。

【図面の簡単な説明】

第１図は本発明による一実施例としてGaAs基
板の上にGaAlAs層を結晶成長する場合の工程を
説明するための断面略図、第２図は本発明による
他の実施例による他の実施例として静電誘電型ト
ランジスタの製造工程を説明するための断面略
図、第３図は本発明に用いる分子線エピタキシヤ
ル成長装置の主要部を示す断面略図である。 １……GaAs基板、２……GaAlAs層、３……
酸化膜、４……保護膜、５……n⁺−GaAs基板、
６……n⁺−GaAs層、７……n^-−GaAs層、８…
…窒化シリコン膜、９……Cd拡散領域、１０…
…ｎ−GaAs層、１１……n⁺−GaAs層、２１…
…成長室、２２……真空ポンプ部、２３……基板
ホルダ、２４，２５，２６……分子線源、２７…
…基板。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板上に分子線を照射して少なくとも
   一層の半導体結晶の成長を行う分子線エピタキシ
   ヤル成長方法において、前記結晶の成長温度近傍
   の熱分解温度を有する化合物半導体多結晶層を前
   記基板上もしくは該基板上に形成された最上層の
   半導体層上に該基板もしくは該最上層が前記結晶
   の成長温度以下の状態で保護膜として形成する第
   １の工程と、前記基板もしくは前記最上層の温度
   を前記結晶の成長温度まで上昇させる第２の工程
   と、前記結晶の成長温度を保持することにより前
   記保護膜を熱分解で除去する第３の工程と、該第
   ３の工程により前記保護膜を除去した後に直ちに
   爾後の半導体層の成長を行う第４の工程とを含む
   ことを特徴とする分子線エピタキシヤル成長方
   法。 ２ 前記保護膜が前記基板上に形成されることを
   特徴とする特許請求の範囲第１項記載の分子線エ
   ピタキシヤル成長方法。 ３ 前記保護膜が前記基板に形成された一つの半
   導体層上又は該基板に形成された複数の半導体層
   のうちの最上層上に形成されることを特徴とする
   特許請求の範囲第１項記載の分子線エピタキシヤ
   ル成長方法。