JP3205575B2 - トランジスタ及び結晶成長方法 - Google Patents
トランジスタ及び結晶成長方法Info
- Publication number
- JP3205575B2 JP3205575B2 JP23307691A JP23307691A JP3205575B2 JP 3205575 B2 JP3205575 B2 JP 3205575B2 JP 23307691 A JP23307691 A JP 23307691A JP 23307691 A JP23307691 A JP 23307691A JP 3205575 B2 JP3205575 B2 JP 3205575B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- layer
- inalas
- molecular beam
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高速に動作するトラン
ジスタ及びこのトランジスタの製造に用いることのでき
るＩｎＰ基板上に高抵抗のＩｎＡｌＡｓのエピタキシャ
ル層を形成するための結晶成長方法に関する。
ジスタ及びこのトランジスタの製造に用いることのでき
るＩｎＰ基板上に高抵抗のＩｎＡｌＡｓのエピタキシャ
ル層を形成するための結晶成長方法に関する。
【０００２】
【従来の技術】近年、高速動作トランジスタ実現のため
に、ＩｎＡｌＡｓ／ＩｎＧａＡｓ積層膜を用いたトラン
ジスタの研究が活発に行われている。これは、ＩｎＡｌ
Ａｓ層がＩｎＧａＡｓ層により形成されるチャネルに対
して、十分高抵抗のバッファ層となるからであり、また
ＩｎＡｌＡｓ層はＩｎＧａＡｓ層に比して十分電子親和
力が小さく、禁制幅が大きくなるからである。
に、ＩｎＡｌＡｓ／ＩｎＧａＡｓ積層膜を用いたトラン
ジスタの研究が活発に行われている。これは、ＩｎＡｌ
Ａｓ層がＩｎＧａＡｓ層により形成されるチャネルに対
して、十分高抵抗のバッファ層となるからであり、また
ＩｎＡｌＡｓ層はＩｎＧａＡｓ層に比して十分電子親和
力が小さく、禁制幅が大きくなるからである。
【０００３】このＩｎＡｌＡｓ／ＩｎＧａＡｓ積層膜は
ＩｎＰ基板上にＩｎＡｌＡｓ層がエピタキシャル成長さ
れ、この上にＩｎＧａＡｓ層がエピタキシャル成長され
て作製される。この際、ＩｎＰ基板には例えば以下のよ
うな前処理が施される。
ＩｎＰ基板上にＩｎＡｌＡｓ層がエピタキシャル成長さ
れ、この上にＩｎＧａＡｓ層がエピタキシャル成長され
て作製される。この際、ＩｎＰ基板には例えば以下のよ
うな前処理が施される。
【０００４】すなわち、ＩｎＰ基板を導入室より分子線
エピタキシ装置に導入され、直ちに高真空下の予備室に
導入されて約３００℃予備加熱が施される。これは、Ｉ
ｎＰ基板表面に物理的に吸着したＨ2Ｏ等の不純物を取
り除くためである。予備加熱を終えたＩｎＰ基板は、高
真空下の通路を通り、高真空下の成長室に導入される。
成長室に導入されたＩｎＰ基板は、大気中あるいはエッ
チング作業中に形成された自然酸化膜に覆われている。
しかし、この酸化膜は予備室での予備加熱では取り除く
ことができない。このためＩｎＰ基板は清浄表面を得る
ために更に成長室内でＡｓ4分子線を基板表面に照射さ
れながらより高温の約５６０℃で一定時間加熱される。
これはＩｎＰ基板は、酸化膜を取り除くためにＩｎＰの
分解温度以上の温度に加熱する必要があるためである。
従って、ＩｎＰ基板表面の酸化膜除去の際ＩｎＰは分解
される。その結果蒸気圧の高いＰのみが蒸発し、Ｉｎが
析出される結果となる。このため基板表面にＡｓ4分子
線が照射されるようにしておき、Ｐ原子が抜けた格子位
置をＡｓ原子が埋めることによりＩｎの析出を防ぎなが
ら基板の自然酸化膜を除去し清浄表面を得ている。次い
で、このＩｎＰ基板上にＩｎＡｌＡｓ層がエピタキシャ
ル成長される。
エピタキシ装置に導入され、直ちに高真空下の予備室に
導入されて約３００℃予備加熱が施される。これは、Ｉ
ｎＰ基板表面に物理的に吸着したＨ2Ｏ等の不純物を取
り除くためである。予備加熱を終えたＩｎＰ基板は、高
真空下の通路を通り、高真空下の成長室に導入される。
成長室に導入されたＩｎＰ基板は、大気中あるいはエッ
チング作業中に形成された自然酸化膜に覆われている。
しかし、この酸化膜は予備室での予備加熱では取り除く
ことができない。このためＩｎＰ基板は清浄表面を得る
ために更に成長室内でＡｓ4分子線を基板表面に照射さ
れながらより高温の約５６０℃で一定時間加熱される。
これはＩｎＰ基板は、酸化膜を取り除くためにＩｎＰの
分解温度以上の温度に加熱する必要があるためである。
従って、ＩｎＰ基板表面の酸化膜除去の際ＩｎＰは分解
される。その結果蒸気圧の高いＰのみが蒸発し、Ｉｎが
析出される結果となる。このため基板表面にＡｓ4分子
線が照射されるようにしておき、Ｐ原子が抜けた格子位
置をＡｓ原子が埋めることによりＩｎの析出を防ぎなが
ら基板の自然酸化膜を除去し清浄表面を得ている。次い
で、このＩｎＰ基板上にＩｎＡｌＡｓ層がエピタキシャ
ル成長される。
【０００５】このＩｎＡｌＡｓ層はＩｎＰ基板との格子
整合を図るために、通常ＡｌＡｓの組成比が０．４８と
なるように選ばれる。そして、このようにＡｌＡｓの組
成比が高い場合には、基板温度が一定温度以上になると
分子線エピタキシャル法による成長中にＡｌがｎＴｙｐ
ｅの不純物を取り込んでＩｎＡｌＡｓ層がｎ型となるの
で、基板温度はあまり高くならないように設定される。
整合を図るために、通常ＡｌＡｓの組成比が０．４８と
なるように選ばれる。そして、このようにＡｌＡｓの組
成比が高い場合には、基板温度が一定温度以上になると
分子線エピタキシャル法による成長中にＡｌがｎＴｙｐ
ｅの不純物を取り込んでＩｎＡｌＡｓ層がｎ型となるの
で、基板温度はあまり高くならないように設定される。
【０００６】例えば、図６に示すように、約５６０℃に
加熱されて自然酸化膜の除去されたＩｎＰ基板が、Ｉｎ
ＡｌＡｓ層の最適成長温度（図では３５０℃）まで冷却
され、この後、ＩｎとＡｌのシャッタが開けられた基板
にＩｎとＡｌの分子線が照射されてＩｎＡｌＡｓ層がエ
ピタキシャル成長される。尚、Ａｓの供給は先のＡｓ4
分子線がそのまま用いられる。
加熱されて自然酸化膜の除去されたＩｎＰ基板が、Ｉｎ
ＡｌＡｓ層の最適成長温度（図では３５０℃）まで冷却
され、この後、ＩｎとＡｌのシャッタが開けられた基板
にＩｎとＡｌの分子線が照射されてＩｎＡｌＡｓ層がエ
ピタキシャル成長される。尚、Ａｓの供給は先のＡｓ4
分子線がそのまま用いられる。
【０００７】
【発明が解決しようとする課題】図６に示した従来方法
を用いると、ＡｌがｎＴｙｐｅの不純物を取り込むのを
防ぐことができて、十分に高抵抗のＩｎＡｌＡｓ膜が得
られる。しかしながら、ＩｎＰ基板を冷却していくと、
十分高温であった場合には基板から解離していた浮遊不
純物が、基板温度の低下と共に解離できなくなって冷却
中にＩｎＰ基板上に物理吸着される。また、酸化膜の除
去されたＩｎＰ基板表面から２〜３分子層では、Ｐが抜
けた後をＡｓが置換することでＩｎＡｓが形成されてお
り、基板表面は非常に不安定な状態となる。
を用いると、ＡｌがｎＴｙｐｅの不純物を取り込むのを
防ぐことができて、十分に高抵抗のＩｎＡｌＡｓ膜が得
られる。しかしながら、ＩｎＰ基板を冷却していくと、
十分高温であった場合には基板から解離していた浮遊不
純物が、基板温度の低下と共に解離できなくなって冷却
中にＩｎＰ基板上に物理吸着される。また、酸化膜の除
去されたＩｎＰ基板表面から２〜３分子層では、Ｐが抜
けた後をＡｓが置換することでＩｎＡｓが形成されてお
り、基板表面は非常に不安定な状態となる。
【０００８】このようなことから、図６に示した従来の
方法では非常に不安定なＩｎＰ表面層に浮遊不純物が吸
着することになって、エピタキシャル層と基板との界面
に非常に不安定な層が挿入されることになり、ＩｎＡｌ
Ａｓ層の上に２次元電子ガスが蓄積されるような積層構
造をエピタキシャル成長した場合に、電子濃度・電子移
動度の高い２次元電子ガスが再現良く得られないという
問題が生じる。
方法では非常に不安定なＩｎＰ表面層に浮遊不純物が吸
着することになって、エピタキシャル層と基板との界面
に非常に不安定な層が挿入されることになり、ＩｎＡｌ
Ａｓ層の上に２次元電子ガスが蓄積されるような積層構
造をエピタキシャル成長した場合に、電子濃度・電子移
動度の高い２次元電子ガスが再現良く得られないという
問題が生じる。
【０００９】そこで、図７に示すように約５６０℃に加
熱してＩｎＰ基板の自然酸化膜を除去した後、すぐに、
ＩｎとＡｌのシャッタを開けてＩｎＡｌＡｓ層のエピタ
キシャル成長を開始し、これと同時にＩｎＰ基板を３５
０℃になるように冷却する方法を用いてきた。この方法
によって、冷却中にＩｎＰ基板上に不純物が吸着される
ことがなく、ＩｎＡｌＡｓ層のエピタキシャル成長層を
冷却中に形成される下層はｎＴｙｐｅとなるものの、実
質的にバッファ層となる上層部は低温で成長されるの
で、上層では高抵抗のＩｎＡｌＡｓ層が得られるように
なった。
熱してＩｎＰ基板の自然酸化膜を除去した後、すぐに、
ＩｎとＡｌのシャッタを開けてＩｎＡｌＡｓ層のエピタ
キシャル成長を開始し、これと同時にＩｎＰ基板を３５
０℃になるように冷却する方法を用いてきた。この方法
によって、冷却中にＩｎＰ基板上に不純物が吸着される
ことがなく、ＩｎＡｌＡｓ層のエピタキシャル成長層を
冷却中に形成される下層はｎＴｙｐｅとなるものの、実
質的にバッファ層となる上層部は低温で成長されるの
で、上層では高抵抗のＩｎＡｌＡｓ層が得られるように
なった。
【００１０】しかしながら、このようにして作製された
ＩｎＡｌＡｓ層上にＩｎＧａＡｓ層を形成して作製され
る高電子移動度トランジスタも十分に満足する特性を示
さない。例えば、ドレイン電流遮断が不十分であった
り、ＩーＶ特性曲線にＫｉｎｋが生じたりする。ところ
が、これまでは何故このような素子特性の不良が生じる
のか、その原因が不明であった。そこで、素子構造を更
に検討した結果、ＩｎＡｌＡｓにより形成されるバッフ
ァ層部分に改良を加えると上記素子特性の不良がなくな
ることがわかった。
ＩｎＡｌＡｓ層上にＩｎＧａＡｓ層を形成して作製され
る高電子移動度トランジスタも十分に満足する特性を示
さない。例えば、ドレイン電流遮断が不十分であった
り、ＩーＶ特性曲線にＫｉｎｋが生じたりする。ところ
が、これまでは何故このような素子特性の不良が生じる
のか、その原因が不明であった。そこで、素子構造を更
に検討した結果、ＩｎＡｌＡｓにより形成されるバッフ
ァ層部分に改良を加えると上記素子特性の不良がなくな
ることがわかった。
【００１１】以上に鑑み、本発明は、ＩｎＰ基板とＩｎ
ＡｌＡｓバッファ層との界面構造に改良を加えることに
より、動作特性の良好なトランジスタを提供することを
目的とし、また、このようなトランジスタの作製を可能
とする結晶成長方法を提供することを目的とする。
ＡｌＡｓバッファ層との界面構造に改良を加えることに
より、動作特性の良好なトランジスタを提供することを
目的とし、また、このようなトランジスタの作製を可能
とする結晶成長方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の結晶成長方法
は、ＩｎＰ基板を加熱して自然酸化膜を除去する工程
と、該ＩｎＰ基板の温度を上記自然酸化膜除去時の温度
に維持して分子線エピタキシャル成長によりＩｎＡｌＡ
ｓの保護層を形成する工程と、該保護層の形成されたＩ
ｎＰ基板を、保護層の成長温度以下で、かつ、３５０℃
以上であるバッファ層の成長温度にまで降温する工程
と、前記バッファ層の成長温度に達した後、前記保護層
上にＩｎＡｌＡｓのバッファ層を分子線エピタキシャル
成長で形成する工程と、を有することを特徴とする。
は、ＩｎＰ基板を加熱して自然酸化膜を除去する工程
と、該ＩｎＰ基板の温度を上記自然酸化膜除去時の温度
に維持して分子線エピタキシャル成長によりＩｎＡｌＡ
ｓの保護層を形成する工程と、該保護層の形成されたＩ
ｎＰ基板を、保護層の成長温度以下で、かつ、３５０℃
以上であるバッファ層の成長温度にまで降温する工程
と、前記バッファ層の成長温度に達した後、前記保護層
上にＩｎＡｌＡｓのバッファ層を分子線エピタキシャル
成長で形成する工程と、を有することを特徴とする。
【００１３】上記ＩｎＡｌＡｓの保護層は、好ましくは
１００Å以下の厚みとするのが良い。
１００Å以下の厚みとするのが良い。
【００１４】上記保護層は、ＩｎＰ基板の自然酸化膜が
加熱除去された後すぐに形成されたものが良く、従っ
て、通常ｎ−Ｔｙｐｅとなる。
加熱除去された後すぐに形成されたものが良く、従っ
て、通常ｎ−Ｔｙｐｅとなる。
【００１５】本発明の結晶成長方法は、ＩｎＰ基板を加
熱して自然酸化膜を除去する工程と、該ＩｎＰ基板の温
度を上記自然酸化膜除去時の温度に維持して分子線エピ
タキシャル成長によりＩｎＡｌＡｓの保護層を形成する
工程と、該保護層の形成されたＩｎＰ基板を、バッファ
層の分子線エピタキシャル成長に適した温度にまで降温
する工程と、該成長に適した温度まで達した後、前記保
護層上にＩｎＡｌＡｓのバッファ層を分子線エピタキシ
ャル成長で形成する工程と、前記バッファ層上にチャネ
ル層と同じ温度で形成された第２のＩｎＡｌＡｓからな
る第２のバッファ層を分子線エピタキシャル成長により
形成する工程と、該第２のバッファ層にチャネル層を形
成する工程と、を有することを特徴とする。
熱して自然酸化膜を除去する工程と、該ＩｎＰ基板の温
度を上記自然酸化膜除去時の温度に維持して分子線エピ
タキシャル成長によりＩｎＡｌＡｓの保護層を形成する
工程と、該保護層の形成されたＩｎＰ基板を、バッファ
層の分子線エピタキシャル成長に適した温度にまで降温
する工程と、該成長に適した温度まで達した後、前記保
護層上にＩｎＡｌＡｓのバッファ層を分子線エピタキシ
ャル成長で形成する工程と、前記バッファ層上にチャネ
ル層と同じ温度で形成された第２のＩｎＡｌＡｓからな
る第２のバッファ層を分子線エピタキシャル成長により
形成する工程と、該第２のバッファ層にチャネル層を形
成する工程と、を有することを特徴とする。
【００１６】上記自然酸化膜除去のための基板温度は約
５６０℃が良く、高抵抗ＩｎＡｌＡｓ層成長時の基板温
度は約３５０℃が良い。また、保護層厚は１００Å以下
とするのが良い。
５６０℃が良く、高抵抗ＩｎＡｌＡｓ層成長時の基板温
度は約３５０℃が良い。また、保護層厚は１００Å以下
とするのが良い。
【００１７】
【作用】本発明のトランジスタでは、ＩｎＰ基板上に形
成されるＩｎＡｌＡｓの保護層が、ＩｎＰ基板表面を安
定に保つとともにＩｎＰ基板上への不純物の付着を防ぐ
とともに、この上に形成されるＩｎＡｌＡｓのバッファ
層の働きを良好にしてチャネル層内への電子の閉じ込め
を十分にするように働く。この作用は、保護層厚が１０
０Å以下で特に有効に働く。
成されるＩｎＡｌＡｓの保護層が、ＩｎＰ基板表面を安
定に保つとともにＩｎＰ基板上への不純物の付着を防ぐ
とともに、この上に形成されるＩｎＡｌＡｓのバッファ
層の働きを良好にしてチャネル層内への電子の閉じ込め
を十分にするように働く。この作用は、保護層厚が１０
０Å以下で特に有効に働く。
【００１８】本発明の結晶成長方法では、ＩｎＰ基板の
自然酸化膜が除去された後、基板温度を低下させること
なくＩｎＡｌＡｓの保護層が形成されるため、ＩｎＰ基
板界面付近への不純物の取り込みが少ない状態で保護層
が形成されるため、より良好な保護層となる。
自然酸化膜が除去された後、基板温度を低下させること
なくＩｎＡｌＡｓの保護層が形成されるため、ＩｎＰ基
板界面付近への不純物の取り込みが少ない状態で保護層
が形成されるため、より良好な保護層となる。
【００１９】また、保護層がこの後の基板冷却時に、Ｉ
ｎＰ基板表面への不純物の付着を防ぎ、ＩｎＡｌＡｓ保
護層表面への不純物の付着も少ない。また保護層表面が
不安定となることもない。従って、高抵抗で、この上に
形成される動作層に悪影響を与えることのない安定なＩ
ｎＡｌＡｓ層が形成される。
ｎＰ基板表面への不純物の付着を防ぎ、ＩｎＡｌＡｓ保
護層表面への不純物の付着も少ない。また保護層表面が
不安定となることもない。従って、高抵抗で、この上に
形成される動作層に悪影響を与えることのない安定なＩ
ｎＡｌＡｓ層が形成される。
【００２０】
【実施例】図１及び図２を用いた実施例により本発明の
トランジスタ及び結晶成長方法をさらに説明する。図１
は本実施例トランジスタの断面構造図、図２は本実施例
成長方法を説明する基板温度プロファイル図である。以
下、製造工程に従って説明する。
トランジスタ及び結晶成長方法をさらに説明する。図１
は本実施例トランジスタの断面構造図、図２は本実施例
成長方法を説明する基板温度プロファイル図である。以
下、製造工程に従って説明する。
【００２１】Ｆｅ添加半絶縁性ＩｎＰ基板１は、通常の
方法で脱脂、エッチングされ、分子線エピタキシャル装
置に導入される。その後半絶縁性ＩｎＰ基板は、高真空
（１×１０-9Ｔｏｒｒ）下の予備室で３００℃で予備加
熱され、比較的低温で解離可能な不純物が除去される。
その後、ＩｎＰ基板１は、高真空（１×１０-10Ｔｏｒ
ｒ）下の成長室に導入される。このときのＩｎＰ基板１
の温度は、室温程度までに降温されている。なお、成長
に用いられる各ソース材料のセルは成長速度が約１μｍ
／ｈｒに、分子線比Ａｓ／（Ｉｎ＋Ａｌ ｏｒ Ｇａ）
は約７となるようにセル温度を設定している。以下の基
板温度に関しての記述は、分子線エピタキシャル装置内
の絶対温度の測定が不可能なため、基板の投入電力、熱
電対出力電圧、放射温度計からの測定である。
方法で脱脂、エッチングされ、分子線エピタキシャル装
置に導入される。その後半絶縁性ＩｎＰ基板は、高真空
（１×１０-9Ｔｏｒｒ）下の予備室で３００℃で予備加
熱され、比較的低温で解離可能な不純物が除去される。
その後、ＩｎＰ基板１は、高真空（１×１０-10Ｔｏｒ
ｒ）下の成長室に導入される。このときのＩｎＰ基板１
の温度は、室温程度までに降温されている。なお、成長
に用いられる各ソース材料のセルは成長速度が約１μｍ
／ｈｒに、分子線比Ａｓ／（Ｉｎ＋Ａｌ ｏｒ Ｇａ）
は約７となるようにセル温度を設定している。以下の基
板温度に関しての記述は、分子線エピタキシャル装置内
の絶対温度の測定が不可能なため、基板の投入電力、熱
電対出力電圧、放射温度計からの測定である。
【００２２】その後半絶縁性ＩｎＰ基板１は３００℃程
度まで温度勾配が一定になるように昇温される。基板面
内で温度が一定になるようにその温度で基板温度は約８
分間保持される。時間経過後、基板温度を再び温度勾配
一定に上昇させる。その際に２×１０-5Ｔｏｒｒ程度の
Ａｓ4分子線を基板に照射しておく。基板温度が５６０
℃迄上昇したら、その温度で約３分間保持する。通常は
この間にＩｎＰ基板１の自然酸化膜は、完全に除去され
ている。
度まで温度勾配が一定になるように昇温される。基板面
内で温度が一定になるようにその温度で基板温度は約８
分間保持される。時間経過後、基板温度を再び温度勾配
一定に上昇させる。その際に２×１０-5Ｔｏｒｒ程度の
Ａｓ4分子線を基板に照射しておく。基板温度が５６０
℃迄上昇したら、その温度で約３分間保持する。通常は
この間にＩｎＰ基板１の自然酸化膜は、完全に除去され
ている。
【００２３】その後も基板温度をそのまま保持し、Ｉｎ
とＡｌのシャッタを開けて、ＩｎとＡｌの分子線を基板
に照射することにより１００ÅＩｎＡｌＡｓ保護層２を
成長する。
とＡｌのシャッタを開けて、ＩｎとＡｌの分子線を基板
に照射することにより１００ÅＩｎＡｌＡｓ保護層２を
成長する。
【００２４】１００Å成長したらＩｎとＡｌのシャッタ
を閉じ、基板に照射されていた分子線を遮断することに
より成長中断をする。その間に基板温度を３５０℃に変
える。その後、基板温度が３５０℃±３℃程度になるま
でＡｓ4分子線を基板に照射しつつ成長中断を継続す
る。
を閉じ、基板に照射されていた分子線を遮断することに
より成長中断をする。その間に基板温度を３５０℃に変
える。その後、基板温度が３５０℃±３℃程度になるま
でＡｓ4分子線を基板に照射しつつ成長中断を継続す
る。
【００２５】基板温度が３５０℃±３℃程度になった
ら、ＩｎとＡｌ分子線を基板に照射し、約３８００Å程
度基板温度を固定しＩｎＡｌＡｓ層３を成長する。３８
００Å程度成長したら、再びＩｎとＡｌの分子線を遮断
することにより成長中断する。その間に基板温度を再び
５２０℃程度に変える。基板温度が５２０℃±３℃程度
になるまで成長中断を継続する。基板温度が５２０℃±
３℃程度になったら、ＩｎとＡｌ分子線を基板に照射
し、約１００Å程度意図的に不純物を添加しないＩｎＡ
ｌＡｓ層４を成長する。
ら、ＩｎとＡｌ分子線を基板に照射し、約３８００Å程
度基板温度を固定しＩｎＡｌＡｓ層３を成長する。３８
００Å程度成長したら、再びＩｎとＡｌの分子線を遮断
することにより成長中断する。その間に基板温度を再び
５２０℃程度に変える。基板温度が５２０℃±３℃程度
になるまで成長中断を継続する。基板温度が５２０℃±
３℃程度になったら、ＩｎとＡｌ分子線を基板に照射
し、約１００Å程度意図的に不純物を添加しないＩｎＡ
ｌＡｓ層４を成長する。
【００２６】次に基板温度を５２０℃に固定したまま、
通常の方法でＩｎＧａＡｓチャネル層５を２００Å、Ｉ
ｎＡｌＡｓスペーサ層６を１５Å、Ｓｉドープ（１×１
０１９ｃｍ−３）されたｎ型ＩｎＡｌＡｓ電子供給層７
を５０Å、ＩｎＡｌＡｓショットキー電極形成層８を３
００Å、Ｓｉドープ（１×１０１９ｃｍ−３）されたｎ
型ＩｎＧａＡｓオーミック電極形成層９を１００Å積層
する。これらの各層は、ＩｎＰ基板に格子整合するよう
にＩｎＧａＡｓ、ＩｎＡｌＡｓ各層の組成は、Ｉｎ
０．５３Ｇａ０．４７Ａｓ、Ｉｎ０．５２Ａｌ０．４８
Ａｓとした。
通常の方法でＩｎＧａＡｓチャネル層５を２００Å、Ｉ
ｎＡｌＡｓスペーサ層６を１５Å、Ｓｉドープ（１×１
０１９ｃｍ−３）されたｎ型ＩｎＡｌＡｓ電子供給層７
を５０Å、ＩｎＡｌＡｓショットキー電極形成層８を３
００Å、Ｓｉドープ（１×１０１９ｃｍ−３）されたｎ
型ＩｎＧａＡｓオーミック電極形成層９を１００Å積層
する。これらの各層は、ＩｎＰ基板に格子整合するよう
にＩｎＧａＡｓ、ＩｎＡｌＡｓ各層の組成は、Ｉｎ
０．５３Ｇａ０．４７Ａｓ、Ｉｎ０．５２Ａｌ０．４８
Ａｓとした。
【００２７】本実施例の高電子移動度トランジスタで
は、ＩｎＧａＡｓチャネル層５におけるＩｎＡｌＡｓス
ペーサ層６との界面近傍に２次元電子ガス層が形成され
る。なお、基板温度を３５０℃から５２０℃にまで変化
させて成長したのは、ＩｎＡｌＡｓ電子供給層５のドー
ピング特性を安定化させるためである。
は、ＩｎＧａＡｓチャネル層５におけるＩｎＡｌＡｓス
ペーサ層６との界面近傍に２次元電子ガス層が形成され
る。なお、基板温度を３５０℃から５２０℃にまで変化
させて成長したのは、ＩｎＡｌＡｓ電子供給層５のドー
ピング特性を安定化させるためである。
【００２８】このようにして作製したトランジスタで
は、ドレイン電流遮断不良及びエーレ曲線Ｋｉｎｋが生
じなかった。
は、ドレイン電流遮断不良及びエーレ曲線Ｋｉｎｋが生
じなかった。
【００２９】図３に本実施例と同条件でＩｎＰ基板上に
１μｍの厚さに形成したＩｎＡｌＡｓ層中の不純物濃度
の深さ方向分布の測定結果を示す。尚、１μｍのうち１
００ÅはＩｎＡｌＡｓ保護層である。図４に比較のため
に図７に示した方法を用いて保護層を設けることなくＩ
ｎＡｌＡｓ層を１μｍの厚さに形成した場合の同様の測
定結果を示す。
１μｍの厚さに形成したＩｎＡｌＡｓ層中の不純物濃度
の深さ方向分布の測定結果を示す。尚、１μｍのうち１
００ÅはＩｎＡｌＡｓ保護層である。図４に比較のため
に図７に示した方法を用いて保護層を設けることなくＩ
ｎＡｌＡｓ層を１μｍの厚さに形成した場合の同様の測
定結果を示す。
【００３０】図からわかるように、図７に示した方法で
作製したものでは、表面から１μｍの位置の基板界面付
近で不純物濃度が非常に大きくなっており、基板から約
０．２μｍの位置まで不純物の高濃度領域が存在し、こ
れに対して本実施例の方法で作製したものでは、不純物
の高濃度領域が存在していないことがわかる。
作製したものでは、表面から１μｍの位置の基板界面付
近で不純物濃度が非常に大きくなっており、基板から約
０．２μｍの位置まで不純物の高濃度領域が存在し、こ
れに対して本実施例の方法で作製したものでは、不純物
の高濃度領域が存在していないことがわかる。
【００３１】図５に本実施例のトランジスタにおいて、
ＩｎＡｌＡｓ層の厚みを５０Å，１００Å，１５０Åと
変えた場合の２次元電子ガス濃度とその電子移動度を示
した。尚、比較のために保護層を形成しない従来のトラ
ンジスタについての値も併記した。
ＩｎＡｌＡｓ層の厚みを５０Å，１００Å，１５０Åと
変えた場合の２次元電子ガス濃度とその電子移動度を示
した。尚、比較のために保護層を形成しない従来のトラ
ンジスタについての値も併記した。
【００３２】同図から、本実施例のトランジスタでは２
次元電子ガスの特性が向上していることがわかる。ま
た、同図から保護層厚は１００Å以下とするのが良いこ
とがわかった。
次元電子ガスの特性が向上していることがわかる。ま
た、同図から保護層厚は１００Å以下とするのが良いこ
とがわかった。
【００３３】
【発明の効果】本発明のトランジスタによれば、例えば
ドレイン電流遮断不良及びＩーＶ曲線のＫｉｎｋの発生
を防止でき、特性良好なトランジスタが得られる。
ドレイン電流遮断不良及びＩーＶ曲線のＫｉｎｋの発生
を防止でき、特性良好なトランジスタが得られる。
【００３４】また、本発明の結晶成長方法によれば、本
発明トランジスタで用いられるＩｎＡｌＡｓ保護層及び
ＩｎＡｌＡｓバッファ層を特性良く作製できる。また、
このＩｎＡｌＡｓ層上に２次元電子ガス構造を形成する
と、２次元電子ガスの電子移動度、電子濃度を大きくで
き、さらに安定にできる。
発明トランジスタで用いられるＩｎＡｌＡｓ保護層及び
ＩｎＡｌＡｓバッファ層を特性良く作製できる。また、
このＩｎＡｌＡｓ層上に２次元電子ガス構造を形成する
と、２次元電子ガスの電子移動度、電子濃度を大きくで
き、さらに安定にできる。
【００３５】尚、本発明のトランジスタの構造は高電子
移動度トランジスタ、ＭＥＳＦＥＴ等広くトランジスタ
に利用でき、本発明の結晶成長方法は、ＩｎＰ基板上に
高抵抗で安定なＩｎＡｌＡｓ層をエピタキシャル成長す
る方法として広く利用できる。
移動度トランジスタ、ＭＥＳＦＥＴ等広くトランジスタ
に利用でき、本発明の結晶成長方法は、ＩｎＰ基板上に
高抵抗で安定なＩｎＡｌＡｓ層をエピタキシャル成長す
る方法として広く利用できる。
【図１】本発明実施例のトランジスタの概略断面構造図
である。
である。
【図２】本発明実施例の結晶成長方法を説明する温度プ
ロファイル図である。
ロファイル図である。
【図３】実施例ＩｎＡｌＡｓ不純物濃度深さ方向分布を
示す図である。
示す図である。
【図４】比較例ＩｎＡｌＡｓ層の不純物濃度深さ方向分
布を示す図である。
布を示す図である。
【図５】ＩｎＡｌＡｓ保護層厚と２次元電子ガス特性と
の関係を示す図である。
の関係を示す図である。
【図６】従来の結晶成長方法を説明する温度プロファイ
ル図である。
ル図である。
【図７】本発明以前の結晶成長方法を説明する温度プロ
ファイル図である。
ファイル図である。
１ ＩｎＰ基板 ２ ＩｎＡｌＡｓ保護層 ３ ＩｎＡｌＡｓ層 ４ ＩｎＡｌＡｓ層 ５ ＩｎＧａＡｓチャネル層 ６ ＩｎＡｌＡｓスペーサ層 ７ ＩｎＡｌＡｓ電子供給層 ８ ＩｎＡｌＡｓショットキー電極形成層 ９ ＩｎＧａＡｓオーミック電極形成層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−111672（ＪＰ，Ａ) 特開 昭53−91571（ＪＰ，Ａ) 特開 平２−275642（ＪＰ，Ａ) Ｍ．Ｊ．Ｄｅｌａｎｅｙ，Ａ．Ｓ．Ｂ ｒｏｗ，Ｕ．Ｋ．Ｍｉｓｈｒａ，Ｃ. Ｓ．Ｃｈｏｕ，Ｌ．Ｅ．Ｌａｒｓｏｎ, Ｌ．Ｎｇｕｙｅｎ，Ｊ．Ｊｅｎｓｅｎ “ＬＯＷ ＴＥＭＰＥＲＡＴＵＲＥ Ｍ ＢＥ ＧＲＯＷＴＨ ＯＦ ＧａＡＳ ａｎｄ ＡｌＩｎＡｓ ＦＯＲ ＨＩＧ Ｈ ＳＰＥＥＤ ＤＥＶＩＣＥＳ”，Ｈ ｉｇｈ Ｓｐｅｅｄ Ｓｅｍｉｃｏｎｄ ｕｃｔｏｒ Ｄｅｖｉｃｅｓ ａｎｄ Ｃｉｒｃｕｉｔｓ，1989，ＰＲＯＣＥＥ ＤＩＮＧＳ，（米），ＩＥＥＥ／Ｃｏｍ ｅｌｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ａｄｖａｎｃｅｄ Ｃｏｎｃｅｐｔｓ ｉｎ，1989，ｐ．64−72 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/778 H01L 21/203 H01L 21/338 H01L 29/812 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (4)
- 【請求項１】 加熱して自然酸化膜を除去したＩｎＰ基
板上に、前記自然酸化膜除去時の温度に維持して分子線
エピタキシャル成長によりＩｎＡｌＡｓの保護層を形成
し、 該保護層上に、保護層の成長温度以下で、かつ、３５０
℃以上であるバッファ層の成長温度にまで降温して、前
記バッファ層の成長温度に達した後、前記保護層上にＩ
ｎＡｌＡｓのバッファ層を分子線エピタキシャル成長で
形成する結晶成長方法を用いて作製したことを特徴とす
るトランジスタ。 - 【請求項２】 ＩｎＰ基板上に分子線エピタキシャル成
長によるＩｎＡｌＡｓの保護層が形成され、該保護層上
に分子線エピタキシャル成長によるＩｎＡｌＡｓのバッ
ファ層が前記保護層より低い成長温度で形成され、該バ
ッファ層上に分子線エピタキシャル成長によるチャネル
層と同じ成長温度で形成された第２のＩｎＡｌＡｓから
なる第２のバッファ層が形成され、該第２のバッファ層
上にチャネル層が形成されていることを特徴とするトラ
ンジスタ。 - 【請求項３】 ＩｎＰ基板を加熱して自然酸化膜を除去
する工程と、 該ＩｎＰ基板の温度を上記自然酸化膜除去時の温度に維
持して分子線エピタキシャル成長によりＩｎＡｌＡｓの
保護層を形成する工程と、 該保護層の形成されたＩｎＰ基板を、保護層の成長温度
以下で、かつ、３５０℃以上であるバッファ層の成長温
度にまで降温する工程と、 前記バッファ層の成長温度に達した後、前記保護層上に
ＩｎＡｌＡｓのバッファ層を分子線エピタキシャル成長
で形成する工程と、を有することを特徴とする結晶成長
方法。 - 【請求項４】 ＩｎＰ基板を加熱して自然酸化膜を除去
する工程と、 該ＩｎＰ基板の温度を上記自然酸化膜除去時の温度に維
持して分子線エピタキシャル成長によりＩｎＡｌＡｓの
保護層を形成する工程と、 該保護層の形成されたＩｎＰ基板を、バッファ層の分子
線エピタキシャル成長に適した温度にまで降温する工程
と、 該成長に適した温度まで達した後、前記保護層上にＩｎ
ＡｌＡｓのバッファ層を分子線エピタキシャル成長で形
成する工程と、 前記バッファ層上にチャネル層と同じ温度で形成された
第２のＩｎＡｌＡｓからなる第２のバッファ層を分子線
エピタキシャル成長により形成する工程と、 該第２のバッファ層上にチャネル層を形成する工程と、
を有することを特徴とする結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23307691A JP3205575B2 (ja) | 1991-09-12 | 1991-09-12 | トランジスタ及び結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23307691A JP3205575B2 (ja) | 1991-09-12 | 1991-09-12 | トランジスタ及び結晶成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574820A JPH0574820A (ja) | 1993-03-26 |
| JP3205575B2 true JP3205575B2 (ja) | 2001-09-04 |
Family
ID=16949428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23307691A Expired - Fee Related JP3205575B2 (ja) | 1991-09-12 | 1991-09-12 | トランジスタ及び結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3205575B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200528589A (en) * | 2004-02-17 | 2005-09-01 | Nikko Materials Co Ltd | Vapor-phase deposition method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63111672A (ja) * | 1986-10-30 | 1988-05-16 | Fujitsu Ltd | 電界効果半導体装置 |
| JP2650411B2 (ja) * | 1989-04-17 | 1997-09-03 | 日立電線株式会社 | 電界効果トランジスタ |
-
1991
- 1991-09-12 JP JP23307691A patent/JP3205575B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｍ．Ｊ．Ｄｅｌａｎｅｙ，Ａ．Ｓ．Ｂｒｏｗ，Ｕ．Ｋ．Ｍｉｓｈｒａ，Ｃ．Ｓ．Ｃｈｏｕ，Ｌ．Ｅ．Ｌａｒｓｏｎ，Ｌ．Ｎｇｕｙｅｎ，Ｊ．Ｊｅｎｓｅｎ"ＬＯＷ ＴＥＭＰＥＲＡＴＵＲＥ ＭＢＥ ＧＲＯＷＴＨ ＯＦ ＧａＡＳ ａｎｄ ＡｌＩｎＡｓ ＦＯＲ ＨＩＧＨ ＳＰＥＥＤ ＤＥＶＩＣＥＳ"，Ｈｉｇｈ Ｓｐｅｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ａｎｄ Ｃｉｒｃｕｉｔｓ，１９８９，ＰＲＯＣＥＥＤＩＮＧＳ，（米），ＩＥＥＥ／Ｃｏｍｅｌｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ａｄｖａｎｃｅｄ Ｃｏｎｃｅｐｔｓ ｉｎ，１９８９，ｐ．６４−７２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0574820A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756320B2 (en) | Method of forming article comprising an oxide layer on a GaAs-based semiconductor structure | |
| US4960728A (en) | Homogenization anneal of II-VI compounds | |
| JP3205575B2 (ja) | トランジスタ及び結晶成長方法 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| Fink et al. | AlInAs/GalnAs/AlInAs MODFETs fabricated on InP and on GaAs with metamorphic buffer-a comparison | |
| JP2005251820A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH09246527A (ja) | 半導体装置 | |
| JP2530496B2 (ja) | 半導体ヘテロ構造およびその製造方法 | |
| JP3211227B2 (ja) | ＧａＡｓ層の表面安定化方法、ＧａＡｓ半導体装置の製造方法および半導体層の形成方法 | |
| JP3083683B2 (ja) | 半導体装置 | |
| US6214678B1 (en) | Growth technique for low noise high electron mobility transistors by metal organic vapor phase epitaxy | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP2905008B2 (ja) | 半導体装置の製造方法 | |
| JP2844853B2 (ja) | 半導体装置の製造方法 | |
| JPH0774100A (ja) | 半導体装置の製造方法 | |
| JPH0684958A (ja) | ＩｎＰ系電界効果型半導体装置 | |
| JP2633009B2 (ja) | 化合物半導体電界効果トランジスタとその製造方法 | |
| JP3275483B2 (ja) | 電界効果型トランジスタ用エピタキシャルウエハの製造方法 | |
| KR950002178B1 (ko) | 실리콘기판상에 성장된 GaAs에피택셜층의 유기금속화학증착법에 의한 델타-도핑형성방법 | |
| JP2917690B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH06224226A (ja) | 化合物半導体装置の製造方法及び化合物半導体装置 | |
| JP3121671B2 (ja) | 半導体装置の製造方法 | |
| Köhler et al. | Modulation doped inverted and normal GaAs/AlxGa1− xAs heterostructures: influence of Si-segregation on the two-dimensional electron gas | |
| JPH07312421A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0473609B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |