JPH0774100A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0774100A JPH0774100A JP23886793A JP23886793A JPH0774100A JP H0774100 A JPH0774100 A JP H0774100A JP 23886793 A JP23886793 A JP 23886793A JP 23886793 A JP23886793 A JP 23886793A JP H0774100 A JPH0774100 A JP H0774100A
- Authority
- JP
- Japan
- Prior art keywords
- growth
- layer
- ingaas
- channel
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 ＧａＡｓ基板上で歪ＩｎＧａＡｓをチャンネ
ルとする２ＤＥＧＦＥＴのチャンネルＩｎ組成を増加さ
せる。 【構成】 ＭＢＥ法により、半絶縁性ＧａＡｓ基板１上
にＧａＡｓバッファ層２を６００℃で形成後、基板温度
を４９０℃以下に下げ、ＩｎＧａＡｓチャンネル層３お
よびＡｌＧａＡｓスペーサ層４を形成後、６００℃へ昇
温後、Ｎ−ＡｌＧａＡｓ電子供給層５およびＮ−ＧａＡ
ｓコンタクト層６を形成する。ＡｌＧａＡｓスペーサ層
の厚みは３分子層厚以上にする。
ルとする２ＤＥＧＦＥＴのチャンネルＩｎ組成を増加さ
せる。 【構成】 ＭＢＥ法により、半絶縁性ＧａＡｓ基板１上
にＧａＡｓバッファ層２を６００℃で形成後、基板温度
を４９０℃以下に下げ、ＩｎＧａＡｓチャンネル層３お
よびＡｌＧａＡｓスペーサ層４を形成後、６００℃へ昇
温後、Ｎ−ＡｌＧａＡｓ電子供給層５およびＮ−ＧａＡ
ｓコンタクト層６を形成する。ＡｌＧａＡｓスペーサ層
の厚みは３分子層厚以上にする。
Description
【０００１】
【産業上の利用分野】本発明は、Ｉｎを含有する半導体
層で形成される半導体装置の製造方法に関する。
層で形成される半導体装置の製造方法に関する。
【０００２】
【従来の技術】分子線エピタキシー（ＭＢＥ）法、有機
金属気相成長（ＭＯＣＶＤ）法等により作製される、Ｇ
ａＡｓ基板上のＡｌＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ
系材料、ＩｎＰ基板上のＡｌＩｎＡｓ／ＩｎＧａＡｓ系
材料等は、民生用品であるトランジスタ、レーザダイオ
ード等に広く用いられている。この中で、ＧａＡｓ基板
上において歪ＩｎＧａＡｓを用いる構造は、１μｍ近傍
でのレーザダイオードに活用され、また歪ＩｎＧａＡｓ
をチャンネルとする二次元電子ガス電界効果トランジス
タ（２ＤＥＧＦＥＴ）は、低雑音ＦＥＴ、パワーＦＥＴ
等において広く製品レベルで用いられている。図４は、
従来の歪ＩｎＧａＡｓ層をチャンネルとする２ＤＥＧＦ
ＥＴ成長層の断面図と、これをＭＢＥにより作製する時
の標準的な成長法を説明したものである。この構造は、
半絶縁性ＧａＡｓ基板１上に、成長温度６００℃でＧａ
Ａｓバッファ層２を８０００オングストローム成長後、
Ａｓビームを照射しながら成長中断を行い、基板温度を
チャンネル成長用の温度（Ｔ2）５３０℃程度へ下げ、
ＩｎＧａＡｓチャンネル層３を成長する。その後、１０
オングストロームのＡｌＧａＡｓスペーサ層４、４００
オングストロームのＮ−ＡｌＧａＡｓ電子供給層５、さ
らに８００オングストロームのＮ−ＧａＡｓコンタクト
層６を成長する。歪ＩｎＧａＡｓチャンネル層３の成長
中において、基板温度を５５０℃程度以上にすると、Ｉ
ｎ原子の成長表面からの再蒸発が起こるため、通常この
層は５３０℃程度で成長する。一方、チャンネル層以降
のＡｌＧａＡｓは、良好な結晶性を得るには比較的高い
温度を要するために、従来ではＡｌＧａＡｓスペーサ層
４の成長開始と同時に基板温度を５３０℃から６００℃
程度まで急激に上昇させる。用いられるＡｌ組成は０．
２から０．３であり、Ｎ型層の形成には、Ｓｉを濃度２
×１０18ｃｍ-3程度ドーピングして用いる。標準的に用
いられるチャンネル層３のＩｎ組成は０．１５程度、そ
の厚みは１５０オングストローム程度である。なお、成
長中に用いるＡｓ分圧は約１．５×１０-5Torrである。
金属気相成長（ＭＯＣＶＤ）法等により作製される、Ｇ
ａＡｓ基板上のＡｌＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ
系材料、ＩｎＰ基板上のＡｌＩｎＡｓ／ＩｎＧａＡｓ系
材料等は、民生用品であるトランジスタ、レーザダイオ
ード等に広く用いられている。この中で、ＧａＡｓ基板
上において歪ＩｎＧａＡｓを用いる構造は、１μｍ近傍
でのレーザダイオードに活用され、また歪ＩｎＧａＡｓ
をチャンネルとする二次元電子ガス電界効果トランジス
タ（２ＤＥＧＦＥＴ）は、低雑音ＦＥＴ、パワーＦＥＴ
等において広く製品レベルで用いられている。図４は、
従来の歪ＩｎＧａＡｓ層をチャンネルとする２ＤＥＧＦ
ＥＴ成長層の断面図と、これをＭＢＥにより作製する時
の標準的な成長法を説明したものである。この構造は、
半絶縁性ＧａＡｓ基板１上に、成長温度６００℃でＧａ
Ａｓバッファ層２を８０００オングストローム成長後、
Ａｓビームを照射しながら成長中断を行い、基板温度を
チャンネル成長用の温度（Ｔ2）５３０℃程度へ下げ、
ＩｎＧａＡｓチャンネル層３を成長する。その後、１０
オングストロームのＡｌＧａＡｓスペーサ層４、４００
オングストロームのＮ−ＡｌＧａＡｓ電子供給層５、さ
らに８００オングストロームのＮ−ＧａＡｓコンタクト
層６を成長する。歪ＩｎＧａＡｓチャンネル層３の成長
中において、基板温度を５５０℃程度以上にすると、Ｉ
ｎ原子の成長表面からの再蒸発が起こるため、通常この
層は５３０℃程度で成長する。一方、チャンネル層以降
のＡｌＧａＡｓは、良好な結晶性を得るには比較的高い
温度を要するために、従来ではＡｌＧａＡｓスペーサ層
４の成長開始と同時に基板温度を５３０℃から６００℃
程度まで急激に上昇させる。用いられるＡｌ組成は０．
２から０．３であり、Ｎ型層の形成には、Ｓｉを濃度２
×１０18ｃｍ-3程度ドーピングして用いる。標準的に用
いられるチャンネル層３のＩｎ組成は０．１５程度、そ
の厚みは１５０オングストローム程度である。なお、成
長中に用いるＡｓ分圧は約１．５×１０-5Torrである。
【０００３】歪ＩｎＧａＡｓをチャンネルとする２ＤＥ
ＧＦＥＴが、ＧａＡｓをチャンネルとする同ＦＥＴに対
して有する優位性は、得られる大きな二次元電子ガス濃
度、優れた電子の閉じ込め効果、ＩｎＧａＡｓ中での電
子輸送特性の良さなどで説明される。そこで次に、より
一層のデバイス特性向上のために、チャンネルＩｎ濃度
を従来用いている０．１５程度より大きくしたいという
要望が生じる。しかしながら、ＭＢＥ法を用いた標準的
に使われているＩｎＧａＡｓチャンネルの成長条件下で
は、Ｉｎ組成を増加させていくと、組成０．２５を越え
たあたりから、ＲＨＥＥＤ観察により確かめられるＩｎ
ＧａＡｓ成長表面は三次元化し、実際ホール測定から得
られる２ＤＥＧＦＥＴ構造の移動度にも極端な劣化がみ
られる。これに関して、Ｉｎ表面偏析を考慮することに
より、移動度の劣化を伴う三次元成長の発生機構を原子
レベルで説明するモデルが、我々の研究結果から提案さ
れている。即ち、標準的なＩｎＧａＡｓの成長条件下で
は、０．８程度の割合で起きるＩｎとＧａ原子の置換現
象の結果、Ｉｎ原子の大きな表面偏析が生じる。これに
より、成長表面にＩｎ原子の蓄積が生じ、設計値Ｉｎ組
成の増大に伴い、その量は１ＭＬを越えて増加する。そ
してこの量が１．８ＭＬ近傍の臨界値に達したところ
で、表面に存在するＩｎ自体が成長の三次元化を引き起
こしてしまう。この時の設計Ｉｎ組成が、０．２５程度
以上であるというものである。
ＧＦＥＴが、ＧａＡｓをチャンネルとする同ＦＥＴに対
して有する優位性は、得られる大きな二次元電子ガス濃
度、優れた電子の閉じ込め効果、ＩｎＧａＡｓ中での電
子輸送特性の良さなどで説明される。そこで次に、より
一層のデバイス特性向上のために、チャンネルＩｎ濃度
を従来用いている０．１５程度より大きくしたいという
要望が生じる。しかしながら、ＭＢＥ法を用いた標準的
に使われているＩｎＧａＡｓチャンネルの成長条件下で
は、Ｉｎ組成を増加させていくと、組成０．２５を越え
たあたりから、ＲＨＥＥＤ観察により確かめられるＩｎ
ＧａＡｓ成長表面は三次元化し、実際ホール測定から得
られる２ＤＥＧＦＥＴ構造の移動度にも極端な劣化がみ
られる。これに関して、Ｉｎ表面偏析を考慮することに
より、移動度の劣化を伴う三次元成長の発生機構を原子
レベルで説明するモデルが、我々の研究結果から提案さ
れている。即ち、標準的なＩｎＧａＡｓの成長条件下で
は、０．８程度の割合で起きるＩｎとＧａ原子の置換現
象の結果、Ｉｎ原子の大きな表面偏析が生じる。これに
より、成長表面にＩｎ原子の蓄積が生じ、設計値Ｉｎ組
成の増大に伴い、その量は１ＭＬを越えて増加する。そ
してこの量が１．８ＭＬ近傍の臨界値に達したところ
で、表面に存在するＩｎ自体が成長の三次元化を引き起
こしてしまう。この時の設計Ｉｎ組成が、０．２５程度
以上であるというものである。
【０００４】一方、それではこのモデルに基づいて考え
ると、０．２５よりもチャンネルのＩｎ組成を大きくす
るには、Ｉｎ偏析を抑制し、表面に蓄積するＩｎ量を減
らしてやれば良いと期待される。実際、これはＩｎＧａ
Ａｓの成長温度（Ｔ2）を低下させること、もしくはＩ
ｎＧａＡｓ成長中のＡｓ分圧を上げることにより成し遂
げられる（豊島「歪ＩｎＧａＡｓの成長法」１９９３年
３月特許公開技報に掲載済）。即ち、図４において、Ｇ
ａＡｓバッファ層２を成長後、成長中断により基板温度
を５３０℃よりさらに低い温度Ｔ2へ低下させた後Ｉｎ
ＧａＡｓを成長し、その後再び成長中断を行い基板温度
を５３０℃へ上昇させ、ＡｌＧａＡｓスペーサ層４以後
の成長を先と同様に行う。図５には、Ｉｎ組成０．３
５、厚さ７０オングストロームのＩｎＧａＡｓチャンネ
ルを持つ図４の構造（但し、Ｎ−ＧａＡｓ層の厚みは５
０オングストローム、Ａｌ組成は０．３０）を、この方
法でＴ2を４００℃から５２０℃へ変化させて成長した
場合に得られる二次元電子ガスの移動度の測定結果を示
す。ＩｎＧａＡｓ成長中のＡｓ圧は３．５×１０-5Torr
に増加させた。図５より、成長温度を４９０℃よりも低
くすることにより、室温移動度５，８００ｃｍ2／Ｖ
ｓ、７７Ｋでは１８，８００ｃｍ2／Ｖｓと高い値が得
られることが分かる。測定された電子濃度は１．７×１
０12ｃｍ-2であった。成長温度４９０℃で若干の移動度
の減少が見られ、５２０℃では完全な劣化が見られる
が、これはＩｎＧａＡｓチャンネル成長中のＲＨＥＥＤ
パターンが、４９０℃でやや散漫になり、５２０℃では
完全に三次元化することと符合する。
ると、０．２５よりもチャンネルのＩｎ組成を大きくす
るには、Ｉｎ偏析を抑制し、表面に蓄積するＩｎ量を減
らしてやれば良いと期待される。実際、これはＩｎＧａ
Ａｓの成長温度（Ｔ2）を低下させること、もしくはＩ
ｎＧａＡｓ成長中のＡｓ分圧を上げることにより成し遂
げられる（豊島「歪ＩｎＧａＡｓの成長法」１９９３年
３月特許公開技報に掲載済）。即ち、図４において、Ｇ
ａＡｓバッファ層２を成長後、成長中断により基板温度
を５３０℃よりさらに低い温度Ｔ2へ低下させた後Ｉｎ
ＧａＡｓを成長し、その後再び成長中断を行い基板温度
を５３０℃へ上昇させ、ＡｌＧａＡｓスペーサ層４以後
の成長を先と同様に行う。図５には、Ｉｎ組成０．３
５、厚さ７０オングストロームのＩｎＧａＡｓチャンネ
ルを持つ図４の構造（但し、Ｎ−ＧａＡｓ層の厚みは５
０オングストローム、Ａｌ組成は０．３０）を、この方
法でＴ2を４００℃から５２０℃へ変化させて成長した
場合に得られる二次元電子ガスの移動度の測定結果を示
す。ＩｎＧａＡｓ成長中のＡｓ圧は３．５×１０-5Torr
に増加させた。図５より、成長温度を４９０℃よりも低
くすることにより、室温移動度５，８００ｃｍ2／Ｖ
ｓ、７７Ｋでは１８，８００ｃｍ2／Ｖｓと高い値が得
られることが分かる。測定された電子濃度は１．７×１
０12ｃｍ-2であった。成長温度４９０℃で若干の移動度
の減少が見られ、５２０℃では完全な劣化が見られる
が、これはＩｎＧａＡｓチャンネル成長中のＲＨＥＥＤ
パターンが、４９０℃でやや散漫になり、５２０℃では
完全に三次元化することと符合する。
【０００５】従って、低温、高Ａｓ圧下におけるＩｎ表
面偏析抑制条件を用いると、ＩｎＧａＡｓの二次元成長
を保ち、組成０．３５までの高Ｉｎ化が可能になること
が確かめられた。なお、この低温，高Ａｓ圧下での成長
が、高Ｉｎ組成ＩｎＧａＡｓの二次元成長を持続させる
事実自体は、我々が考慮したＩｎ偏析の理解はないもの
の、例えばアプライド・フィジックス・レター誌第５７
巻、１４４頁、１９９０年（Applied Physics Letter
s，vol.57，144(1990)）等により既に報告されている。
面偏析抑制条件を用いると、ＩｎＧａＡｓの二次元成長
を保ち、組成０．３５までの高Ｉｎ化が可能になること
が確かめられた。なお、この低温，高Ａｓ圧下での成長
が、高Ｉｎ組成ＩｎＧａＡｓの二次元成長を持続させる
事実自体は、我々が考慮したＩｎ偏析の理解はないもの
の、例えばアプライド・フィジックス・レター誌第５７
巻、１４４頁、１９９０年（Applied Physics Letter
s，vol.57，144(1990)）等により既に報告されている。
【０００６】
【発明が解決しようとする課題】しかしながら、さらに
チャンネルＩｎ組成を従来の方法で増加させようとして
も移動度の劣化が生じ、もはやこれ以上のＩｎ組成の増
加、従ってこれに伴うデバイス特性の向上が望めなかっ
た。本発明の目的は上記問題点を解決し、さらなるチャ
ンネルＩｎ組成の増加を達成できる２ＤＥＧＦＥＴ構造
の成長に関する半導体装置の製造方法を提供することに
ある。
チャンネルＩｎ組成を従来の方法で増加させようとして
も移動度の劣化が生じ、もはやこれ以上のＩｎ組成の増
加、従ってこれに伴うデバイス特性の向上が望めなかっ
た。本発明の目的は上記問題点を解決し、さらなるチャ
ンネルＩｎ組成の増加を達成できる２ＤＥＧＦＥＴ構造
の成長に関する半導体装置の製造方法を提供することに
ある。
【０００７】
【課題を解決するための手段】本発明は、基板上に４９
０℃以下の温度でＩｎを含む第１の半導体層、および該
第１の半導体層よりもＩｎの含有率が小さい第２の半導
体層を順次形成し、その後前記第１の半導体層および前
記第２の半導体層の温度を上昇させる工程を含むことを
特徴とする半導体装置の製造方法である。
０℃以下の温度でＩｎを含む第１の半導体層、および該
第１の半導体層よりもＩｎの含有率が小さい第２の半導
体層を順次形成し、その後前記第１の半導体層および前
記第２の半導体層の温度を上昇させる工程を含むことを
特徴とする半導体装置の製造方法である。
【０００８】
【実施例】次に本発明の実施例について説明し、同時に
本発明の作用についても説明する。図１は、さらにチャ
ンネルを高Ｉｎ化することを可能とする本発明の２ＤＥ
ＧＦＥＴ構造の成長法の実施例を説明するための断面図
と成長法の説明図である。本実施例では、歪ＩｎＧａＡ
ｓチャンネルのＩｎ組成を０．４に上げ、その厚みを５
０オングストロームとする事を試みた。まず、従来例と
同様に半絶縁性ＧａＡｓ基板１上に８０００オングスト
ロームのＧａＡｓバッファ層２を６００℃で成長後、成
長中断を行いながら基板温度を下げた後、ＩｎＧａＡｓ
チャンネル層３までを成長する。この時、ＩｎＧａＡｓ
の成長温度（Ｔ1）は４９０℃以下で変化させ成長を試
みた。さらに、ＩｎＧａＡｓと同じ低温で１０オングス
トロームのＡｌＧａＡｓスペーサ層４を成長した後、成
長中断を行いながら基板温度を６００℃へ昇温し、最後
に６００℃で４００オングストロームのＮ−ＡｌＧａＡ
ｓ電子供給層５、５０オングストロームのＮ−ＧａＡｓ
コンタクト層６を成長した。成長中断はＡｓ圧下で、温
度が設定値に安定するまで６０秒以上設けた。
本発明の作用についても説明する。図１は、さらにチャ
ンネルを高Ｉｎ化することを可能とする本発明の２ＤＥ
ＧＦＥＴ構造の成長法の実施例を説明するための断面図
と成長法の説明図である。本実施例では、歪ＩｎＧａＡ
ｓチャンネルのＩｎ組成を０．４に上げ、その厚みを５
０オングストロームとする事を試みた。まず、従来例と
同様に半絶縁性ＧａＡｓ基板１上に８０００オングスト
ロームのＧａＡｓバッファ層２を６００℃で成長後、成
長中断を行いながら基板温度を下げた後、ＩｎＧａＡｓ
チャンネル層３までを成長する。この時、ＩｎＧａＡｓ
の成長温度（Ｔ1）は４９０℃以下で変化させ成長を試
みた。さらに、ＩｎＧａＡｓと同じ低温で１０オングス
トロームのＡｌＧａＡｓスペーサ層４を成長した後、成
長中断を行いながら基板温度を６００℃へ昇温し、最後
に６００℃で４００オングストロームのＮ−ＡｌＧａＡ
ｓ電子供給層５、５０オングストロームのＮ−ＧａＡｓ
コンタクト層６を成長した。成長中断はＡｓ圧下で、温
度が設定値に安定するまで６０秒以上設けた。
【０００９】図２には、本発明の方法で成長した２ＤＥ
ＧＦＥＴ構造の室温、７７Ｋ暗中でのホール測定結果を
四角印でプロットした。チャンネル層およびスペーサ層
を４００℃から４６０℃の範囲で成長させた場合、移動
度は室温において５，０００ｃｍ2／Ｖｓ以上、７７Ｋ
においても１０，０００ｃｍ2／Ｖｓ以上と高い値が得
られることが分かる。４９０℃でチャンネル層、スペー
サ層を成長した場合は、やや移動度の減少を示すが、こ
れは、この温度が高Ｉｎ組成ＩｎＧａＡｓチャンネル成
長にはやや高いことを示している。注目すべきは最適成
長温度の範囲であり、現成長条件下では４３０±３０℃
と６０℃の温度マージンがあり、これは実用化を考えた
場合充分な成長再現性が確保できる値である。比較のた
め、従来の方法で、同じ２ＤＥＧＦＥＴ構造を成長した
場合に得られるホール測定結果を図２の丸印で示す。こ
の場合は、成長温度をいくら変化させても、室温、７７
Ｋとも１，０００ｃｍ2／Ｖｓ以下の実用に耐えない移
動度しか得られず、本発明の効果は明白である。
ＧＦＥＴ構造の室温、７７Ｋ暗中でのホール測定結果を
四角印でプロットした。チャンネル層およびスペーサ層
を４００℃から４６０℃の範囲で成長させた場合、移動
度は室温において５，０００ｃｍ2／Ｖｓ以上、７７Ｋ
においても１０，０００ｃｍ2／Ｖｓ以上と高い値が得
られることが分かる。４９０℃でチャンネル層、スペー
サ層を成長した場合は、やや移動度の減少を示すが、こ
れは、この温度が高Ｉｎ組成ＩｎＧａＡｓチャンネル成
長にはやや高いことを示している。注目すべきは最適成
長温度の範囲であり、現成長条件下では４３０±３０℃
と６０℃の温度マージンがあり、これは実用化を考えた
場合充分な成長再現性が確保できる値である。比較のた
め、従来の方法で、同じ２ＤＥＧＦＥＴ構造を成長した
場合に得られるホール測定結果を図２の丸印で示す。こ
の場合は、成長温度をいくら変化させても、室温、７７
Ｋとも１，０００ｃｍ2／Ｖｓ以下の実用に耐えない移
動度しか得られず、本発明の効果は明白である。
【００１０】図３は、ＩｎＧａＡｓチャンネルの成長温
度を４６０℃と一定にして、本発明と従来の方法を用い
て２ＤＥＧＦＥＴ構造を成長した場合において、得られ
る移動度のＩｎ組成依存性をまとめて示したものであ
る。Ｉｎ組成０．３５まではどちらの成長方法でも得ら
れる移動度は変わらない。従って、本発明には結晶性が
成長温度に敏感だとされるＡｌＧａＡｓスペーサ層を４
６０℃という低温で成長する過程が含まれるが、これは
結果的に問題ないことが確認される。組成が０．３５よ
り大きくなると、これまで述べたように、従来の成長方
法ではもはや良好な移動度は得られない。一方、本発明
の方法を用いれば、Ｉｎ組成を０．４５まで増加させて
も従来例のような急激な移動度の劣化を回避でき、その
結果、良好な移動度が保たれる。得られた移動度は、Ｉ
ｎ組成が０．３０の時、室温で６，４００ｃｍ2／Ｖ
ｓ、７７Ｋでは１９，３００ｃｍ2／Ｖｓであり、Ｉｎ
組成が０．４５の時は、室温で３，６００ｃｍ2／Ｖ
ｓ、７７Ｋで６，５００ｃｍ2／Ｖｓであった。
度を４６０℃と一定にして、本発明と従来の方法を用い
て２ＤＥＧＦＥＴ構造を成長した場合において、得られ
る移動度のＩｎ組成依存性をまとめて示したものであ
る。Ｉｎ組成０．３５まではどちらの成長方法でも得ら
れる移動度は変わらない。従って、本発明には結晶性が
成長温度に敏感だとされるＡｌＧａＡｓスペーサ層を４
６０℃という低温で成長する過程が含まれるが、これは
結果的に問題ないことが確認される。組成が０．３５よ
り大きくなると、これまで述べたように、従来の成長方
法ではもはや良好な移動度は得られない。一方、本発明
の方法を用いれば、Ｉｎ組成を０．４５まで増加させて
も従来例のような急激な移動度の劣化を回避でき、その
結果、良好な移動度が保たれる。得られた移動度は、Ｉ
ｎ組成が０．３０の時、室温で６，４００ｃｍ2／Ｖ
ｓ、７７Ｋでは１９，３００ｃｍ2／Ｖｓであり、Ｉｎ
組成が０．４５の時は、室温で３，６００ｃｍ2／Ｖ
ｓ、７７Ｋで６，５００ｃｍ2／Ｖｓであった。
【００１１】本発明による移動度の大幅な向上の物理的
原因を考察するため、成長中のＲＨＥＥＤ観察を行っ
た。これによれば、ＩｎＧａＡｓの成長温度を４９０℃
以下にすれば、Ｉｎ組成０．４５もしくはそれ以上の場
合においても、その表面は二次元性を保って成長してい
た。しかしながら、従来の成長法では、ＩｎＧａＡｓ成
長後に基板温度を５３０℃へ昇温する過程において、表
面の三次元化が生じることが明らかとなり、これが移動
度を劣化させる要因であると考えられる。従って従来の
場合、ＩｎＧａＡｓ成長直後には、低温、高Ａｓ4圧成
長によるＩｎ偏析抑制により、蓄積された表面Ｉｎ量は
臨界値以下であるが、引き続く昇温過程において、下地
のＩｎＧａＡｓに埋め込まれたＩｎが固相拡散により表
面に現れ、その結果、表面Ｉｎの総量が臨界値に達する
ことにより、表面の新たな三次元化が生じるのではない
かと考えられる。一方、本発明の場合は、低温、高Ａｓ
分圧下で成長することにより二次元性を保っている高Ｉ
ｎ組成ＩｎＧａＡｓチャンネルの表面上に、同じ温度で
ＡｌＧａＡｓスペーサ層をキャップとして成長すること
により、表面は安定化されると考えられる。
原因を考察するため、成長中のＲＨＥＥＤ観察を行っ
た。これによれば、ＩｎＧａＡｓの成長温度を４９０℃
以下にすれば、Ｉｎ組成０．４５もしくはそれ以上の場
合においても、その表面は二次元性を保って成長してい
た。しかしながら、従来の成長法では、ＩｎＧａＡｓ成
長後に基板温度を５３０℃へ昇温する過程において、表
面の三次元化が生じることが明らかとなり、これが移動
度を劣化させる要因であると考えられる。従って従来の
場合、ＩｎＧａＡｓ成長直後には、低温、高Ａｓ4圧成
長によるＩｎ偏析抑制により、蓄積された表面Ｉｎ量は
臨界値以下であるが、引き続く昇温過程において、下地
のＩｎＧａＡｓに埋め込まれたＩｎが固相拡散により表
面に現れ、その結果、表面Ｉｎの総量が臨界値に達する
ことにより、表面の新たな三次元化が生じるのではない
かと考えられる。一方、本発明の場合は、低温、高Ａｓ
分圧下で成長することにより二次元性を保っている高Ｉ
ｎ組成ＩｎＧａＡｓチャンネルの表面上に、同じ温度で
ＡｌＧａＡｓスペーサ層をキャップとして成長すること
により、表面は安定化されると考えられる。
【００１２】本実施例では、高Ｉｎ化されたＩｎＧａＡ
ｓ表面は、１０オングストロームのＡｌＧａＡｓスペー
サ層の成長で、６００℃もしくはそれ以上の昇温過程に
対し安定化されることを述べたが、他のＲＨＥＥＤ実験
等から、この昇温に耐え得るスペーサ層として機能する
最小の厚みはたかだか３分子層厚（１分子層は２．８オ
ングストローム）あれば良く、またＡｌＧａＡｓでもＧ
ａＡｓでもその機能に差が見られないことが確かめられ
た。また、Ｎ型もしくはＰ型にドーピングした層をキャ
ップとして用いても良い。もちろんチャンネルに用いる
ＩｎＧａＡｓよりもＩｎ組成が低い他のＩｎＧａＡｓを
キャップとして用いても、その厚みを適当に選ぶことに
より同等の効果が得られる。また上記の例では、材料系
として、ＧａＡｓ基板上のＩｎＧａＡｓ成長における、
使用可能なＩｎ組成の増加を例として本発明を説明した
が、材料系はそれに限られることなく、ＧａＡｓ基板上
のＡｌＩｎＡｓ、またＩｎＰ基板上のＩｎＧａＡｓもし
くはＡｌＩｎＡｓ成長等の、Ｉｎを含有する材料系一般
にも本発明は同様に適用可能である。
ｓ表面は、１０オングストロームのＡｌＧａＡｓスペー
サ層の成長で、６００℃もしくはそれ以上の昇温過程に
対し安定化されることを述べたが、他のＲＨＥＥＤ実験
等から、この昇温に耐え得るスペーサ層として機能する
最小の厚みはたかだか３分子層厚（１分子層は２．８オ
ングストローム）あれば良く、またＡｌＧａＡｓでもＧ
ａＡｓでもその機能に差が見られないことが確かめられ
た。また、Ｎ型もしくはＰ型にドーピングした層をキャ
ップとして用いても良い。もちろんチャンネルに用いる
ＩｎＧａＡｓよりもＩｎ組成が低い他のＩｎＧａＡｓを
キャップとして用いても、その厚みを適当に選ぶことに
より同等の効果が得られる。また上記の例では、材料系
として、ＧａＡｓ基板上のＩｎＧａＡｓ成長における、
使用可能なＩｎ組成の増加を例として本発明を説明した
が、材料系はそれに限られることなく、ＧａＡｓ基板上
のＡｌＩｎＡｓ、またＩｎＰ基板上のＩｎＧａＡｓもし
くはＡｌＩｎＡｓ成長等の、Ｉｎを含有する材料系一般
にも本発明は同様に適用可能である。
【００１３】
【発明の効果】以上説明したように、本発明による半導
体装置の製造方法は、Ｉｎ含有率のより少ない半導体層
よりなるキャップ層をＩｎ含有層上に成長することによ
り、該Ｉｎ含有層表面を熱的に安定化することができ、
その結果、歪Ｉｎ含有層において使用可能なＩｎ組成の
範囲を大幅に増大することができる。その結果、高Ｉｎ
化されたＩｎ含有層を、２ＤＥＧＦＥＴのみならず種々
のデバイスへ応用することが可能となり、半導体装置の
大幅な特性向上を図ることが可能となると共に、半導体
装置の構造設計自由度を大幅に広げることが出来る。
体装置の製造方法は、Ｉｎ含有率のより少ない半導体層
よりなるキャップ層をＩｎ含有層上に成長することによ
り、該Ｉｎ含有層表面を熱的に安定化することができ、
その結果、歪Ｉｎ含有層において使用可能なＩｎ組成の
範囲を大幅に増大することができる。その結果、高Ｉｎ
化されたＩｎ含有層を、２ＤＥＧＦＥＴのみならず種々
のデバイスへ応用することが可能となり、半導体装置の
大幅な特性向上を図ることが可能となると共に、半導体
装置の構造設計自由度を大幅に広げることが出来る。
【図１】本発明の一実施例による二次元電子ガストラン
ジスタの断面図とその成長方法を説明する概略図であ
る。
ジスタの断面図とその成長方法を説明する概略図であ
る。
【図２】本発明の効果を説明するための、ＩｎＧａＡｓ
成長温度と移動度との関係を示す図である。
成長温度と移動度との関係を示す図である。
【図３】本発明の効果を説明するための、Ｉｎ組成と移
動度との関係を示す図である。
動度との関係を示す図である。
【図４】従来の二次元電子ガストランジスタの断面図と
その成長方法を説明する概略図である。
その成長方法を説明する概略図である。
【図５】従来の成長方法によるＩｎＧａＡｓ成長温度と
移動度との関係を示す図である。
移動度との関係を示す図である。
１ 半絶縁性ＧａＡｓ基板 ２ ＧａＡｓバッファ層 ３ ＩｎＧａＡｓチャンネル層 ４ ＡｌＧａＡｓスペーサ層 ５ Ｎ−ＡｌＧａＡｓ電子供給層 ６ Ｎ−ＧａＡｓコンタクト層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年４月２７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/778 21/338 29/812
Claims (1)
- 【請求項１】 基板上に４９０℃以下の温度でＩｎを含
む第１の半導体層、および該第１の半導体層よりもＩｎ
の含有率が小さい第２の半導体層を順次形成し、その後
前記第１の半導体層および前記第２の半導体層の温度を
上昇させる工程を含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23886793A JPH0774100A (ja) | 1993-08-31 | 1993-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23886793A JPH0774100A (ja) | 1993-08-31 | 1993-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774100A true JPH0774100A (ja) | 1995-03-17 |
Family
ID=17036440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23886793A Pending JPH0774100A (ja) | 1993-08-31 | 1993-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774100A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051506A (en) * | 1996-06-29 | 2000-04-18 | Hyundai Electronics Industries Co., Ltd. | Method of fabrication ultra-frequency semiconductor device |
| JP2012513107A (ja) * | 2008-12-20 | 2012-06-07 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | オプトエレクトロニック半導体素子およびその製造方法 |
| JP2020017659A (ja) * | 2018-07-26 | 2020-01-30 | 富士通株式会社 | 赤外線検出器、撮像素子、光半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0346241A (ja) * | 1989-07-14 | 1991-02-27 | Matsushita Electric Ind Co Ltd | 半導体ヘテロ構造およびその製造方法 |
-
1993
- 1993-08-31 JP JP23886793A patent/JPH0774100A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0346241A (ja) * | 1989-07-14 | 1991-02-27 | Matsushita Electric Ind Co Ltd | 半導体ヘテロ構造およびその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051506A (en) * | 1996-06-29 | 2000-04-18 | Hyundai Electronics Industries Co., Ltd. | Method of fabrication ultra-frequency semiconductor device |
| JP2012513107A (ja) * | 2008-12-20 | 2012-06-07 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | オプトエレクトロニック半導体素子およびその製造方法 |
| JP2020017659A (ja) * | 2018-07-26 | 2020-01-30 | 富士通株式会社 | 赤外線検出器、撮像素子、光半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5116455A (en) | Process of making strain-free, carbon-doped epitaxial layers and products so made | |
| JP3286921B2 (ja) | シリコン基板化合物半導体装置 | |
| US6653248B2 (en) | Doped semiconductor material, a method of manufacturing the doped semiconductor material, and a semiconductor device | |
| EP0381396A1 (en) | Compound semiconductor devices | |
| US5231298A (en) | GaAs device having a strain-free c-doped layer | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| JP3177283B2 (ja) | ＧａＡｓデバイスの製造方法および該方法により製造されたデバイス | |
| US5284783A (en) | Method of fabricating a heterojunction bipolar transistor | |
| US20090045437A1 (en) | Method and apparatus for forming a semi-insulating transition interface | |
| US4939102A (en) | Method of growing III-V semiconductor layers with high effective hole concentration | |
| JPH0774100A (ja) | 半導体装置の製造方法 | |
| US5793109A (en) | Structure of ohmic electrode for semiconductor by atomic layer doping | |
| US5858818A (en) | Formation of InGaSa p-n Junction by control of growth temperature | |
| US5828087A (en) | AlInAs semiconductor device contaning Si and P | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH08335588A (ja) | ＩｎＰベースの半導体 | |
| JPH0722312A (ja) | 歪半導体膜の製造方法 | |
| Han et al. | Growth of ultrahigh carbon-doped InGaAs and its application to InP/InGaAs (C) HBTs | |
| JPS6390861A (ja) | 半導体装置 | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JP3205575B2 (ja) | トランジスタ及び結晶成長方法 | |
| KR20000011929A (ko) | 화합물반도체의제조방법 | |
| JP2000124444A (ja) | 半導体装置及びエピタキシャルウェハ | |
| JPH025439A (ja) | 半導体基板 | |
| JP3131929B2 (ja) | 炭素添加化合物半導体結晶成長方法 |