JPS63111672A - 電界効果半導体装置 - Google Patents
電界効果半導体装置Info
- Publication number
- JPS63111672A JPS63111672A JP25705286A JP25705286A JPS63111672A JP S63111672 A JPS63111672 A JP S63111672A JP 25705286 A JP25705286 A JP 25705286A JP 25705286 A JP25705286 A JP 25705286A JP S63111672 A JPS63111672 A JP S63111672A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- gate electrode
- contact layer
- gate contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 150000001875 compounds Chemical class 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- 239000000463 material Substances 0.000 description 7
- 230000005533 two-dimensional electron gas Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、電界効果半導体装置に於いて、ソース電極及
びドレイン電極がコンタクトするＩｎ含有化合物半導体
層の上に該Ｉｎ含有化合物半導体層に比較してエネルギ
・バンド・ギャップが大である化合物半導体ゲート・コ
ンタクト層を形成し、その化合物半導体ゲート・コンタ
クト層の上にはショットキ・ゲート電極を形成すること
に依り、ＧａＡｓ系或いはＧ ａ Ａ ｓ ／ Ａ Ｅ
Ｇ ａ Ａ ｓ系に比較して高速化であると共にショ
ットキ耐圧も充分に高くしたものである。
びドレイン電極がコンタクトするＩｎ含有化合物半導体
層の上に該Ｉｎ含有化合物半導体層に比較してエネルギ
・バンド・ギャップが大である化合物半導体ゲート・コ
ンタクト層を形成し、その化合物半導体ゲート・コンタ
クト層の上にはショットキ・ゲート電極を形成すること
に依り、ＧａＡｓ系或いはＧ ａ Ａ ｓ ／ Ａ Ｅ
Ｇ ａ Ａ ｓ系に比較して高速化であると共にショ
ットキ耐圧も充分に高くしたものである。
本発明は、ショットキ・ゲート電極を有する電界効果ト
ランジスタ（ＦＥＴ）或いは同じくショットキ・ゲート
電極を有し且つチャネルとしてヘテロ界面近傍に発生す
る二次元キャリヤ・ガス層を利用する形式の高速電界効
果トランジスタなどの電界効果半導体装置の改良に関す
る。
ランジスタ（ＦＥＴ）或いは同じくショットキ・ゲート
電極を有し且つチャネルとしてヘテロ界面近傍に発生す
る二次元キャリヤ・ガス層を利用する形式の高速電界効
果トランジスタなどの電界効果半導体装置の改良に関す
る。
現在、化合物半導体を材料とするＦＥＴで、実用化され
ているものでは、その殆どがショットキ・ゲート電極を
有している。
ているものでは、その殆どがショットキ・ゲート電極を
有している。
また、同じくショットキ・ゲート電極を有する電界効果
トランジスタの一種である高電子移動度トランジスタ（
ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ
ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）は、その商用化
に向けて多くの開発及び研究がなされ、着々と成果を挙
げつつある。
トランジスタの一種である高電子移動度トランジスタ（
ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ
ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）は、その商用化
に向けて多くの開発及び研究がなされ、着々と成果を挙
げつつある。
さて、そのショットキ・ゲート電極を有するＦＥＴに於
いては、構成材料としてＧａＡｓ系が多用されている。
いては、構成材料としてＧａＡｓ系が多用されている。
また、ＨＥＭＴに於いては、ノン・ドープＧａＡｓチャ
ネル層の上にｎ型Ａ７！ＧａＡｓ電子供給層を形成する
と、それ等の半導体層間に於ける電子親和力の差に基づ
いて前記電子供給層からチャネル層に電子が滲み出すの
で、それに依って生成される二次元電子ガス層をチャネ
ルとして用いるようにしていて、これも、構成材料とし
てはＧａＡ ｓ ／ Ａ ７！Ｇ ａ Ａ ｓ系が多用
されているものである。
ネル層の上にｎ型Ａ７！ＧａＡｓ電子供給層を形成する
と、それ等の半導体層間に於ける電子親和力の差に基づ
いて前記電子供給層からチャネル層に電子が滲み出すの
で、それに依って生成される二次元電子ガス層をチャネ
ルとして用いるようにしていて、これも、構成材料とし
てはＧａＡ ｓ ／ Ａ ７！Ｇ ａ Ａ ｓ系が多用
されているものである。
前記したショットキ・ゲート電極を有するＧａＡｓ系Ｆ
ＥＴは多方面で実用に供されているが、そのいずれの場
合に於いても、ＦＥＴ自体が高速化できれば、好ましい
のは云うまでもない。
ＥＴは多方面で実用に供されているが、そのいずれの場
合に於いても、ＦＥＴ自体が高速化できれば、好ましい
のは云うまでもない。
また、ＨＥＭＴは、現用のものでも、チャネルに於ける
電子の移動度は著しく高速であるが、この電子の移動度
を更に高速化できれば、それに越したことはない。
電子の移動度は著しく高速であるが、この電子の移動度
を更に高速化できれば、それに越したことはない。
ところで、ＦＥＴやＨＥ Ｍ Ｔを構成する材料として
、前記したＧ ａ Ａ、 ｓ基或いはＧ ａ Ａ ｓ
／ Ａ ＥＧａＡｓ系に代えて、ＩｎＧａＡｓ系或いは
ＩｎＧ ａ Ａ、 ｓ ／ Ｉ ｎ Ａ！Ａｓ系を用い
た場合には、室温の状態に於いて、ＧａＡｓ系やＧ ａ
Ａ ｓ ／ Ａ ＥＧａＡｓ系に比較し、電子の移動
度が高いことから、その面からすれば高速電界効果トラ
ンジスタに好適であり、特に、ＨＥＭＴに於いては、Ｇ
ａＡ ｓ ／ Ａ Ｉ Ｇ ａ Ａ ｓ系に金属電極を
形成した場合、表面空乏層の拡がりが大きいので、ｎ型
ｋｌＧａＡｓ電子供給層を厚く形成しないと二次元電子
ガス層が該表面空乏層の影響を受けて消滅するが、Ｉｎ
ＧａＡｓ／ＩｎＡ７！Ａｓ系では表面空乏層の拡がりが
小さい為、ｎ型１ ｎ Ａ ｌ！ Ａ、 ｓ電子供給層
を薄くすることができ、従って、ゲート電極と二次元電
子ガス層との距離を短くすることができ、従って、ゲー
ト電極に依る二次元電子ガス層の制御効率が良好になる
筈である。
、前記したＧ ａ Ａ、 ｓ基或いはＧ ａ Ａ ｓ
／ Ａ ＥＧａＡｓ系に代えて、ＩｎＧａＡｓ系或いは
ＩｎＧ ａ Ａ、 ｓ ／ Ｉ ｎ Ａ！Ａｓ系を用い
た場合には、室温の状態に於いて、ＧａＡｓ系やＧ ａ
Ａ ｓ ／ Ａ ＥＧａＡｓ系に比較し、電子の移動
度が高いことから、その面からすれば高速電界効果トラ
ンジスタに好適であり、特に、ＨＥＭＴに於いては、Ｇ
ａＡ ｓ ／ Ａ Ｉ Ｇ ａ Ａ ｓ系に金属電極を
形成した場合、表面空乏層の拡がりが大きいので、ｎ型
ｋｌＧａＡｓ電子供給層を厚く形成しないと二次元電子
ガス層が該表面空乏層の影響を受けて消滅するが、Ｉｎ
ＧａＡｓ／ＩｎＡ７！Ａｓ系では表面空乏層の拡がりが
小さい為、ｎ型１ ｎ Ａ ｌ！ Ａ、 ｓ電子供給層
を薄くすることができ、従って、ゲート電極と二次元電
子ガス層との距離を短くすることができ、従って、ゲー
ト電極に依る二次元電子ガス層の制御効率が良好になる
筈である。
然しなから、化合物半導体にＩｎが含まれている場合、
ＧａＡｓ系やＧ ａ Ａ ｓ ／ Ａ ｎ Ｇ ａ Ａ
ｓ系に比較してエネルギ・バンド・ギヤツブが小さく
なってしまうので、ショットキ・ゲート電極の耐圧が低
下する旨の問題があり、現在、それ等の系にＩｎＧａＡ
ｓ系或いはＩｎＧａＡｓ／ＩｎＡＡ！Ａｓ系がとって変
わることは困難な状態にある。
ＧａＡｓ系やＧ ａ Ａ ｓ ／ Ａ ｎ Ｇ ａ Ａ
ｓ系に比較してエネルギ・バンド・ギヤツブが小さく
なってしまうので、ショットキ・ゲート電極の耐圧が低
下する旨の問題があり、現在、それ等の系にＩｎＧａＡ
ｓ系或いはＩｎＧａＡｓ／ＩｎＡＡ！Ａｓ系がとって変
わることは困難な状態にある。
本発明は、ＦＥＴ或いはＨＥＭＴなどの電界効果半導体
装置の構成材料としてＩｎを含む化合物半導体を用いて
高速化を可能とし、しかも、ショットキ・ゲート電極の
耐圧を充分に高くすることができるようにする。
装置の構成材料としてＩｎを含む化合物半導体を用いて
高速化を可能とし、しかも、ショットキ・ゲート電極の
耐圧を充分に高くすることができるようにする。
本発明に依る電界効果半導体装置に於いては、表面に間
隔をおいて対向するようにオーミック電極（例えばソー
ス電極８及びドレイン電極９）が形成されたＩｎ含有化
合物半導体層（例えばｎ型Ｉ ｎＡｊ２Ａｓ電子供給層
５）と、前記対向するオーミック電極の間に形成され且
つ前記Ｉｎ含有化合物半導体層に比較してエネルギ・バ
ンド・ギャップが大である化合物半導体ゲート・コンタ
クト層（例えばＡβ。、ｓ Ｇ ａ ６．５ Ａ ｓゲ
ートコンタクト層６）と、該化合物半導体ゲート・コン
タクト層上に形成されたショットキ・ゲート電極（例え
ばゲート電極１０）とを備えてなる構成になっている。
隔をおいて対向するようにオーミック電極（例えばソー
ス電極８及びドレイン電極９）が形成されたＩｎ含有化
合物半導体層（例えばｎ型Ｉ ｎＡｊ２Ａｓ電子供給層
５）と、前記対向するオーミック電極の間に形成され且
つ前記Ｉｎ含有化合物半導体層に比較してエネルギ・バ
ンド・ギャップが大である化合物半導体ゲート・コンタ
クト層（例えばＡβ。、ｓ Ｇ ａ ６．５ Ａ ｓゲ
ートコンタクト層６）と、該化合物半導体ゲート・コン
タクト層上に形成されたショットキ・ゲート電極（例え
ばゲート電極１０）とを備えてなる構成になっている。
前記手段を採ることに依り、主要な構成材料としてＩｎ
を含有した化合物半導体を用いることでＦＥＴやＨＥＭ
Ｔなどを高速化した場合でも、ゲート電極に於けるショ
ットキ耐圧をＧａＡｓ系或いはＧ ａ Ａ ｓ ／ Ａ
７！Ｇ ａ Ａ ｓ系を構成材料とした場合と同様に
高く維持することができ、また、ＨＥＭＴの場合には、
Ｉｎ含有化合物半導体を用いることに起因し、二次元キ
ャリヤ・ガス層の制御性は良好である。
を含有した化合物半導体を用いることでＦＥＴやＨＥＭ
Ｔなどを高速化した場合でも、ゲート電極に於けるショ
ットキ耐圧をＧａＡｓ系或いはＧ ａ Ａ ｓ ／ Ａ
７！Ｇ ａ Ａ ｓ系を構成材料とした場合と同様に
高く維持することができ、また、ＨＥＭＴの場合には、
Ｉｎ含有化合物半導体を用いることに起因し、二次元キ
ャリヤ・ガス層の制御性は良好である。
第１図乃至第４図は本発明一実施例を製造する場合を解
説する為の工程要所に於ける半導体装置の要部切断側面
図を表し、以下、これ等の図を参照しつつ説明する。尚
、ここではＨＥＭＴを対象としている。
説する為の工程要所に於ける半導体装置の要部切断側面
図を表し、以下、これ等の図を参照しつつ説明する。尚
、ここではＨＥＭＴを対象としている。
第１図参照
（１１分子線エピタキシャル成長（ｍｏｌｅｃｕｌａｒ
ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を適用する
ことに依り、ＩｎＰ基板１上にＩ ｎ Ｏ，Ｓ２Ａ ｊ
！ ０．４１１Ａ Ｓバッファ層２、ｉ ｎ ｌ）、
５３Ｇ ａ ｏ、 ａｑＡ Ｓチャネル層３、ＩｎＡβ
Ａｓスペーサ層４、 ｎ型１ ｎＡ＃Ａｓ電子供給層５、 Ａ１１．．５ Ｇａ、、ｅ、Ａｓゲート・コンタクト層
６をそれぞれ成長させる。尚、図には、エネルギ・バン
ド・ダイヤグラムが併記され、また、記号７は二次元電
子ガス層を指示している。
ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を適用する
ことに依り、ＩｎＰ基板１上にＩ ｎ Ｏ，Ｓ２Ａ ｊ
！ ０．４１１Ａ Ｓバッファ層２、ｉ ｎ ｌ）、
５３Ｇ ａ ｏ、 ａｑＡ Ｓチャネル層３、ＩｎＡβ
Ａｓスペーサ層４、 ｎ型１ ｎＡ＃Ａｓ電子供給層５、 Ａ１１．．５ Ｇａ、、ｅ、Ａｓゲート・コンタクト層
６をそれぞれ成長させる。尚、図には、エネルギ・バン
ド・ダイヤグラムが併記され、また、記号７は二次元電
子ガス層を指示している。
これ等各半導体層の厚さなどを例示すると次の通りであ
る。
る。
■ バッファ層２について
厚さ：０．３Ｃμｍ〕
■ チャネル層３について
厚さ：５０（ｎｍ）
■ スペーサ層４について
厚さ：５［ｎｍ）
■ 電子供給層５について
厚さｌｏ［ｎｍ）
不純物濃度： Ｉ Ｘ １０Ｉ８（ａｍ−’）■ ゲー
ト・コンタクト層６について 厚さ：２０［ｎｍ］ Ｘ値：０．３〜０．５ 尚、ゲート・コンタクト層６を構成するＡｌＧａＡｓと
下地のＩｎ、ＡｌＡｓなどとは格子定数が異なっている
が、厚さが２０（ｎｍ）程度であれば結晶成長上の問題
はない。また、スペーサ層４は電子の移動度を向上する
役割を果たすもので必要に応じて形成すれば良い。一般
に、二次元電子は電子供給層５中のイオン化したドナー
に依ってクーロン散乱を受けるが、スペーサ層４を介挿
すると、散乱体であるイオン化したドナーを遠ざけるこ
とができる為、電子移動度は高くなるものである。
ト・コンタクト層６について 厚さ：２０［ｎｍ］ Ｘ値：０．３〜０．５ 尚、ゲート・コンタクト層６を構成するＡｌＧａＡｓと
下地のＩｎ、ＡｌＡｓなどとは格子定数が異なっている
が、厚さが２０（ｎｍ）程度であれば結晶成長上の問題
はない。また、スペーサ層４は電子の移動度を向上する
役割を果たすもので必要に応じて形成すれば良い。一般
に、二次元電子は電子供給層５中のイオン化したドナー
に依ってクーロン散乱を受けるが、スペーサ層４を介挿
すると、散乱体であるイオン化したドナーを遠ざけるこ
とができる為、電子移動度は高くなるものである。
第２図参照
（２）通常のフォト・リソグラフィ技術を適用すること
に依り、ゲート・コンタクト層６のバターニングを行い
、ゲート電極を形成すべき領域を残して他を除去する。
に依り、ゲート・コンタクト層６のバターニングを行い
、ゲート電極を形成すべき領域を残して他を除去する。
第３図参照
（３）真空蒸着法及びリフト・オフ法を適用することに
依り、表出されている電子供給層５上にオーミック・コ
ンタクトのソース電極８及びドレイン電極９を形成する
。尚、記号８Ａ及び９Ａは合金化領域を指示している。
依り、表出されている電子供給層５上にオーミック・コ
ンタクトのソース電極８及びドレイン電極９を形成する
。尚、記号８Ａ及び９Ａは合金化領域を指示している。
第４図参照
（４）真空蒸着法及びリフト・オフ法を適用することに
依り、ゲート・コンタクト層６の表面にショットキ・コ
ンタクトのゲート電極１０を形成する。
依り、ゲート・コンタクト層６の表面にショットキ・コ
ンタクトのゲート電極１０を形成する。
このようにして得られたＨＥＭＴに於けるショットキ・
ゲート電極ｌＯの逆方向耐圧は３〔Ｖ〕程度になった。
ゲート電極ｌＯの逆方向耐圧は３〔Ｖ〕程度になった。
因に、ゲート・コンタクト層６が存在しない状態でゲー
ト電極１０を形成した場合の逆方向耐圧は１ 〔Ｖ〕程
度である。
ト電極１０を形成した場合の逆方向耐圧は１ 〔Ｖ〕程
度である。
本発明に依る電界効果半導体装置では、ソース電極及び
ドレイン電極がコンタクトするＩｎ含有化合物半導体層
の上に該Ｉｎ含有化合物半導体層に比較してエネルギ・
バンド・ギャップが大である化合物半導体ゲート・コン
タクト層を形成し、その化合物半導体ゲート・コンタク
］・層の上にショットキ・ゲート電極を形成する構成に
なっている。
ドレイン電極がコンタクトするＩｎ含有化合物半導体層
の上に該Ｉｎ含有化合物半導体層に比較してエネルギ・
バンド・ギャップが大である化合物半導体ゲート・コン
タクト層を形成し、その化合物半導体ゲート・コンタク
］・層の上にショットキ・ゲート電極を形成する構成に
なっている。
前記構成を採ることに依り、主要な構成材料としてｉｎ
を含有した化合物半導体を用いることでＦＥＴやＨＥＭ
Ｔなどを高速化した場合でも、ゲート電極に於けるショ
ットキ耐圧をＧａＡｓ系或いはＧ ａ Ａ ｓ ／ Ａ
！ｌ Ｇ ａ Ａ ｓ系を構成材料とした場合と同様
に高く維持することができ、また、■］ＥＭＴの場合に
は、Ｉｎ含有化合物半導体を用いることに起因し、二次
元キャリヤ・ガス層の制御性は良好である。
を含有した化合物半導体を用いることでＦＥＴやＨＥＭ
Ｔなどを高速化した場合でも、ゲート電極に於けるショ
ットキ耐圧をＧａＡｓ系或いはＧ ａ Ａ ｓ ／ Ａ
！ｌ Ｇ ａ Ａ ｓ系を構成材料とした場合と同様
に高く維持することができ、また、■］ＥＭＴの場合に
は、Ｉｎ含有化合物半導体を用いることに起因し、二次
元キャリヤ・ガス層の制御性は良好である。
第１図乃至第４図は本発明一実施例を製造する場合を説
明する為の工程要所に於けるＨＥＭＴの要部切断側面図
を表している。 図に於いて、１は基板、２はバッファ層、３はチャネル
層、４はスペーサ層、５は電子供給層、６はゲート・コ
ンタクト層、７は二次元電子ガス層、８はソース電極、
８Ａは合金化領域、９はドレイン電極、９Ａは合金化領
域、１０はゲート電極をそれぞれ示している。
明する為の工程要所に於けるＨＥＭＴの要部切断側面図
を表している。 図に於いて、１は基板、２はバッファ層、３はチャネル
層、４はスペーサ層、５は電子供給層、６はゲート・コ
ンタクト層、７は二次元電子ガス層、８はソース電極、
８Ａは合金化領域、９はドレイン電極、９Ａは合金化領
域、１０はゲート電極をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 表面に間隔をおいて対向するようにオーミック電極が形
成されたＩｎ含有化合物半導体層と、前記対向するオー
ミック電極の間に形成され且つ前記Ｉｎ含有化合物半導
体層に比較してエネルギ・バンド・ギャップが大である
化合物半導体ゲート・コンタクト層と、 該化合物半導体ゲート・コンタクト層上に形成されたシ
ョットキ・ゲート電極と を備えてなることを特徴とする電界効果半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25705286A JPS63111672A (ja) | 1986-10-30 | 1986-10-30 | 電界効果半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25705286A JPS63111672A (ja) | 1986-10-30 | 1986-10-30 | 電界効果半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63111672A true JPS63111672A (ja) | 1988-05-16 |
Family
ID=17301068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25705286A Pending JPS63111672A (ja) | 1986-10-30 | 1986-10-30 | 電界効果半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63111672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574820A (ja) * | 1991-09-12 | 1993-03-26 | Sharp Corp | トランジスタ及び結晶成長方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62262463A (ja) * | 1986-05-08 | 1987-11-14 | Nec Corp | 半導体装置 |
-
1986
- 1986-10-30 JP JP25705286A patent/JPS63111672A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62262463A (ja) * | 1986-05-08 | 1987-11-14 | Nec Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574820A (ja) * | 1991-09-12 | 1993-03-26 | Sharp Corp | トランジスタ及び結晶成長方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05110086A (ja) | トンネルトランジスタ | |
| JPH07183493A (ja) | 半導体装置 | |
| JPH0815213B2 (ja) | 電界効果トランジスタ | |
| US4600932A (en) | Enhanced mobility buried channel transistor structure | |
| Wu et al. | Enhanced resonant tunneling real-space transfer in/spl delta/-doped GaAs/InGaAs gated dual-channel transistors grown by MOCVD | |
| JPH0312769B2 (ja) | ||
| JPS63111672A (ja) | 電界効果半導体装置 | |
| JPS63278277A (ja) | 化合物半導体装置 | |
| JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
| JPH01119065A (ja) | ３−５族化合物半導体電界効果トランジスタ | |
| JPH025438A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH05235055A (ja) | 化合物半導体装置 | |
| JP2658898B2 (ja) | 電界効果トランジスタ | |
| JPH03211839A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS61276269A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS6255316B2 (ja) | ||
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH01120871A (ja) | 半導体装置 | |
| JPS59149063A (ja) | 半導体装置 | |
| JPH04129231A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0349242A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06244217A (ja) | ヘテロ接合半導体装置 | |
| JPH0513462A (ja) | 化合物半導体構造 | |
| JPS60136380A (ja) | 半導体装置 | |
| JPS63250863A (ja) | 電界効果型半導体装置 |