JPS62262463A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62262463A JPS62262463A JP10594486A JP10594486A JPS62262463A JP S62262463 A JPS62262463 A JP S62262463A JP 10594486 A JP10594486 A JP 10594486A JP 10594486 A JP10594486 A JP 10594486A JP S62262463 A JPS62262463 A JP S62262463A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- undoped
- channel
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 150000001875 compounds Chemical class 0.000 claims abstract description 5
- 239000013078 crystal Substances 0.000 claims abstract description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 7
- 230000004888 barrier function Effects 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は超高周波、超高速な半導体装置、特に電界効果
トランジスタ（ＦＥＴ）に関する。
トランジスタ（ＦＥＴ）に関する。
（従来技術）
ＩｎＰ層ＧａＩｎＡｓ等Ｉｎを含む化合物半導体は電子
速度の大きいことのために超高周波、高速デバイス材料
として注目されている。またこの材料は、金属−絶縁膜
一半導体ＦＥＴ（ＭＩＳＦＥＴ）すなわち絶縁ゲー）
ＦＢＴ動作が可能であ）、前記デバイスとしてＭＩＳＦ
ＥＴが試作されている。ここでゲート絶縁膜として、Ｏ
ＶＤのＳｉｎ、＋Ａノ、０１等様々なものが試みられて
いる。
速度の大きいことのために超高周波、高速デバイス材料
として注目されている。またこの材料は、金属−絶縁膜
一半導体ＦＥＴ（ＭＩＳＦＥＴ）すなわち絶縁ゲー）
ＦＢＴ動作が可能であ）、前記デバイスとしてＭＩＳＦ
ＥＴが試作されている。ここでゲート絶縁膜として、Ｏ
ＶＤのＳｉｎ、＋Ａノ、０１等様々なものが試みられて
いる。
（発明が解決しようとする問題点）
しかしながら、このようなりｒｏｗとＩｎＰの界面特性
は十分良いものでなく、特に界面にトラップが極めて多
く、チャネル電子がこのトラップにとられられて、動作
電流がドリフトを起こす問題が実用化のさまたげになっ
ている。
は十分良いものでなく、特に界面にトラップが極めて多
く、チャネル電子がこのトラップにとられられて、動作
電流がドリフトを起こす問題が実用化のさまたげになっ
ている。
本発明の目的は、Ｉｎを含む化合物半導体のＭＩＳ型半
導体装置におけるかかる界面特性の諸問題を解決する手
段を提供することにある。
導体装置におけるかかる界面特性の諸問題を解決する手
段を提供することにある。
（問題点を解決するための手段）
本発明によれば、Ｉｎ を含む化合物半導体層を電子チ
ャネルとする半導体装置において、該チャネル層の表面
側にアンドープのＡ ｊ Ｇ ａ Ａ ｓエピタキシャ
ル結晶層を設けたことを特徴とする半導体装置が得られ
る。
ャネルとする半導体装置において、該チャネル層の表面
側にアンドープのＡ ｊ Ｇ ａ Ａ ｓエピタキシャ
ル結晶層を設けたことを特徴とする半導体装置が得られ
る。
（作用）
第１図は本発明くよる半導体装置の例とじてＭＩ８ＦＥ
Ｔの場合の基本構造断面図である。１１は半絶縁性Ｉｎ
Ｐ基板、１２はチャネルとなるアンドープＩｎＰ層、１
３はアンドーグＡＡＧ ａ Ａ ｓ層、１４．１５はｎ
”−ＩｎＰソース、ドレイン領域、１６゜１７．１８は
それぞれゲート電極、ソース電極、ドレイン電極である
。第２図はゲート下におけるバンドダイヤグラムであ、
り、（ａ）はゲート無バイアス時、（ｂ）はゲートに正
電圧を印加した場合である。
Ｔの場合の基本構造断面図である。１１は半絶縁性Ｉｎ
Ｐ基板、１２はチャネルとなるアンドープＩｎＰ層、１
３はアンドーグＡＡＧ ａ Ａ ｓ層、１４．１５はｎ
”−ＩｎＰソース、ドレイン領域、１６゜１７．１８は
それぞれゲート電極、ソース電極、ドレイン電極である
。第２図はゲート下におけるバンドダイヤグラムであ、
り、（ａ）はゲート無バイアス時、（ｂ）はゲートに正
電圧を印加した場合である。
本発明の作用、効果は以下の様である。
Ａ ｊ Ｇ ａ Ａ ｓとして、例えばＡ１組成比０．
３のものを用いれば該ＡＪＧａＡｓ層はＩｎＰの表面チ
ャネルの電子に対して、約０．７ｅＶの高い障壁となシ
、かつ。
３のものを用いれば該ＡＪＧａＡｓ層はＩｎＰの表面チ
ャネルの電子に対して、約０．７ｅＶの高い障壁となシ
、かつ。
ゲート電極に対しても１ｅＶ程度の高い障壁をなす。か
つアンドープの）、ｊ Ｇ ａ Ａ ｓ層の抵抗は高く
、本構造はほぼＭＩＳ構造と等価である。かつλｊ Ｇ
ａ Ａ ｓ／Ｉ ｎ Ｐ界面はエピタキシャル成長さ
れたヘテロ接合であるため、界面準位密度は小さく、良
好である。すなわち、本構造はＡｌＧａＡｓとＩｎＰと
の大きな電子親和力差、該界面の良好さによって、電子
蓄積量の大きく、かつ高品質な、すなわち最大電流の大
きいＩｎＰ電子チャネルを形成できると共に、ゲート耐
圧の犬きく、リーク電流の小さい特性をもたらすもので
ある。なおＩｎＰに対する格子不整合性の度合い、およ
びＩｎＰおよびゲート電極に対する障壁の高さの兼ね合
いで、ＡＪＧａＡｓ層を障壁層とする効果は大きい、つ
まシ、障壁を高くできるバンドギャップの大きい材料で
は格子不整合性が大きく、ヘテロ接合界面の特性を劣化
させ、反対にＩｎＰに格子整合する材料では、電子親和
力差が小さく障壁が低いからである。またＡＪＧａＡｓ
はＩｎＰとの選択加工性も良く、かつ物理化学的に安定
な材料であるメリットもある。
つアンドープの）、ｊ Ｇ ａ Ａ ｓ層の抵抗は高く
、本構造はほぼＭＩＳ構造と等価である。かつλｊ Ｇ
ａ Ａ ｓ／Ｉ ｎ Ｐ界面はエピタキシャル成長さ
れたヘテロ接合であるため、界面準位密度は小さく、良
好である。すなわち、本構造はＡｌＧａＡｓとＩｎＰと
の大きな電子親和力差、該界面の良好さによって、電子
蓄積量の大きく、かつ高品質な、すなわち最大電流の大
きいＩｎＰ電子チャネルを形成できると共に、ゲート耐
圧の犬きく、リーク電流の小さい特性をもたらすもので
ある。なおＩｎＰに対する格子不整合性の度合い、およ
びＩｎＰおよびゲート電極に対する障壁の高さの兼ね合
いで、ＡＪＧａＡｓ層を障壁層とする効果は大きい、つ
まシ、障壁を高くできるバンドギャップの大きい材料で
は格子不整合性が大きく、ヘテロ接合界面の特性を劣化
させ、反対にＩｎＰに格子整合する材料では、電子親和
力差が小さく障壁が低いからである。またＡＪＧａＡｓ
はＩｎＰとの選択加工性も良く、かつ物理化学的に安定
な材料であるメリットもある。
（実施例）
ＩｎＰ基板上にｎ−−ＩｎＰチャネル層を０．５ｐｍ成
長し、さらにゲート絶縁層としてＡノｏ、ｓ Ｇ ａ（
１，７Ａｓ層を１００ＯＡ成長したウェハーを用いて、
ＭＩＳＦＥＴを製作した。第３図は絶縁ゲート構造の界
面特性を評価するものとしての容量−電圧（Ｃ−Ｖ）特
性の結果を示す。実線が本発明によるもので、点線は従
来技術の６０ＯＡの厚さの０ＶＤＳｉＯ，膜をゲート絶
縁膜とした場合である。なお容量はゲート絶縁膜容量で
正規化されている。従来技術のＳｉｎ。
長し、さらにゲート絶縁層としてＡノｏ、ｓ Ｇ ａ（
１，７Ａｓ層を１００ＯＡ成長したウェハーを用いて、
ＭＩＳＦＥＴを製作した。第３図は絶縁ゲート構造の界
面特性を評価するものとしての容量−電圧（Ｃ−Ｖ）特
性の結果を示す。実線が本発明によるもので、点線は従
来技術の６０ＯＡの厚さの０ＶＤＳｉＯ，膜をゲート絶
縁膜とした場合である。なお容量はゲート絶縁膜容量で
正規化されている。従来技術のＳｉｎ。
膜ではＣ−■特性は極めて大きなヒステリシスを示し、
かつ空乏側の容量が大きくドリフトしたのに対し、本発
明によるものではヒステリシスは極めて小さく、かつ容
量のドリフトはなかった。また本発明ではゲートに＋４
ｖとＭＩ８ＦＥＴとして十分電圧を印加できた。
かつ空乏側の容量が大きくドリフトしたのに対し、本発
明によるものではヒステリシスは極めて小さく、かつ容
量のドリフトはなかった。また本発明ではゲートに＋４
ｖとＭＩ８ＦＥＴとして十分電圧を印加できた。
（発明の効果）
以上、本発明によればＩｎＰ等、Ｉｎを含む高速電子材
料を用いた高性能、高信頼なＭＩＳＦＥＴが実現でき、
マイクロ波・ミリ波素子および光電子ＩＣへの応用発展
が期待できる。なお以上ではチャネルの半導体としてＩ
ｎＰについて説明したが、ＩｎＰと電子親和力が同等か
、それより大きいＧａＩｎＡｓ、他の半導体についても
適用できる。またＰＥＴだけでなく ＣＯＤ等の表面チ
ャネルデバイスにも適用できる。
料を用いた高性能、高信頼なＭＩＳＦＥＴが実現でき、
マイクロ波・ミリ波素子および光電子ＩＣへの応用発展
が期待できる。なお以上ではチャネルの半導体としてＩ
ｎＰについて説明したが、ＩｎＰと電子親和力が同等か
、それより大きいＧａＩｎＡｓ、他の半導体についても
適用できる。またＰＥＴだけでなく ＣＯＤ等の表面チ
ャネルデバイスにも適用できる。
第１図および第２図は本発明による半導体装置の一例を
示す図で、それぞれ断面官造図およびエネルギーバンド
ダイヤグラムである。第３図は本発明の実施例の特性を
、従来技術によるものと比較したゲートの容量−電圧特
性である。ここで、１１ ： ＩｎＰ基板、１２ ：
ＩｎＰチャネル層、１３：アンドープＡｌＧａＡｓ７ｄ
、 １４，１５ 、 ｎ −ＩｎＰ。 １６：ゲート電極、１７：ソース電極、１８ニドレイン
′を極、Ｅｃ ：伝導俯下端 Ｅ ｙ ：価電子帯
上端ｓ”Ｆ’フェルミレベル。 〜１．゛ 代理人ブｒ耳士内 原 Ｙ子−１−９−ｊ７第２図 （ａ） （ｂ） 第３図 Ｃ／Ｃ。 −１００＋１０ 電圧（Ｖ）
示す図で、それぞれ断面官造図およびエネルギーバンド
ダイヤグラムである。第３図は本発明の実施例の特性を
、従来技術によるものと比較したゲートの容量−電圧特
性である。ここで、１１ ： ＩｎＰ基板、１２ ：
ＩｎＰチャネル層、１３：アンドープＡｌＧａＡｓ７ｄ
、 １４，１５ 、 ｎ −ＩｎＰ。 １６：ゲート電極、１７：ソース電極、１８ニドレイン
′を極、Ｅｃ ：伝導俯下端 Ｅ ｙ ：価電子帯
上端ｓ”Ｆ’フェルミレベル。 〜１．゛ 代理人ブｒ耳士内 原 Ｙ子−１−９−ｊ７第２図 （ａ） （ｂ） 第３図 Ｃ／Ｃ。 −１００＋１０ 電圧（Ｖ）
Claims (1)
- Ｉｎを含む化合物半導体層を電子チャネルとする半導体
装置において、該チャネル層の表面側にアンドープのＡ
ｌＧａＡｓエピタキシャル結晶層を設けたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61105944A JP2659181B2 (ja) | 1986-05-08 | 1986-05-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61105944A JP2659181B2 (ja) | 1986-05-08 | 1986-05-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62262463A true JPS62262463A (ja) | 1987-11-14 |
| JP2659181B2 JP2659181B2 (ja) | 1997-09-30 |
Family
ID=14420956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61105944A Expired - Lifetime JP2659181B2 (ja) | 1986-05-08 | 1986-05-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659181B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63111672A (ja) * | 1986-10-30 | 1988-05-16 | Fujitsu Ltd | 電界効果半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5161265A (en) * | 1974-11-25 | 1976-05-27 | Handotai Kenkyu Shinkokai | 335 zokukagobutsuhandotaisoshi |
| JPS58119671A (ja) * | 1982-01-09 | 1983-07-16 | Agency Of Ind Science & Technol | 電界効果トランジスタ |
-
1986
- 1986-05-08 JP JP61105944A patent/JP2659181B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5161265A (en) * | 1974-11-25 | 1976-05-27 | Handotai Kenkyu Shinkokai | 335 zokukagobutsuhandotaisoshi |
| JPS58119671A (ja) * | 1982-01-09 | 1983-07-16 | Agency Of Ind Science & Technol | 電界効果トランジスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63111672A (ja) * | 1986-10-30 | 1988-05-16 | Fujitsu Ltd | 電界効果半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2659181B2 (ja) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6150680A (en) | Field effect semiconductor device having dipole barrier | |
| US4568958A (en) | Inversion-mode insulated-gate gallium arsenide field-effect transistors | |
| US4471366A (en) | Field effect transistor with high cut-off frequency and process for forming same | |
| US4916498A (en) | High electron mobility power transistor | |
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| US4807001A (en) | Heterojunction field-effect device | |
| US4590502A (en) | Camel gate field effect transistor device | |
| US4600932A (en) | Enhanced mobility buried channel transistor structure | |
| Mimura | The present status of modulation-doped and insulated-gate field-effect transistors in III–V semiconductors | |
| JPH0312769B2 (ja) | ||
| JPS5953714B2 (ja) | 半導体装置 | |
| EP0744773B1 (en) | Method of manufacturing semiconductor device having a plasma-processed layer | |
| US4442445A (en) | Planar doped barrier gate field effect transistor | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| JPS62262463A (ja) | 半導体装置 | |
| US5945695A (en) | Semiconductor device with InGaP channel layer | |
| Daniels et al. | Doped channel pseudomorphic GaAs/InGaAs/AlGaAs hetero-structure FETs | |
| Kiehl et al. | Heterojunction FETs in III–V compounds | |
| JPS6214105B2 (ja) | ||
| Maher et al. | A 200-GHz true E-mode low-noise MHEMT | |
| Bagratishvili et al. | Gaas/Ge3N4/Al structures and Mis field-effect transistors based on them | |
| JPH025438A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS63144580A (ja) | 電界効果トランジスタ | |
| JPS6196770A (ja) | 半導体装置 | |
| JPS6068661A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |