JPS6214105B2 - - Google Patents
Info
- Publication number
- JPS6214105B2 JPS6214105B2 JP20867581A JP20867581A JPS6214105B2 JP S6214105 B2 JPS6214105 B2 JP S6214105B2 JP 20867581 A JP20867581 A JP 20867581A JP 20867581 A JP20867581 A JP 20867581A JP S6214105 B2 JPS6214105 B2 JP S6214105B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- gaas
- active
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 20
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 13
- 230000005669 field effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
この発明は電界効果トランジスタ（FET）の
改良に関するものである。
改良に関するものである。
第１図は従来のFETの一例の構造を示す模式
断面図で、１は半絶縁性ガリウム・ヒ素
（GaAs）基板、２はその上に形成された高抵抗の
アルミニウム・ガリウム・ヒ素（AlxGa1-xAs）
バツフア層（但し、０＜ｘ１）、３は更にその
上に形成されたｎ形GaAs動作層、４，５および
６はそれぞれｎ形GaAs動作層３の表面に形成さ
れたソース電極，ゲート電極およびドレイン電
極、７はゲート電極５に負電圧を印加したときに
動作層３内に生ずる空乏層、８は動作キヤリヤ
（電子）である。
断面図で、１は半絶縁性ガリウム・ヒ素
（GaAs）基板、２はその上に形成された高抵抗の
アルミニウム・ガリウム・ヒ素（AlxGa1-xAs）
バツフア層（但し、０＜ｘ１）、３は更にその
上に形成されたｎ形GaAs動作層、４，５および
６はそれぞれｎ形GaAs動作層３の表面に形成さ
れたソース電極，ゲート電極およびドレイン電
極、７はゲート電極５に負電圧を印加したときに
動作層３内に生ずる空乏層、８は動作キヤリヤ
（電子）である。
このようなFETの高耐圧（高出力）化，高利
得化は高電界動作層領域つまり、ゲート電極５の
下の、その大部分が空乏層７となり動作層３が非
常に狭くなつた領域でのキヤリヤ８の高抵抗バツ
フア層２への洩れを防止することによつて達成さ
れるのであるが、従来は第１図に示すように高抵
抗バツフア層２に動作層３よりバンドギヤツプの
大きい物質を選び、そのエネルギー差によつて形
成される障壁を利用することがなされていた。第
２図は第１図に示したGaAs FETのエネルギー
バンドの構造を示す図で、Ｅfはフエルミ準位、
Ｅcは伝導帯、Ｅvは充満帯を示す。キヤリヤ８は
GaAs動作層３とAlxGa1-xAsの高抵抗バツフア層
２との界面に形成される障壁によつて高抵抗バツ
フア層２への注入が防止される。
得化は高電界動作層領域つまり、ゲート電極５の
下の、その大部分が空乏層７となり動作層３が非
常に狭くなつた領域でのキヤリヤ８の高抵抗バツ
フア層２への洩れを防止することによつて達成さ
れるのであるが、従来は第１図に示すように高抵
抗バツフア層２に動作層３よりバンドギヤツプの
大きい物質を選び、そのエネルギー差によつて形
成される障壁を利用することがなされていた。第
２図は第１図に示したGaAs FETのエネルギー
バンドの構造を示す図で、Ｅfはフエルミ準位、
Ｅcは伝導帯、Ｅvは充満帯を示す。キヤリヤ８は
GaAs動作層３とAlxGa1-xAsの高抵抗バツフア層
２との界面に形成される障壁によつて高抵抗バツ
フア層２への注入が防止される。
しかし、この従来のFETでは異種間接合のた
めの歪によつて、第３図に模式的に示すように、
転位９が動作層３中へ進入し、その結晶性を劣化
させたり、界面にトラツプ１０を形成し、上述の
ようにキヤリヤ８の洩れは防止できても、FET
としての高周波特性を劣化させるとともに、逆方
向耐圧の向上も阻止される。
めの歪によつて、第３図に模式的に示すように、
転位９が動作層３中へ進入し、その結晶性を劣化
させたり、界面にトラツプ１０を形成し、上述の
ようにキヤリヤ８の洩れは防止できても、FET
としての高周波特性を劣化させるとともに、逆方
向耐圧の向上も阻止される。
この発明は以上のような点に鑑みてなされたも
ので、バツフア層の構成に新規な構成を用いるこ
とによつて異種接合による歪を減少させ、従来の
上述のような欠点のないFETを提供することを
目的としている。
ので、バツフア層の構成に新規な構成を用いるこ
とによつて異種接合による歪を減少させ、従来の
上述のような欠点のないFETを提供することを
目的としている。
すなわち、この発明はバツフア層として動作層
と同じ物質と動作層よりバンドギヤツプの大きい
物質との超格子を用いることによつて、異種間接
合による歪が減少するという新知見に基づくもの
である。
と同じ物質と動作層よりバンドギヤツプの大きい
物質との超格子を用いることによつて、異種間接
合による歪が減少するという新知見に基づくもの
である。
第４図はこの発明の一実施例の構成を示す模式
断面図、第５図はそのエネルギーバンドの構造を
示す図で、従来例と同等部分は同一符号で示す。
１４はAlxGa1-xAs膜１２とGaAs膜１３との超格
子からなるバツフア層である。
断面図、第５図はそのエネルギーバンドの構造を
示す図で、従来例と同等部分は同一符号で示す。
１４はAlxGa1-xAs膜１２とGaAs膜１３との超格
子からなるバツフア層である。
このような構造にすることによつて、従来例と
同様に、キヤリヤ８の洩れは動作層３と超格子バ
ツフア層１４との界面およびバツフア層１４内に
形成される障壁によつて防止することができる。
また、障壁の高さもバツフア層１４の超格子の
数、GaAs膜１３およびAlxGa1-xAs膜１２の膜厚
によつて変化させることもできる。さらに、超格
子構造をバツフア層１４に用いることによつて、
従来例におけるような異種間接合による歪を防止
でき、動作層３の結晶性の劣化、およびバツフア
層１４との間の界面トラツプ形成を防止すること
ができる。従つてキヤリヤ８のバツフア層１４へ
の洩れを防止した効果が直接素子特性に反映さ
れ、GaAs FETの高耐圧化，高利得化が達成で
き、高周波特性も向上できる。
同様に、キヤリヤ８の洩れは動作層３と超格子バ
ツフア層１４との界面およびバツフア層１４内に
形成される障壁によつて防止することができる。
また、障壁の高さもバツフア層１４の超格子の
数、GaAs膜１３およびAlxGa1-xAs膜１２の膜厚
によつて変化させることもできる。さらに、超格
子構造をバツフア層１４に用いることによつて、
従来例におけるような異種間接合による歪を防止
でき、動作層３の結晶性の劣化、およびバツフア
層１４との間の界面トラツプ形成を防止すること
ができる。従つてキヤリヤ８のバツフア層１４へ
の洩れを防止した効果が直接素子特性に反映さ
れ、GaAs FETの高耐圧化，高利得化が達成で
き、高周波特性も向上できる。
なお、上記実施例はGaAs FETについて示し
たが、この発明はGaAsに限定されるものではな
い。そして、この発明によるFETのウエーハの
構造は分子エピタキシ法を用いることによつて容
易に形成できる。
たが、この発明はGaAsに限定されるものではな
い。そして、この発明によるFETのウエーハの
構造は分子エピタキシ法を用いることによつて容
易に形成できる。
以上説明したように、この発明になるFETで
はバツフア層に動作層と同じ半導体物質とこれよ
りバンドギヤツプの大きい半導体物質との超格子
構造を用いたので、動作層とバツフア層との界面
に歪みが発生せず、高耐圧化，高利得化が達成で
き、高周波特性も向上できる。
はバツフア層に動作層と同じ半導体物質とこれよ
りバンドギヤツプの大きい半導体物質との超格子
構造を用いたので、動作層とバツフア層との界面
に歪みが発生せず、高耐圧化，高利得化が達成で
き、高周波特性も向上できる。
第１図は従来のFETの一例の構成を示す模式
断面図、第２図はそのエネルギーバンドの構造を
示す図、第３図は同じく従来例における転位およ
びトラツプの形成状況を模式的に示す図、第４図
はこの発明の一実施例の構成を示す模式断面図、
第５図はこの実施例のエネルギーバンドの構造を
示す図である。 図において、１は半導体基板、３は動作半導体
層、４はソース電極、５はゲート電極、６はドレ
イン電極、１２はGaAs膜（動作半導体層と同じ
半導体）、１３はAlxGa1-xAs膜（動作半導体層よ
りバンドギヤツプの大きい半導体）、１４は高抵
抗バツフア半導体層である。なお、図中同一符号
は同一または相当部分を示す。
断面図、第２図はそのエネルギーバンドの構造を
示す図、第３図は同じく従来例における転位およ
びトラツプの形成状況を模式的に示す図、第４図
はこの発明の一実施例の構成を示す模式断面図、
第５図はこの実施例のエネルギーバンドの構造を
示す図である。 図において、１は半導体基板、３は動作半導体
層、４はソース電極、５はゲート電極、６はドレ
イン電極、１２はGaAs膜（動作半導体層と同じ
半導体）、１３はAlxGa1-xAs膜（動作半導体層よ
りバンドギヤツプの大きい半導体）、１４は高抵
抗バツフア半導体層である。なお、図中同一符号
は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板、高抵抗バツフア半導体層および
動作半導体層が順次互いに接して形成され上記動
作半導体層の表面にソース電極、ゲート電極およ
びドレイン電極が設けられたものにおいて、上記
動作半導体層と同じ半導体と上記動作半導体層よ
りバンドギヤツプの大きい半導体との超格子を上
記高抵抗バツフア半導体層として用いたことを特
徴とする電界効果トランジスタ。 ２ 動作半導体層にガリウム・ヒ素（GaAs）
を、高抵抗バツフア半導体層にガリウム・ヒ素
（GaAs）とアルミニウム・ガリウム・ヒ素
〔AlxGa1-xAs（ただし０＜ｘ１）〕との超格子
を用いたことを特徴とする特許請求の範囲第１項
記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20867581A JPS58107679A (ja) | 1981-12-21 | 1981-12-21 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20867581A JPS58107679A (ja) | 1981-12-21 | 1981-12-21 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58107679A JPS58107679A (ja) | 1983-06-27 |
| JPS6214105B2 true JPS6214105B2 (ja) | 1987-03-31 |
Family
ID=16560193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20867581A Granted JPS58107679A (ja) | 1981-12-21 | 1981-12-21 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107679A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189268A (ja) * | 1984-03-08 | 1985-09-26 | Fujitsu Ltd | 半導体装置 |
| FR2606552B1 (fr) * | 1986-06-11 | 1991-08-23 | Raytheon Co | Composant a semi-conducteur resistant aux rayonnements |
| JPS6327804A (ja) * | 1986-07-22 | 1988-02-05 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2534684B2 (ja) * | 1986-10-03 | 1996-09-18 | 日本電気株式会社 | ヘテロ接合バイポ−ラトランジスタ |
| FR2611300B1 (fr) * | 1987-02-20 | 1989-04-21 | Labo Electronique Physique | Circuit de stockage d'informations a faible temps d'acces |
| WO1999026297A1 (fr) * | 1997-11-17 | 1999-05-27 | The Furukawa Electric Co., Ltd. | Plaquette epitaxiale et compose semiconducteur |
-
1981
- 1981-12-21 JP JP20867581A patent/JPS58107679A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58107679A (ja) | 1983-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| US5811844A (en) | Low noise, high power pseudomorphic HEMT | |
| US4590502A (en) | Camel gate field effect transistor device | |
| JPS6214105B2 (ja) | ||
| JPH0312769B2 (ja) | ||
| JPS61147577A (ja) | 相補型半導体装置 | |
| JP2964637B2 (ja) | 電界効果トランジスタ | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPH0354466B2 (ja) | ||
| JP3141838B2 (ja) | 電界効果トランジスタ | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH0261149B2 (ja) | ||
| JP2658934B2 (ja) | トンネルトランジスタ | |
| JP2792295B2 (ja) | トンネルトランジスタ | |
| JPS609174A (ja) | 半導体装置 | |
| JP2541280B2 (ja) | 半導体装置 | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JP2000174256A (ja) | トンネルトランジスタとその製造方法 | |
| JPH0458706B2 (ja) | ||
| JP2800457B2 (ja) | 半導体装置 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPH0622248B2 (ja) | 電界効果トランジスタ | |
| JPH07120792B2 (ja) | 半導体装置 | |
| JPH04101436A (ja) | 電界効果トランジスタ |