JPS60189268A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　発明の技術分野 本発明は半導体装置、特に２次元電子ガスによる高電子
移動度を害されることな〈従来より高温の製造プロセス
が可能となるヘテロ接合形電界効果トランジスタに関す
る。

（ｂ）　技術の背景 現在エレクトロニクスの主役となっているシリコン（Ｓ
ｉ）半導体装置の限界を超える高速化、低消費電力化を
実現するために、キャリア特に電子の移動度がシリコン
より遥に大きい砒化ガリウム（ＧａＡｓ　）などの化合
物半導体を用いる半導体装置の開発が推進されている。

化合物半導体を用いるトランジスタとしては、その製造
工程がバイポーラトランジスタより簡単であるなどの理
由によって電界効果トランジスタ（以下ＦＥＴと略称す
る）の開発が先行しており、特に半絶縁性の化合物半導
体を基板に用いて浮遊容量を減少せしめたショットキー
バリア形ＦＥＴが主流となっている。

通常の構造の８１もしくはＧａＡｓ等の半導体装置にお
いては、キャリアは不純物イオンが存在している半導体
空間内を移動する。この移動に際してキャリアは格子振
動および不純物イオンによって散乱を受けるが、格子振
動による散乱の確率を小さくするために温度を低下させ
ると不純物イオンによる散乱の確率が大きくなり、キャ
リアの移動度はこれによって制限される。

この不純物散乱効果を排除するために、不純物が添加さ
れる領域とキャリアが移動する領域とをヘテロ接合界面
によって空間的に分離して、特に低温におけるキャリア
の移動度を増大せしめたヘテロ接合形電界効果トランジ
スタ（以下へテロ接合形ＦＥＴと略称する〕によって一
層の高速化が実現されている。

（ｅ）　従来技術と問題点 前記へテロ接合形ＦＥＴの従来の構造の１例を第１図（
ａ）及び（ｂ）に示す。半絶縁性ＧａＡｓ基板１上に、
ノンドープのｉ型ＧａＡｓ　Ｊ＠　２、これより電子親
和力が小さい砒化アルミニウムガリウム（ＡＪｘＧａｌ
　−ｘＡ８　）Ｊ＠　３　、及びｎ型ＧａＡｓ層４が設
けられている□　ＡＪｘＧａＩ−ｘＡｓ層３は、第１図
（ａ）に示す従来例においてはその全部がシリコン（Ｓ
ｔ）等がドープされたｎ型であるが、同図（ｂ）に示す
従来例においてはｉ型ＧａＡｓ層２とのへテロ接合界面
近傍はノンドープのｉ層領域３ａとし、これを介してｎ
型領域３ｂを設けている。

ｎ型Ａ／ｘＧａ、−ｘＡｓ層３（電子供給層という）か
らｉ型ＧａＡｓ層２（チャネル層という）へ遷移した電
子によってヘテロ接合界面近傍に生成される２次元電子
ガス２人がチャネルとし、て機能する。この２次元電子
ガス２人の面濃度を制御するゲート電極５は、通常ｎ型
ＧａＡｓ　Ｍ１４を選択的に除去し７たリセス構造によ
って、ｎ型ＡＪｘＧａｌ−ｘＡｓ層３に接して設けられ
る。また６はソース電極、７はドレイン電極である。

前記第１図（ｂ）に示したＡｌｘＧａ　、−ｘＡｓ層３
のノンドープのｉ層領域３ａはスペーサと呼ばれ、２次
元電子ガス２Ａに不純物イオンの散乱効果が及ぶことを
防止する目的で設けている。上述の如き従来のへテロ接
合形ＦＥＴの製造プロセスにおける加熱処理は、通常ソ
ース電極６及びドレイン電極７の形成工程で例えば金ゲ
ルマニウム／金（ＡｕＧｅ／Ａｕ）などの電極材料層を
被着してパターニングを行なった後、電極材料と半導体
基体との合金北本 のための例えば温度４５０［：℃：］、時間分間程度の
比較的低温の処理に止まっている。この程度の加熱処理
によってはＡＡ’ｘＧａ、−ｘＡｓ層のｎ型領域３ｂに
導入されている不純物／リコンの熱拡散は少なく、前記
ｉ型ＡＡ’ｘＧａ１−ＸＡ８スペーサ領域３ａの厚さを
エヒリキシャル成長において通常１００〔λ〕以下、例
えば６ｏ（Ｘ）程度として、２次元電子ガス２Ａの不純
物イオンによるクーロン散乱を防止する効果が得られて
、温度７７　［Ｋ：］において例えば電子面濃度６　ｘ
　１０”　（ｃｗＬ−２：）、電子移動度Ｉ　Ｘ　１０
”Ｃｃｒｔ？／Ｖ　・Ｓ〕程度の２次元電子ガスが生成
されている。

しかしながらへテロ接合形ＦＥＴの特性を向上するため
に、例えばオーミック接触電極を形成する領域にイオン
注入法によって不純物を導入してその活性化を行なう場
合、或いは半導体基体に含まれる不純物のドライブイン
を行なう場合などには、７００〔℃〕程度以上の加熱処
理が必要となる。

この程度の加熱処理を電熱炉内で施した場合には、電子
供給層であるｎ型ＡｌｘＧａ＋−ｘＡｓ層中の不純物例
えばシリコンがＡ／ｘＧａ、−ｘＡｓ／ＧａＡｓ界面近
傍或いはノンドープのｉ型ＧａＡｓ層２内にまで拡散し
て、前記スペーサ領域の効果が失われ、２次元電子ガス
の電子移動度が大幅に低下する。加熱方法としてエネル
ギ線の選択的照射を用いることによって不純物の有害な
拡散を減少させることが可能ではあるが、なお電子移動
度の低下を免れない。

（ｄ）　発明の目的 本発明は以上説明した如き現状に対処して、従来よ抄高
温の製造プロセスを施しても電子移動度等の特性の劣化
を招かないヘテロ接合形ＦＥＴを提供することを目的と
する。

（ｅ）　発明の構成 本発明の前記目的は、第１のｉＷ砒化ガリウム層と、ｉ
型の砒化アルミニウムガリウム層と、第２のｉ型砒化ガ
リウム層と、ドナー不純物を含むｎ型の砒化アルミニウ
ムガリウム層とが）ぬ次積層された半導体基体を備えて
、該ｎ型砒化アルミニウムガリウム１−から遷移する電
子によって該第１のｉ型砒化ガリウム層と該ｉ型砒化ア
ルミニウムガリウム層とのへテロ接合界面近傍に生成さ
れる２次元電子ガスをチャネルとする半導体装置により
達成される。

すなわち本発明の半導体装置は、チャネル層である第１
のｉ型ＧａＡｓ層と、これとへテロ接合するｉ型Ａｌｘ
Ｇａ、−ｘＡｓスペーサ層と電子供給層であるｎ型ＡＡ
’ｘＧａｌ−ｘＡｓ層とに加えて、何れもＡｌｘＧａ□
−ｘＡｓよりなるスペーサ層と電子供給層との間に第２
のｉ型ＧａＡｓ層を設けている。なお前記各ｉ型層は何
れもノンドーグである。

この第２のｉ型ＧａＡｓ層は、高温熱処理においてｎ型
ＡｌｘＧａ１−ｘＡｓ電子供給層からｉ型ＱａＡｓチャ
ネル層方向への不純物の拡散を抑止する効果をもち、第
２のｉ型ＧａＡｓ層とｉ型Ａ７１ｘＧａ＋−ｘＡｓ　Ｊ
藝との２層によって２次元電子ガスの不純物イオン散乱
を防止するスペースが形成される。

前記の第２のＧａＡｓ層の不純物拡散抑止効果は例えば
第２図に示す分析結果例等によって明らかである。第２
図の横軸は半導体基体表面からの深さを示し、ＡＪｘＧ
ａＩ−ＸＡ８７−とＧａＡｓ層とのへテロ接合が現われ
ている。ＡＩ！ｘ　Ｇａ　＋　−ｘＡｓ層はエピタキシ
ャル成長の際にシリコンが変調ドーピングされており、
その成長状態におけるシリコンの分布の二次イオン質量
分析（Ｓ　ＩＭＳ　）による分析結果は曲線Ａで示す波
状をなしている。この半導体基体に本例においては温度
７５０（’Ｃ）時間８０分間の熱処理を施して、熱処理
後のシリコンの分布を分析した結果は曲線Ｂに示す如く
、ＡｌｘＧａ１−ｘＡｓ層の大部分についてはシリコン
がほぼ均一に分布しているがＧａＡｓ層とのへテロ接合
界面においてシリコンの濃度が階段状に急激に減少して
いる。この様に熱処理による再分布がＡｌｘＧａ□−ｘ
Ａｓ中では顕著に生ずるのに対して、ＧａＡｓ側では極
めて少ない０ （ｆ）　発明の実施例 以下本発明を実施例により図面を参照して具体的に説明
する。

第３図は本発明の実施例を示す断面図である。

図に示す如く、本実施例の半導体基体は半絶縁性ＧａＡ
ｓ基板１１上に、下記の各半導体層が分子線結晶成長方
法等によって順次形成されている。

１２はノンドーグのｉ型ＧａＡｓ／−で例えば厚さ０、
５　（ｌ１ｍ　）程度とし、１３はノンドープのｉ型Ａ
ｌｘＧａ１−ｘＡｓ層で、例えばＡＪ？の組成比ｘ＝０
．３．厚さ４０　［：Ａ’ｌ程度とし、１４はノンドー
プのｉ型師層で例えば厚さ２０　ＣＡ］Ａｌとし、１５
はｎ型ＡｌｘＧａ１−ｘＡｓ層で例えばｘ　＝　０．３
とし、Ｎ＝Ｉ　Ｘ　１０１８〔ｃＩｎ−３〕程度にシリ
コンをドープして、厚さ６００〔Ａ〕程度とし、１６は
ｎ型ＧａＡｓ層で例えばＮ＝２　ｘ　１０”　Ｃｃｒｎ
−３〕程度にシリコンをドープして厚さ５００［Ａ）程
度とする。

前記半導体基体のソース及びドレイ／領域にｉ型ＧａＡ
ｓ層１２に光分に達する深さに高濃度に不純物を導入す
る。本実施例においては例えばセレン（Ｓｅ）をエネル
ギー３５０　（ＫｅＶ）としてドーズ量１　ｘ　１０　
”　［：ｃｍ−２３程度のイオン注入を行ない、次いで
タングステンノ・ログンランプによる温度９５０〔℃〕
１時間１０秒間の高温短時間熱処理で最高不純物濃度４
〜５　Ｘ　１０”［：ｃｍ−３１程度のｎ型領域１７を
形成している。

次いで従来技術によって、ソース電極１８及びドレイ／
領域１９を配設し、リセスを形成してゲート電極２０を
配設する〇 上述の本実施例のチャネル領域近傍のエネルギーバンド
ダイヤグラムと２次元電子ガス１２Ａの空間分布を第４
図に示し、各半導体層は第３図と同一符号によって対応
を表わす。

ｉ型ＧａＡｓ拡散抑止層１４によってボテンシャル井戸
が形成されているが、その幅（厚さ）が狭いために２次
元電子ガス１２Ａの空間分布はこれによって殆んど変化
せず、従って電子面濃度のみならず電子移動度にもその
影響が現われない。ｉ型ＧａＡｓ拡散抑止層１４の厚さ
が大きくなれば２次元電子ガスのこの層内での分布が増
加してｎ型ＡＡ！ｘＧａ＋−ｘＡｓＡｓ電子供給層１５
純物イオン散乱による電子移動度の低下が現われるため
に、この層の厚さは一般的には３０（Ａｌ以下とするこ
とが望ましい。

本実施例においては先に述べた如〈従来のへテロ接合形
ＦＥＴでは行なわれない高温の加熱処理を実施している
が、ｎ型Ａ＃ｘ　Ｇａ、−ｘＡｓ電子供給層１５からチ
ャネル領域側へのシリコンの拡散はｉ型ＧａＡｓ　ＪＷ
ｒ　１４によって抑止され、かつ前記の如く２次元電子
ガス１２Ａの空間分布に対するポテンシャル井戸の影響
も実際土塊われないために、電子移動度及び電子面濃度
は従来と同等の値が得られている。

（ｇ）　発明の詳細 な説明した如く本発明によって、ヘテロ接合形ＦＥＴの
特徴とする電子移動度を低下させるなどの特性劣化を伴
なうことなく、その製造プロセスにおいて従来より高温
の加熱処理を行なう自由度が得られて、ヘテロ接合形Ｆ
ＥＴ素子或いはこれと同一半導体基体に形成される半導
体素子等の改善を推進することができる。

【図面の簡単な説明】

第１図（ａ）及び（ｂ）はへテロ接合形ＦＥＴの従来例
を示す断面図、第２図はＡ／ＧａＡｓ／ＧａＡｓ系にお
ける不純物の再分布の例を示す図、第３図は本発明の実
施例を示す断面図、第４図はそのエネルギーバンドダイ
ヤグラムである。 図において、１１は半絶縁性ＧａＡｓ基板、１２及び１
４はｎ型ＧａＡｓ層、１３はｉ　ｍ　ＡＡ’ＧａＡｓ層
、１５はｎ型Ａｊ！ＧａＡａ層、１６はｎ型ＧａＡｓ層
、１７＋ はｎ　型領域、　１８はソース電極、１９はドレイン電
極、２０はゲート電極を示す。 ＃　ｌ　閉 番　２　図 （ＣＰ：５） ？導　イ４−３５卜うＡ≦、イ跣６ひマ・らの３６でさ
°　（μゝン￥−３ζ 手続補正書（向側 昭和　年　月　１−１ ６０．５．２０ 発明の名称半導体装置 補正をする者 事ｆ’ｌ−との関ｆ１．　持ｊγ７Ｊ３願人昭和　年　
月　１ｊ　なし 補正によ？）増／７１１する発明の数　りし鼎止の内存
別紙の通り （１）　本願特許請求の範囲を別紙の通り補正する。 （２）本願明細書第４頁第１１行記載の「ドープの１型
領域３ａはスペーサと呼ばれ」を以下の通り訂正する。 「ドープのｉ型領域３ａは米国特許第４１６３２３７号
の第２図に示される１０〜６０オングストロームの厚さ
をもつスペーサであり」 （３）　同第６頁第４行以下に以下の文を挿入する。 「高温熱処理におけるシリコンの拡散に対しては、スペ
ーサ領域３ａの厚さを特開昭５８−５１５７３に見られ
る様に１００オングストローム以上にすることも可能で
ある。逆に電子面濃度は下るので最適設計上は直ちに採
用できない面がある。」（４）同第６頁第１１行乃至第
２０行記載の「本発明の前記目的は、　・・・・達成さ
れる。」を以下の通り訂正する。 「砒化ガリウムチャンネル層と、該チャンネル層に対し
て電子供給層となる電子親和力のより手枕砒化ガリウム
よりなるＮ型不純物拡散防止層と、該拡散防止層と該砒
化ガリウムチャンネル層とに接する高抵抗砒化アルミニ
ウムガリウム層とよりなるスペーサ層を介在させたこと
を特徴とするヘテロ接合型半導体装置。」 （５）同第８頁第１１行の１い。」の後に、以下の文を
挿入する。 Ｕ第２図の結果は、７５０℃２０分の熱処理でもほぼ同
様であり、変調ドーピングのアニールでキャリア濃度は
略平均化されてしまい、又、１０５００Ｃ１０秒のアニ
ールでは、７５０℃２０分のアニールに比べて拡散は抑
制できるものの、当初の変調ドープのプロファイルより
は著しく変化し℃いることを確認した。ＧａＡｓ中への
シリコンの変調ドープを行ったサンプルについても同様
のアニールを施してキャリア濃度のプロファイルな詞べ
た。 これらの結果から、シリコンの拡散係数は１ｙＱＧａＡ
ｓに比べてＧａＡｓ中の方が１／３〜１１５に低減され
ていることを確認した。 （６）同第１１頁第４行の後に、以下の文を挿入する。 「第５図は上記実施例と同じアニール時間（１０秒）を
、各温度で施したときの移動度μｓ　（ｃｒ／Ｉ／　ｖ
・秒）と面濃度ＮＢ（ｃｒｎ”）を示す。およそ１００
０℃までアニールなしの状態が維持されていることがわ
かる。 比較のため第１図（ｂ）の従来構造に対して、従来の２
０分間の炉アニール、１０秒のランプアニールを施した
場合の各アニール温度に対するμＢ。 Ｎｓの変化を測定した結果をそれぞれ第６図および第７
図に示す。第６図から明らかな通り、７５０℃以上のア
ニールでμＢは急漱に低下していき、ヘテロ接合デバイ
スとしての利点が失われることがわかる。第７図でもμ
Ｂが低下している。 第３図および第４図の実施例の通り、ｉ型ＧａＡｓ拡散
防止層１４はｎ型電子供給層１５とへテロ接合を形成す
るがその厚さは３０１以下とせまいため、電子ガスの分
布は極めて小さい。３０人のｉ型Ｇａｐｓ拡散防止層も
同様に実現できる。ただし、１型ＧａＡｓ拡散防止層の
内に電子ガスが分布する址が多少増加し、前記の実施例
に比較すると好ましいものではない。このため、ｉ型拡
散防止層はできるだけ薄い方がよいが、拡散防止の点か
ら約１５人は保っておくのがよい。 一般的には、スペーサ層はｌｏｏｍ以下がよく、好まし
くは６０Å以下であることがよい。ｉ型ＡＪＧａへＳ層
１３は、上記の実施例の通り４０人が最適であるが、約
２０λ程度まで薄くできる。しかし、薄くしすぎるとこ
の層１３内での２次元這子ガス濃度が増え、層１５によ
る不純物イオン散乱も受けやすいので、約２０Å以上４
０人程Ｊ屍とするのがよい。」 （７）同第１１頁第１８行の［バンドダイヤグラムであ
る。］を以下の通り訂正する。 ［バンドダイヤグラム第５図は本発明の芙施し１］と同
じラングアニールを各温度で施したときの移動度と電子
面濃度変化を示す図、第６図及び第７図は第１図（ｂ）
の従来レリについて、従来の炉アニール又は１０秒のラ
ンプアニールを施したときの各温度如おけろ移動度と電
子面濃度変化をそれぞれ示す図である。」 （８）本願図面に第５図、第６図ならびに第７図を追加
する。 添付書類 １、図面（第５図、第６図、第７図）各−葉２、特許請
求の範囲 第５　図 θθθ　２θθ　１０００ 竿乙図 第７０

Claims (1)

【特許請求の範囲】
1. 第１のｉ型肌化ガリウム層と、ｉ型の砒化アルミニウム
   ガリウム層と、第２のｉ型肌化ガリウム層と、ドナー不
   純物を含むｎ型の砒化アルミニウムガリウム層とが順次
   積層された半導体基体を備えて、該ｎ型砒化アルミニウ
   ムガリウム層から遷移する電子によって該第１のｉ型肌
   化ガリウム層と該ｉ型砒化アルミニウムガリウムＪｆＡ
   とのへテロ接合界面近傍に生成される２次元電子ガスを
   チャネルとすることを特徴とする半導体装置。