JP2536523B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2536523B2
JP2536523B2 JP62115904A JP11590487A JP2536523B2 JP 2536523 B2 JP2536523 B2 JP 2536523B2 JP 62115904 A JP62115904 A JP 62115904A JP 11590487 A JP11590487 A JP 11590487A JP 2536523 B2 JP2536523 B2 JP 2536523B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
source
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62115904A
Other languages
English (en)
Other versions
JPS63281475A (ja
Inventor
恵一 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP62115904A priority Critical patent/JP2536523B2/ja
Priority to US07/194,370 priority patent/US4893155A/en
Publication of JPS63281475A publication Critical patent/JPS63281475A/ja
Priority to US07/410,070 priority patent/US5026655A/en
Application granted granted Critical
Publication of JP2536523B2 publication Critical patent/JP2536523B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/029—Differential crystal growth rates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/169—Vacuum deposition, e.g. including molecular beam epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は超高速な半導体装置の製造方法に関する。
〔従来の技術〕 ｎ−AlGaAsとアンドープGaAsのヘテロ接合から成る選
択ドープ構造は、電子が不純物の少ないGaAs中を走行す
るため、高速デバイスに利用されている。このような選
択ドープ構造を有する半導体装置である電界効果トラン
ジスタ（FET）の基本構造は、その断面図を第４図に示
すように、半絶縁性GaAs基板11上にアンドープGaAs層1
2,n−AlGaAs層13が設けられ、ゲート電極14およびソー
ス，ドレイン電極15,16が設けられている。
電子はアンドープGaAs層12とｎ−AlGaAs層13のヘテロ
接合界面のGaAs層12側をソースからドレインに向かって
走行し、ゲート電極14で変調を受けてトランジスタ動作
を成す。さて、このトランジスタの動作の速さは、電子
がどれだけ短時間でゲートの下を通り抜けるかにかかっ
ている。そのため素子を微細化することが高速化にとっ
て最も重要である。
〔発明が解決しようとする問題点〕
電子はソース・ドレイン間の電界で加速され、高速で
ゲート下を走行するが、このように素子が超微細化され
ると、電子が十分に加速されず、あまり高速で動作しな
い事態が起こり得る。
本発明の目的は、このような高速化への制限を打破す
る新しい構造の半導体装置の製造方法を提供することに
ある。
〔問題点を解決するための手段〕
本発明は、基板にステップを形成する工程と、第１の
半導体を構成する原子の分子ビームをステップの斜め方
向から照射し、前記ステップを覆って第１の半導体層を
形成する工程と、第１の半導体を構成する原子の分子ビ
ームを斜め方向から照射すると共に第１の半導体より電
子親和力の小さい第３の半導体を構成する原子の分子ビ
ームを前記ステップの斜め上方から照射し、前記ステッ
プ上面より側面の方が第３の半導体の組成の少ない第１
の半導体と第３の半導体との混晶層を形成する工程とを
含むことを特徴とする半導体装置の製造方法である。
〔作用〕
本発明では、ソースにチャネルよりも伝導帯のエネル
ギーの大きいもの（チャネルに障壁となるもの）を用い
ているので、ソースからチャネルにエネルギーの高い状
態で、すなわち高速で電子を注入できるので、超微細化
されたときでも、電子を高速にできる。
〔実施例〕
第１図は本発明による半導体装置の一例であるFETの
基本構造の断面図である。第４図に示した従来のFETと
同様に、11は半絶縁性GaAs基板、12はアンドープGaAs
層、13はｎ−AlGaAs層、14はゲート電極、15,16はソー
ス，ドレイン電極であるが、本実施例の特徴はソース領
域21に、ｎ−AlGaAs層13よりAl組成の少ないn+−AlGaAs
を用いていることにある。このソースとアンドープGaAs
チャネルとの間の、ソース・ドレイン間にバイアスした
ときのバンド状態図を第２図に示す。なお図中、ECは伝
導帯を示す。
本実施例では、ソースにチャネルよりも伝導帯のエネ
ルギーの大きいもの（チャネルに障壁となるもの）を用
いているので、ソースからチャネルにエネルギーの高い
状態で、すなわち高速で電子を注入でき、超微細化され
たときでも、電子を高速にできる、ここでソースのn+−
AlGaAs層21のチャネルに対する障壁の高さは、ゲート下
のｎ−AlGaAs層13の障壁の高さよりも低くしておく必要
がある。なぜならば高くすると電子が層13に飛び込んで
しまうからである。
以上のように本実施例によれば、電子チャネルとなる
第１の半導体層12と、この第１の半導体層12より電子親
和力の小さい第２の半導体層13のヘテロ接合界面を電子
チャネルとするFETにおいて、電子チャネルよりも伝導
帯のエネルギーの大きいソース領域21を有し、このソー
ス領域から電子チャネルに、電子親和力差よりも低い障
壁を介して電子を注入する構造のFETが得られる。
さてかかるFETは、通常の結晶成長でアンドープGaAs
層12、ｎ−AlGaAs層13の成長後、選択時にソース領域21
をエッチングして、ソース領域21のn+−AlGaAsを成長
し、各電極を形成すれば実現できるが、再成長界面の品
質が良くない恐れがある。これは以下の実施例に示すプ
ロセスにより解決できる。
以下、第３図の工程図を参照しつつ説明する。
まず、半絶縁性GaAs基板11にステップを形成する（第
３図（ａ））。
次に、MBE法でステップに対して斜め方向からAs雰囲
気下でGaビームを照射し、ステップを覆ってアンドープ
GaAs層12を成長する（第３図（ｂ））。
次にGaを同様に照射し、またドーパントのSiのビーム
をGaと同様の方向から照射しつつ、Alのビームを斜め上
方から照射する（第３図（ｃ））。したがってAlの量は
ステップ上面では多く、ステップの側面では少なくな
り、ステップの側面では上面よりAl組成の少なく、かつ
ドーピング量の多いn+−AlGaAs層21が成長される。
次いで、Alビームを遮断して、コンタクト層のn+−Ga
As層22を成長する（第３図（ｄ））。
次いで、ステップ上面のn+−GaAs層22を除去してゲー
ト電極14を形成し、さらにソース電極15,ドレイン電極1
6を形成すればFETは完成する。
このように本実施例によれば、GaAs基板11にステップ
を形成する工程と、第１の半導体を構成する原子の分子
ビームをステップの斜め方向から照射し、ステップを覆
って第１の半導体層12を形成する工程と、第１の半導体
を構成する原子の分子ビームを斜め方向から照射すると
共に第１の半導体より電子親和力の小さい第３の半導体
を構成する原子の分子ビームをステップの斜め上方から
照射し、ステップ上面より側面の方が第３の半導体の組
成の少ない第１の半導体と第３の半導体との混晶層21を
形成する工程とを含んでいる。
以上のように本実施例では、結晶成長をすべて真空や
一連の成長で行っているので界面は良質である。
〔発明の効果〕
以上説明したように本発明によれば、超微細化しても
高速性がおおいに発揮できる半導体装置を、簡単なプロ
セスで実現でき、通信装置等の高性能化に大きく貢献で
きる。
【図面の簡単な説明】
第１図は本発明による半導体装置の一実施例であるFET
の構造断面図、 第２図は第１図のFETのバンド状態図、 第３図は本発明の半導体装置の製造方法の一実施例を示
す工程図、 第４図は従来のFETの構造断面図である。 11……半絶縁性GaAs基板 12……アンドープGaAs層 13……ｎ−AlGaAs層 14……ゲート電極 15……ソース電極 16……ドレイン電極 21……ソース領域

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】基板にステップを形成する工程と、第１の
    半導体を構成する原子の分子ビームをステップの斜め方
    向から照射し、前記ステップを覆って第１の半導体層を
    形成する工程と、第１の半導体を構成する原子の分子ビ
    ームを斜め方向から照射すると共に第１の半導体より電
    子親和力の小さい第３の半導体を構成する原子の分子ビ
    ームを前記ステップの斜め上方から照射し、前記ステッ
    プ上面より側面の方が第３の半導体の組成の少ない第１
    の半導体と第３の半導体との混晶層を形成する工程とを
    含むことを特徴とする半導体装置の製造方法。
JP62115904A 1987-05-14 1987-05-14 半導体装置の製造方法 Expired - Fee Related JP2536523B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62115904A JP2536523B2 (ja) 1987-05-14 1987-05-14 半導体装置の製造方法
US07/194,370 US4893155A (en) 1987-05-14 1988-05-16 Heterojunction field effect transistor device and process of fabrication thereof
US07/410,070 US5026655A (en) 1987-05-14 1989-09-21 Process of fabricating a heterojunction field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62115904A JP2536523B2 (ja) 1987-05-14 1987-05-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63281475A JPS63281475A (ja) 1988-11-17
JP2536523B2 true JP2536523B2 (ja) 1996-09-18

Family

ID=14674087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62115904A Expired - Fee Related JP2536523B2 (ja) 1987-05-14 1987-05-14 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US4893155A (ja)
JP (1) JP2536523B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2508173B2 (ja) * 1988-02-08 1996-06-19 日本電気株式会社 半導体装置の製造方法
US5192701A (en) * 1988-03-17 1993-03-09 Kabushiki Kaisha Toshiba Method of manufacturing field effect transistors having different threshold voltages
GB8812216D0 (en) * 1988-05-24 1988-06-29 Jones B L Diamond transistor method of manufacture thereof
US5236854A (en) * 1989-12-11 1993-08-17 Yukio Higaki Compound semiconductor device and method for fabrication thereof
JPH03290975A (ja) * 1990-04-09 1991-12-20 Fujitsu Ltd 縦型半導体装置
JP2706369B2 (ja) * 1990-11-26 1998-01-28 シャープ株式会社 化合物半導体の成長方法及び半導体レーザの製造方法
US5234848A (en) * 1991-11-05 1993-08-10 Texas Instruments Incorporated Method for fabricating lateral resonant tunneling transistor with heterojunction barriers
US5258327A (en) * 1992-04-30 1993-11-02 Litton Systems, Inc. MBE growth method for high level devices and integrations
US5712189A (en) * 1993-04-30 1998-01-27 Texas Instruments Incorporated Epitaxial overgrowth method
JPH06333954A (ja) * 1993-05-26 1994-12-02 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
US5734193A (en) * 1994-01-24 1998-03-31 The United States Of America As Represented By The Secretary Of The Air Force Termal shunt stabilization of multiple part heterojunction bipolar transistors
JP2639358B2 (ja) * 1994-02-28 1997-08-13 日本電気株式会社 接合型ｆｅｔ
US5411902A (en) * 1994-06-06 1995-05-02 The United States Of America As Represented By The Secretary Of The Air Force Process for improving gallium arsenide field effect transistor performance using an aluminum arsenide or an aluminum gallium arsenide buffer layer
FR2868207B1 (fr) * 2004-03-25 2006-09-08 Commissariat Energie Atomique Transistor a effet de champ a materiaux de source, de drain et de canal adaptes et circuit integre comportant un tel transistor
CN108649071B (zh) * 2018-05-17 2019-03-19 苏州汉骅半导体有限公司 半导体器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3865625A (en) * 1972-10-13 1975-02-11 Bell Telephone Labor Inc Molecular beam epitaxy shadowing technique for fabricating dielectric optical waveguides
US4171234A (en) * 1976-07-20 1979-10-16 Matsushita Electric Industrial Co., Ltd. Method of fabricating three-dimensional epitaxial layers utilizing molecular beams of varied angles
DE2821975C2 (de) * 1978-05-19 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Metall-Halbleiter-Feldeffekttransistor (MESFET) und Verfahren zu dessen Herstellung
US4739385A (en) * 1982-10-21 1988-04-19 American Telephone And Telegraph Company, At&T Bell Laboratories Modulation-doped photodetector
JPS59181069A (ja) * 1983-03-30 1984-10-15 Fujitsu Ltd 半導体装置
JPS60189268A (ja) * 1984-03-08 1985-09-26 Fujitsu Ltd 半導体装置
US4550031A (en) * 1984-11-26 1985-10-29 Honeywell Inc. Control of Si doping in GaAs, (Al,Ga)As and other compound semiconductors during MBE growth
JPS61187373A (ja) * 1985-02-15 1986-08-21 Nec Corp 電界効果トランジスタ
GB8518353D0 (en) * 1985-07-20 1985-08-29 Plessey Co Plc Heterostructure device
US4839307A (en) * 1986-05-14 1989-06-13 Omron Tateisi Electronics Co. Method of manufacturing a stripe-shaped heterojunction laser with unique current confinement

Also Published As

Publication number Publication date
JPS63281475A (ja) 1988-11-17
US5026655A (en) 1991-06-25
US4893155A (en) 1990-01-09

Similar Documents

Publication Publication Date Title
JP2536523B2 (ja) 半導体装置の製造方法
US6573129B2 (en) Gate electrode formation in double-recessed transistor by two-step etching
US20010023133A1 (en) Double recessed transistor
JPH0324782B2 (ja)
JPH01204411A (ja) 半導体装置の製造方法
JPH05198600A (ja) 反転変調ドープされたヘテロ構造の製造方法
US5296390A (en) Method for fabricating a semiconductor device having a vertical channel of carriers
US5466955A (en) Field effect transistor having an improved transistor characteristic
JPS6353711B2 (ja)
JP2759526B2 (ja) 半導体装置及びその製造方法
JPH0684959A (ja) 高電子移動度電界効果半導体装置
JPH0982948A (ja) 半導体装置および半導体装置の製造方法
JP2541260B2 (ja) 半導体装置の製法
JP2503594B2 (ja) 半導体集積装置及びその製造方法
JP2508173B2 (ja) 半導体装置の製造方法
EP0276981B1 (en) Semiconductor integrated circuit device and method of producing same
JP3505884B2 (ja) 電界効果トランジスタ及びその製造方法
GB2239557A (en) High electron mobility transistors
JPH0969611A (ja) 半導体装置およびその製造方法
JP2526492B2 (ja) 半導体装置の製造方法
JP2504442B2 (ja) 半導体素子
JP3077653B2 (ja) 電界効果トランジスタ及びその製造方法
JP2514948B2 (ja) 半導体装置の製造方法
JP2522067B2 (ja) 半導体装置の製造方法
JPH0529354A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees