JP2800457B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2800457B2
JP2800457B2 JP3119687A JP11968791A JP2800457B2 JP 2800457 B2 JP2800457 B2 JP 2800457B2 JP 3119687 A JP3119687 A JP 3119687A JP 11968791 A JP11968791 A JP 11968791A JP 2800457 B2 JP2800457 B2 JP 2800457B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
gaas
algaas
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3119687A
Other languages
English (en)
Other versions
JPH04346444A (ja
Inventor
明彦 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3119687A priority Critical patent/JP2800457B2/ja
Publication of JPH04346444A publication Critical patent/JPH04346444A/ja
Application granted granted Critical
Publication of JP2800457B2 publication Critical patent/JP2800457B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はヘテロ接合電界効果トラ
ンジスタに関するものである。
【0002】
【従来の技術】電子親和力の異なる半導体あるいは電子
親和力と禁制帯との和が異なる半導体のヘテロ接合に蓄
積される2次元電子あるいは正孔を用いた電界効果トラ
ンジスタ(以下FETと記す)はその蓄積される電子ま
たは正孔が特に低温において高移動度となることから、
近年ますます着目されている。
【0003】ガリウム砒素(以下GaAsと記す)とN
型にドープされたGaAs層より電子親和力の小さい半
導体層、例えば、アルミニウムガリウム砒素(以下Al
GaAsと記す)層とのヘテロ接合界面のGaAs層側
に蓄積されている2次元電子チャネルをゲート電極の電
圧で制御して動作させる。
【0004】このFETにおいて、界面に蓄積される2
次元電子の面電荷密度はGaAsとAlGaAsとのエ
ネルギーバンドの不連続量およびAlGaAs層へのN
型不純物のドーピング濃度によって決定される。
【0005】従来のAlGaAsのみにドーピングした
FETについて、図2(a)を参照して説明する。
【0006】半絶縁性GaAs基板1に高純度GaAs
チャネル層2、N型AlGaAs電子供給層3、N型G
aAsキャップ層8が形成されている。ソース電極5と
ドレイン電極7とをはさんでN型GaAs層8を選択エ
ッチングしたところにゲート電極6が形成されている。
【0007】図2(b)に深さ方向の熱平衡状態でのエ
ネルギーバンド図を示す。ここで、ΔEC はGaAsお
よびAlGaAs界面での電子親和力の差、Δ2 はGa
As界面からフェルミレベルまでのエネルギー差であ
る。AlGaAs層3中にイオン化したドナー9が生じ
て、中性領域10が発生している。
【0008】従来のGaAsチャネル層上にAlGaI
nP層を直接成長したFETについて、図3(a)を参
照して説明する。
【0009】半絶縁性GaAs基板1に高純度GaAs
チャネル層2、N型AlGaInP電子供給層4、N型
GaAsキャップ層8が形成されている。ソース電極5
とドレイン電極7とをはさんでN型GaAs層8を選択
エッチングしたところにゲート電極6が形成されてい
る。
【0010】GaAsとAlGaInPとの界面に界面
準位が形成され、電子の移動度の劣化がみられた。
【0011】図3(b)に深さ方向の熱平衡状態でのエ
ネルギーバンド図を示す。ここで、ΔEC はGaAsお
よびAlGaAs界面での電子親和力の差、Δ3 はGa
As界面からフェルミレベルまでのエネルギー差であ
る。AlGaInP層4中にイオン化したドナー9が生
じて、中性領域10が発生している。
【0012】エネルギーバンドの不連続量が大きい方が
電子の面電荷密度を大きくすることができる。したがっ
て、AlGaAsの場合、AlGaAs層のアルミニウ
ム(以下Al)組成を大きくすれば、エネルギーバンド
の不連続量は増加する。
【0013】Al組成が0.4付近でAlGaAsのエ
ネルギーバンドが直接遷移型から間接遷移型になり、バ
ンドギャップの増加量は小さくなって、GaAsとAl
GaAsとのヘテロ接合でのエネルギーバンドの不連続
量がAlの増加量に比べて大きくならない。したがっ
て、一般にAl組成は0.25から0.3とされてい
る。
【0014】またドーピング濃度を上げて面電荷密度を
増加させることができる。しかしドーピングレベルを上
げるつれて、フェルミレベルがAlGaAsの価電子帯
端に達し、AlGaAs層中に電子がたまりはじめ、い
わゆる中性領域が形成される。そのためこれ以上2次元
電子の面電荷密度を上げることはできない。GaAsお
よびAlGaAsからなる結晶の場合、面電荷密度の最
大値は約1.2×1012cm-3である。
【0015】
【発明が解決しようとする課題】格子定数がGaAsと
同じで、しかも電子親和力の大きい3−5族化合物半導
体材料として、アルミニウムガリウムインジウム燐(以
下AlGaInPと記す)があげられる。これはAlG
aAsよりも電子親和力が大きいので、ドーピングレベ
ルを上げても、AlGaAsと比較して、中性領域が形
成され難く、面電荷密度をより大きくすることができ
る。
【0016】しかし、AlGaAsよりもエピタキシャ
ル層成長が難しい。通常AlGaAs/GaAs系では
分子線エピタキシャル法(以下MBEと記す)や有機金
属気相成長法(以下MOCVDと記す)が用いられる。
一方、AlGaInP/GaAs系では専ら有機金属気
相成長法が用いられる。
【0017】3族原料のGa、Al、Inは蒸気圧が低
いので、結晶成長時に制御し易いが、5族原料のAsや
Pは蒸気圧が高いので、MBEおよびMOCVDのいず
れにおいても制御が難しい。
【0018】AlGaAs/GaAs系では5族原料を
切り替える必要ないが、AlGaInP/GaAs系
ではGaAs層からAlGaInP層へ連続成長する場
合、5族原料を切り替えなければならない。この切り替
えが不十分の場合中間層が生じやすい。
【0019】さらに、AlGaAsはGaAsとほぼ格
子定数が同じであるが、AlGaInPはInとGa
(あるいはAl)の組成比により格子常数が大きく変わ
る。したがってGaAsとAlGaInPとの界面で格
子不整合による転位層や結晶欠陥、界面準位などが生じ
やすい。
【0020】本発明の目的は2次元電子の供給層で中性
領域が生じ難く、しかも電子の蓄積する導電層と供給層
との界面が清浄なエピタキシャル層からなるヘテロ接合
電界効果トランジスタを提供することにある。
【0021】
【課題を解決するための手段】本発明の半導体装置は、
第1の半導体層上に、該第1の半導体層よりも電子親和
力の小さい第2の半導体層が設けられ、さらに該第2の
半導体層上に該第2の半導体層よりも電子親和力の小さ
い第3の半導体層が設けられ、該第3の半導体層上にシ
ョットキ電極が設けられ、前記第1の半導体層と前記第
2の半導体層との境界の前記第2の半導体層側に電子チ
ャネルが形成されている半導体装置において、前記第1
の半導体層はガリウム砒素およびインジウムガリウム砒
素のうちの一つであり、前記第2の半導体層はアルミニ
ウムガリウム砒素であり、前記第3の半導体層はガリウ
ム砒素と格子定数が一致するアルミニウムガリウムイン
ジウム燐であることを特徴とするものである。
【0022】さらに前記第1の半導体層はガリウム砒素
およびインジウムガリウム砒素のうち1つであり、前記
第2の半導体層はアルミニウムガリウム砒素であり、前
記第3の半導体層はアルミニウムガリウムインジウム燐
であるものである。
【0023】
【作用】GaAsまたはInGaAsからなる第1の半
導体層上に、これより電子親和力の小さいAlGaAs
からなる第2の半導体層を設ける。GaAsとAlGa
Asとの格子定数差は小さいので界面準位や中間層は形
成されない。
【0024】つぎにAlGaAsよりも電子親和力の小
さい第3の半導体であるAlGaInPを設ける。Si
からなるN型のドーパントを、第2の半導体層を構成す
るAlGaInPまたはAlGaAsに選択的にドーピ
ングすることにより第1の半導体層と第2の半導体層と
の界面の第1の半導体層側に電子チャネルが形成され
る。
【0025】もし第3の半導体層がAlGaAsであれ
ば、ドーピング量が増すにつれてフェルミレベルが価電
子帯端に近づき、ついに電子がAlGaAs中に蓄積さ
れて中性領域が形成される。しかし第3の半導体層とし
て電子親和力のより小さいAlGaInPを用いたの
で、中性領域は生成し難い。しかもGaAsとAlGa
Asとの界面が清浄に形成されるので、界面準位に2次
元電子が捕獲されたり、走行中に散乱されたりすること
はない。
【0026】
【実施例】本発明の一実施例について、図1(a)の断
面図およびそのエネルギーバンド図である図1(b)を
参照して説明する。
【0027】図1(a)に示すように、半絶縁性GaA
a基板1上に第1の半導体層である高純度GaAs層
2、第2の半導体層であるSiを3×1018cm-3ドー
ピングしたN型AlGaAs層3、第3の半導体層であ
る同じくSiを3×1018cm-3ドーピングしたN型A
lGaInP層4が形成されている。
【0028】さらにソース電極5、ゲート電極6、ドレ
イン電極7が形成されている。
【0029】N型AlGaAs層3はキャリヤ供給層、
N型AlGaInP層4は障壁層となっている。各層は
MOCVDにより成長され、それぞれの厚さは高純度G
aAs層2が800nm、AlGaAs層3が10n
m、AlGaInP層4が20nmである。
【0030】ソース電極およびドレイン電極を低抵抗化
するためキャップ層となるN型GaAs層8を成長さ
せ、ゲート予定領域を選択エッチングして、アルミニウ
ムからなるゲート電極6が形成されている。さらに金お
よびゲルマニウム、ニッケルによるオーミック電極5,
7が形成されている。
【0031】図1(b)にこの断面構造において、中性
領域がわずかにできたノーマリオン型トランジスタの、
ゲート下における深さ方向の熱平衡状態でのエネルギー
バンド図を示す。ここで、ΔEC はGaAsおよびAl
GaAs界面での電子親和力の差、Δ1 はGaAs界面
からフェルミレベルまでのエネルギー差である。AlG
aAs層およびAlGaInP層中にイオン化したドナ
ー9が生じている。
【0032】図2(b)に示すAlGaAsのみにドー
ピングした従来例のΔ2 よりも本実施例のΔ1 は大き
い。AlGaInPは電子親和力が小さいので中性領域
ができにくく、本実施例の面電荷密度は従来例よりも大
きくなっている。
【0033】図3(b)に示すGaAsチャネル層上に
AlGaInP層を直接成長した従来例のΔ3 はΔ1
ほぼ等しいが、従来例のGaAs2とAlGaInP4
との界面にみられた界面準位は本実施例では認められな
かった。
【0034】本発明のような構造の2次元電子トランジ
スタではゲート下の電子濃度とともにソース電極とゲー
ト電極まで、ゲート電極からドレイン電極までの電子濃
度が増し、ソース抵抗およびドレイン抵抗が低くなる。
高周波特性では遮断周波数が向上し、雑音特性の改善が
みられた。
【0035】
【発明の効果】電子親和力の小さい材料からなる電子供
給層を用いることにより、2次元電子の濃度を高めるこ
とが可能となる。しかも2次元電子の流れる領域を清浄
な結晶状態にすることにより電子の走行を妨げることが
なく、しかも平易なエピタキシャル成長法で、優れた特
性のFETを安定して製造することが可能になった。
【図面の簡単な説明】
【図1】(a)は本発明による半導体装置の構造を示す
断面図である。(b)は本発明による半導体装置のエネ
ルギーバンド図である。
【図2】(a)は従来の半導体装置の構造を示す断面図
である。(b)は従来の半導体装置のエネルギーバンド
図である。
【図3】(a)は従来の半導体装置の構造を示す断面図
である。(b)は従来の半導体装置のエネルギーバンド
図である。
【符号の説明】
1 半絶縁型ガリウム砒素基板 2 高純度ガリウム砒素層 3 N型アルミニウムガリウム砒素層 4 N型アルミニウムガリウムインジウム燐層 5 ソース電極 6 ゲート電極 7 ドレイン電極 8 N型ガリウム砒素層 9 イオン化したドナー 10 中性化領域

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1の半導体層上に、該第1の半導体層
    よりも電子親和力の小さい第2の半導体層が設けられ、
    さらに該第2の半導体層上に該第2の半導体層よりも電
    子親和力の小さい第3の半導体層が設けられ、該第3の
    半導体層上にショットキ電極が形成され、前記第1の半
    導体層と前記第2の半導体層との境界の前記第2の半導
    体層側に電子チャネルが形成されている半導体装置にお
    いて、前記第1の半導体層はガリウム砒素およびインジ
    ウムガリウム砒素のうちの一つであり、前記第2の半導
    体層はアルミニウムガリウム砒素であり、前記第3の半
    導体層はガリウム砒素と格子定数が一致するアルミニウ
    ムガリウムインジウム燐であることを特徴とする半導体
    装置。
JP3119687A 1991-05-24 1991-05-24 半導体装置 Expired - Fee Related JP2800457B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3119687A JP2800457B2 (ja) 1991-05-24 1991-05-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3119687A JP2800457B2 (ja) 1991-05-24 1991-05-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH04346444A JPH04346444A (ja) 1992-12-02
JP2800457B2 true JP2800457B2 (ja) 1998-09-21

Family

ID=14767569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3119687A Expired - Fee Related JP2800457B2 (ja) 1991-05-24 1991-05-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2800457B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225368A (ja) * 1988-03-04 1989-09-08 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPH04346444A (ja) 1992-12-02

Similar Documents

Publication Publication Date Title
EP0445475B1 (en) Heterojunction bipolar transistor
JP3716906B2 (ja) 電界効果トランジスタ
EP0381396A1 (en) Compound semiconductor devices
JP3439111B2 (ja) 高移動度トランジスタ
JPH07120790B2 (ja) 半導体装置
US6919589B2 (en) HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts
KR100548047B1 (ko) 전계효과트랜지스터
JP2800457B2 (ja) 半導体装置
US6043143A (en) Ohmic contact and method of manufacture
JP2701583B2 (ja) トンネルトランジスタ及びその製造方法
JP2703885B2 (ja) 半導体装置
JPS6214105B2 (ja)
JPH05335346A (ja) 半導体装置及びその製造方法
JP2808671B2 (ja) 電界効果トランジスタ
JPH04343438A (ja) 電界効果トランジスタ
JP2572484B2 (ja) 電界効果トランジスタ
JPH0669248A (ja) 電界効果トランジスタ及びその製造方法
JPH0260225B2 (ja)
JPH02111073A (ja) 絶縁ゲート電界効果トランジスタおよびその集積回路装置
JP2504782B2 (ja) 電界効果トランジスタの製造方法
JPS6012773A (ja) 半導体素子の製造方法
JP2687937B2 (ja) 電界効果トランジスタ
JPH0468775B2 (ja)
GB2239557A (en) High electron mobility transistors
JP2614490B2 (ja) ヘテロ接合電界効果トランジスタ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980609

LAPS Cancellation because of no payment of annual fees