JP2717163B2 - 化合物半導体の構造形成方法 - Google Patents

化合物半導体の構造形成方法

Info

Publication number
JP2717163B2
JP2717163B2 JP16998390A JP16998390A JP2717163B2 JP 2717163 B2 JP2717163 B2 JP 2717163B2 JP 16998390 A JP16998390 A JP 16998390A JP 16998390 A JP16998390 A JP 16998390A JP 2717163 B2 JP2717163 B2 JP 2717163B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
gas
layer
iii
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16998390A
Other languages
English (en)
Other versions
JPH0461291A (ja
Inventor
秀典 河西
健三 秋田
喜正 杉本
Original Assignee
光技術研究開発株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 光技術研究開発株式会社 filed Critical 光技術研究開発株式会社
Priority to JP16998390A priority Critical patent/JP2717163B2/ja
Publication of JPH0461291A publication Critical patent/JPH0461291A/ja
Application granted granted Critical
Publication of JP2717163B2 publication Critical patent/JP2717163B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は化合物半導体の内部にパターンを有する構造
を形成する方法に係り、特に、III−V族化合物半導体
基板を空気に曝すことなく真空容器の中でパターンを形
成し、その後薄層の結晶成長を行う埋込み構造の形成方
法に関する。
[従来の技術] 従来、化合物半導体を用いた素子は、結晶成長及びエ
ッチングを数回繰り返し、さらに場合によっては不純物
を拡散させるなどの工程を経て作成されている。
例えば、埋込み型半導体レーザチップを作成するに
は、次のような工程がとられる。
第1番目に、GaAs基板に液相エピタキシャル法などに
より、GaAsバッファ層、AlGaAsクラッド層、GaAs活性
層、AlGaAsクラッド層、及びGaAs電極層を、必要な不純
物の添加を同時に行いながら成長させる。
第2番目に各層を成長させた半導体表面にSiO2膜等の
保護膜を形成し、その表面にレジストを塗布する。次に
レーザのストライプに相当するパターンを露光、現像し
てレジストにパターンを形成する。
第3番目に、フッ化水素酸(HF)にこの半導体を接触
させレジストパターンの無い部分のSiO2膜等の保護膜を
除去する。その後有機溶剤などによりレジストパターン
を除去する。
第4番目に、硫酸等を含むエッチング液(保護膜をエ
ッチしない)に半導体を接触させ、エピタキシャル層の
GaAsバッファ層に至る深さにまでエッチする。
第5番目に、液層エピタキシャル法などにより、AlGa
As層を成長し、エッチングした部分を埋込む。
第6番目に、表面に残っている保護膜を除去する。
この様に、従来の半導体構造の形成方法は多くの工程
を必要とし、その結果、作成に長時間を要するという問
題点がある。また、ストライプ状に溶液を用いたエッチ
ングでパターンを形成するときは、半導体表面を大気に
曝さなくてはならず、表面が大気に汚染されるという問
題点がある。
そこで、発明者らは、これらの問題点を解決した化合
物半導体の構造形成方法を発明(特願平1−332640号)
した。
この発明は、真空容器内において連続的に、第1のガ
スを照射しながら、光を照射してマスク層を形成し、第
2のガスと電子ビームとによりパターンを形成し、続い
て第2のガスでエッチングを行い、加熱によってマスク
を除去した後、結晶成長を行うというものである。
[発明が解決しようとする課題] しかしながら、従来の半導体構造の形成方法は、前述
のように多くの工程を必要とし、その結果、作成に長時
間を要するという問題点がある。また、ストライプ状
に、溶液を用いたエッチングでパターンを形成するとき
は、半導体表面を大気に曝さなくてはならず、表面が大
気に汚染されるという問題点がある。
また、発明者らの発明(特願平1−332640号)におい
てもマスクを形成する際に、光を照射するという手間及
びそのための装置を必要とするという問題点がある。
本発明は、パターンの形成とその後の結晶成長を真空
容器内で連続して行う半導体構造の形成方法の工程を簡
略化することを目的とする。
[課題を解決するための手段] 本発明は、III−V族化合物半導体基板の表面に、所
定のIII−V族化合物半導体層を成長させた後、該III−
V族化合物半導体層の表面に光を照射することなく第1
のガスのみを照射してマスク層を形成する第1の工程
と、前記III−V族化合物半導体層の表面に第1のガス
とは異なる第2のガスと電子ビームとを照射して前記マ
スク層にパターンを形成し、第2のガスを照射して前記
III−V族化合物半導体層のエッチングを行い所定のパ
ターンを形成する第2の工程と、前記III−V族化合物
半導体層を構成するV族元素の圧力が10-7Torr以上の雰
囲気下で該III−V族化合物半導体層を加熱して前記マ
スク層を除去する第3の工程と、エピタキシャル法によ
り前記III−V族化合物半導体層の表面に結晶成長層を
成長させる第4の工程とを含み、第1乃至第4の工程は
それぞれ1×10-5Torr以下にできる複数の真空容器内で
連続して行われることを特徴とするIII−V族化合物半
導体の構造形成方法である。
[実施例] 以下に図面を参照して本発明の実施例を説明する。
まず、本発明のパターン作成方法に用いられる装置に
ついて簡単に説明しておく。
第3図の装置は、この装置へのウエハーの出し入れを
行うためとエッチングマスクを形成するための成膜室3
1、エピタキシャル成長を行うためのMBE室32、半導体を
選択的にエッチングしてパターンを形成するエッチング
室33を有している。
これら成膜室31、MBE室32、およびエッチング室33は
それぞれ通路を介して試料交換室34に接続されている。
そして、各通路には、ゲートバルブ35a、35b及び35cが
設けられている。また、各室31,32,33及び34にはそれぞ
れターボ分子ポンプ、イオンポンプ等の真空ポンプ(図
示せず)が設けられている。これにより、装置内に導入
したウエハーを大気に曝すことなくどの室にでもマグネ
ットフィードスルー36a、36b及び36cを用いて搬送する
ことができる。また、試料加熱室30が試料交換室34に通
路を介して取り付けられている。
成膜室31には吸着分子層、あるいはガスと反応した層
を形成するための第1のガスを導入する第1のガス導入
部(図示せず)が設けられている。
また、エッチング室33には電子ビームを発生する電子
ビーム発生装置331と、エッチングに用いる第2のガス
を導入するための第2のガス導入部38と、試料位置を調
整するマニピュレータ39とが備えられている。
第4図を参照すると電子ビーム発生装置331はエッチ
ング室33の上部に設置されており、電子ビーム41を試料
42の表面に照射するようになっている。また、第2のガ
ス導入部38のノズル43も試料42の表面にガスを照射でき
るように設けられている。さらに、試料42の下部にはヒ
ータ44が設けられており、電流導入端子45からの通電に
より試料42を加熱することができる。
以下、本発明のパターン形成方法に係る第1の実施例
を第1図、第3図、及び第4図を参照して説明する。
まず、成膜室31に導入されたGaAs基板10をマグネット
フィードスルー36a及び36bを用いて試料加熱室30に搬送
した。試料加熱室30を1×10-8Torr以下に減圧し、試料
加熱室30に搬送したGaAs基板10を、内部に設置されてい
る加熱装置により約200℃に加熱し、10分間その状態を
保持した。この処理により、基板10表面に吸着している
水分子を除去できた。
次に、基板10をマグネットフィードスルー36bによっ
てMBE室32に搬送した。MBE室32に搬送されたGaAs基板10
上に第1図(a)に示すようにGaAsバッファ層11を、0.
2μm、AlxGa1-xAsクラッド層12(0<x<1)を1.2μ
m、及びGaAsガイド層13を0.2μm連続的に成長させ
た。このウエハー14をMBE室32と超高真空の通路により
結合された試料交換室34へマグネットフィールドスルー
36b等を用いて成膜室31へ搬送した。
成膜室31はターボ分子ポンプまたはイオンポンプ等の
真空ポンプ(図示せず)により排気されており、残留ガ
ス圧は1×10-8Torr以下に保たれている。
次に、この成膜室31に第1のガスである高純度H2Sガ
ス51を第1図(b)に示すように分圧1×10-6Torr以上
で導入した。これによりGaAsガイド層13上には硫化物膜
15が形成された。この硫化物膜15の密度および厚さは、
H2Sガス51の導入圧力及び導入時間で制御することが可
能であった。
続いて、真空ポンプにより成膜室31の圧力を1×10-7
Torr以下に排気した後、硫化物層15を付けたウエハー14
をエッチング室33へ搬送した。
エッチング室33に搬送されたウエハー14をウエハーホ
ルダー(図示せず)に取り付け、ヒータ44によってその
温度を70℃とし、エッチング室33内にノズル43から第2
のガスである塩素ガス53を導入した。塩素ガス53の導入
はウエハー表面上で直径数mmの範囲にわたってブロード
に照射される。この時、エッチング室内の圧力は1×10
-5Torrに上昇した。
塩素ガス53の導入と同時に、電子ビーム41をウエハー
14の表面に照射した。この電子ビーム41は、その径を50
nmとし、かつ10pAの電流で150nm幅のライン・アンド・
スペースのパターンを描くように走査させた。ウエハー
14表面に形成されている硫化物膜15は、塩素ガス53と電
子ビーム41の両方が照射された部分のみ、ウエハー14表
面から離脱した。すなわち、電子ビームの走査に従い、
硫化物膜15にライン・アンド・スペースのパターンが形
成された。
続いて、電子ビームの照射を停止すると、ウエハー14
は、第1図(c)に示すように硫化物膜15の除去された
部分のみ塩素ガスによってエッチングされた。この塩素
ガスによるエッチングは、最上部のGaAsガイド層13のみ
ならず、その下のAlGaAsクラッド層12にも及び、そのエ
ッチング速度はGaAs層13に対しても、AlGaAs層12に対し
てもほぼ同じであった。
本実施例では化合物半導体基板表面に第1のガスを照
射してマスク層を形成し、続いて第2のガスと電子ビー
ムを用いてパターン形成及びエッチングを行うので、化
合物半導体表面近傍に結晶欠陥を引き起こすこと無く微
細なパターンを形成することができる。
次に、このようにして表面にGaAsガイド層13とAlGaAs
クラッド層12とにパターンを有するウエハー14を再度MB
E室32に搬送した。MBE室32に搬送されたウエハー14をそ
の表面に砒素分子線を照射しながら550℃以上に加熱し
約1時間表面クリーニングを行った。この表面クリーニ
ングにより、パターンを有する表面酸化膜15やエッチン
グ中にGaAs層13及びAlGaAs層12の表面に付着した塩素化
合物などは除去され、純粋な結晶表面を得ることができ
た。(このクリーニングの度合のモニターには反射電子
線回折(RHEED)法を用いた。) 本実施例ではこのように清浄な表面が得られるのでそ
の表面にエピタキシャル成長層を形成できる。
続いて、AlxGa1-xAs上部クラッド層16を1.5μm、GaA
s酸化防止層17を0.1μm成長させた。このようにして超
高真空装置からウエハーを大気中に取り出すことなく第
1図(d)に示すような所望の埋め込み構造が得られ
た。
上記のように、本実施例では、全ての工程を真空容器
内で行うのでエッチングの均一性、制御性、再現性の向
上が達成できた。
なお、本実施例では、化合物半導体基板の表面にマス
クを形成するためのガス(第1のガス)としてH2Sを用
いた場合について説明したが、H2Sの代わりに、硫黄を
含む他のガスを用いることによっても同様の効果を得る
ことができた。
また、本実施例では、第2のガスとして塩素ガスを用
いたが、ハロゲン、ハロゲン化合物、V族水素化物、水
素、及びこれらのラジカルのうち少なくとも1つのガス
を含むガスを用いても同様の効果が得られた。
次に、第2図を参照して第2の実施例を説明する。こ
こで、本実施例で使用した装置は第1の実施例と同様の
ものである。
まず、InP基板21をMBE室32に搬入し、その表面上にガ
スソースMBEを用いてInGaAsP層22を0.5μm成長させ
た。このウエハー23を成膜室31に搬送し、第2図(a)
に示すように第1の実施例と同様、H2Sガス51を導入圧
力5mTorrで導入して第2図(b)に示すような表面硫化
物膜24を形成した。
このようにしてウエハー23の表面に硫化物膜24が形成
されたInPウエハー23をエッチング室33に搬送した。本
実施例での実際のエッチング条件は以下のようにした。
即ち、基板温度を300℃,エッチングガス54として、臭
素:水素=1:10(温度は350℃に上昇させた)を用い
た。電子ビームは200nm幅のグレーティング(ライン・
アンド・スペース・パターン)を形成するように走査さ
せた。
このエッチングにより第2図(c)に示すように電子
ビームを照射した領域の硫化物膜24が除去され、引き続
き硫化物24の除去された部分の InGaAsP層22のエッチングを行うことができた。
本実施例においても第1の実施例と同様に結晶欠陥を
引き起こすこと無く微細な加工をすることができる。
続いて、第1の実施例と同様に、ウエハー23をMBE室3
2に移し、硫化物膜24を除去した。この後、InGaAsP活性
層25、InP閉じ込め層26、InGaAsPコンタクト層27を結晶
成長した。
この結果、第2図(d)に示すように電子ビーム照射
領域の部分でメサが形成された。このときのエッチング
では、電子ビームを照射した部分のエッチングの深さは
約0.3μmであり、エッチング面は鏡面であった。
なお、本発明は上記実施例に限定されるものではな
く、半導体材料としてInAs,InSb,GaP,InGaAlP,AlGaSb等
の化合物半導体であっても良い。
[発明の効果] 本発明によれば、化合物半導体表面に第1のガスのみ
を照射してマスク層を形成する第1の工程と、第2のガ
ス及び電子ビームを照射してマスク層をパターン化して
第2のガスによるエッチングを行う第2の工程と、V族
元素を含む減圧された雰囲気下で化合物半導体を加熱す
る第3の工程と、結晶成長を行う第4の工程とを真空容
器内で連続して行うことで、一連の基板加工プロセス及
び結晶成長プロセスにおいて化合物半導体を大気に曝す
こと無く、制御された雰囲気下で行うことができ、化合
物半導体の表面汚染、あるいは界面での不純物の取り込
みを押さえることができる。
また、一つの装置内で、化合物半導体基板を大気に曝
すこと無く加工、成長ができるので半導体の表面洗浄等
の時間を省略することができる。
さらに、ウエットエッチングに比べ、工程数が少なく
加工時間の短縮を計ることができる。
【図面の簡単な説明】
第1図は本発明のパターン形成方法の第1の実施例のプ
ロセス工程図、第2図は本発明のパターン形成方法の第
2の実施例のプロセス工程図、、第3図は第1、第2の
実施例のプロセスで使用される真空システムの概略図、
第4図は第3図のエッチング室の斜視図である。 10……GaAs基板,11……GaAsバッファ層,12……AlxGa1-x
Asクラッド層,13……GaAsガイド層,14……ウエハー,15
……硫化物膜,16……AlxGa1-xAs上部クラッド層,17……
GaAs酸化防止層,21……InP基板,22……InGaAsP層,23…
…ウエハー,24……硫化物膜,25……InGaAsP活性層,26…
…InP閉じ込め層,27……InGaAsPコンタクト層,30……試
料加熱室、31……成膜室,311……窓,32……MBE室,33…
…エッチング室,34……試料交換室,35a,35b,35c……ゲ
ートバルブ,36a,36b,36c……マグネットフィールドスル
ー,38……第2ガス導入部,39……マニピュレータ,41…
…電子ビーム,42……GaAs基板,43……ガスノズル,44…
…ヒーター,45……電流導入端子,51……H2Sガス,53……
塩素ガス、54……エッチングガス。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】III−V族化合物半導体基板の表面に、所
    定のIII−V族化合物半導体層を成長させた後、該III−
    V族化合物半導体層の表面に光を照射することなく第1
    のガスのみを照射してマスク層を形成する第1の工程
    と、前記III−V族化合物半導体層の表面に第1のガス
    とを異なる第2のガスと電子ビームとを照射して前記マ
    スク層にパターンを形成し、第2のガスを照射して前記
    III−V族化合物半導体層のエッチングを行い所定のパ
    ターンを形成する第2の工程と、前記III−V族化合物
    半導体層を構成するV族元素の圧力が10-7Torr以上の雰
    囲気下で該III−V族化合物半導体層を加熱して前記マ
    スク層を除去する第3の工程と、エピタキシャル法によ
    り前記III−V族化合物半導体層の表面に結晶成長層を
    成長させる第4の工程とを含み、第1乃至第4の工程は
    それぞれ1×10-5Torr以下にできる複数の真空容器内で
    連続して行われることを特徴とするIII−V族化合物半
    導体の構造形成方法。
  2. 【請求項2】前記第1のガスとして、硫黄を含むガスを
    用いることを特徴とする請求項1記載のIII−V族化合
    物半導体の構造形成方法。
  3. 【請求項3】前記第2のガスが、ハロゲン、ハロゲン化
    合物、V族水素化物、水素、及びこれらのラジカルのう
    ち少なくとも1つを含むガスであることを特徴とする請
    求項1または2記載のIII−V族化合物半導体の構造形
    成方法。
  4. 【請求項4】前記第2の工程が前記III−V族化合物半
    導体基板を加熱しながら行われることを特徴とする請求
    項1、2、または3記載のIII−V族化合物半導体の構
    造形成方法。
JP16998390A 1990-06-29 1990-06-29 化合物半導体の構造形成方法 Expired - Lifetime JP2717163B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16998390A JP2717163B2 (ja) 1990-06-29 1990-06-29 化合物半導体の構造形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16998390A JP2717163B2 (ja) 1990-06-29 1990-06-29 化合物半導体の構造形成方法

Publications (2)

Publication Number Publication Date
JPH0461291A JPH0461291A (ja) 1992-02-27
JP2717163B2 true JP2717163B2 (ja) 1998-02-18

Family

ID=15896426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16998390A Expired - Lifetime JP2717163B2 (ja) 1990-06-29 1990-06-29 化合物半導体の構造形成方法

Country Status (1)

Country Link
JP (1) JP2717163B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2717162B2 (ja) * 1989-12-25 1998-02-18 光技術研究開発株式会社 化合物半導体の構造形成方法
JPH0831775A (ja) * 1994-07-14 1996-02-02 Nec Corp 化合物半導体の微細加工方法

Also Published As

Publication number Publication date
JPH0461291A (ja) 1992-02-27

Similar Documents

Publication Publication Date Title
US4994140A (en) Method capable of forming a fine pattern without crystal defects
US5275687A (en) Process for removing surface contaminants from III-V semiconductors
US5139606A (en) Laser bilayer etching of GaAs surfaces
JP2717163B2 (ja) 化合物半導体の構造形成方法
JP2717162B2 (ja) 化合物半導体の構造形成方法
JPH0794494A (ja) 化合物半導体デバイスの作製方法
JP2694625B2 (ja) 化合物半導体基体のエッチング方法および製造方法
JP2717165B2 (ja) 化合物半導体の構造形成方法
JP2500443B2 (ja) 化合物半導体のドライエッチング方法
JP2998336B2 (ja) 化合物半導体のエッチング方法および半導体構造の形成方法
JP2683612B2 (ja) 化合物半導体の構造形成方法
JP2858095B2 (ja) 化合物半導体の微細埋込構造の形成方法
JPH04213819A (ja) 化合物半導体のエッチング方法
JPH04239725A (ja) 化合物半導体の構造形成方法
JPH043914A (ja) 結晶成長方法および結晶成長装置
JP2596027B2 (ja) 化合物半導体結晶成長方法及び結晶成長装置
JP2826972B2 (ja) 化合物半導体の極微細パターン形成方法
JPH02288333A (ja) 化合物半導体のパターン形成方法
JPH0536655A (ja) 化合物半導体の加工方法
JP2671089B2 (ja) 量子構造作製方法
JPH04212411A (ja) エピタキシャル成長方法
JP3272531B2 (ja) 化合物半導体装置の製造方法
JPH0329314A (ja) 化合物半導体のパターン形成方法
JPH0536654A (ja) 化合物半導体のパターン形成方法
JP2897107B2 (ja) 結晶成長方法