JP2717162B2 - 化合物半導体の構造形成方法 - Google Patents

化合物半導体の構造形成方法

Info

Publication number
JP2717162B2
JP2717162B2 JP1332640A JP33264089A JP2717162B2 JP 2717162 B2 JP2717162 B2 JP 2717162B2 JP 1332640 A JP1332640 A JP 1332640A JP 33264089 A JP33264089 A JP 33264089A JP 2717162 B2 JP2717162 B2 JP 2717162B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
chamber
gas
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1332640A
Other languages
English (en)
Other versions
JPH03195071A (ja
Inventor
健三 秋田
元隆 種谷
喜正 杉本
啓視 日▲高▼
Original Assignee
光技術研究開発株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 光技術研究開発株式会社 filed Critical 光技術研究開発株式会社
Priority to JP1332640A priority Critical patent/JP2717162B2/ja
Priority to US07/463,205 priority patent/US4994140A/en
Publication of JPH03195071A publication Critical patent/JPH03195071A/ja
Application granted granted Critical
Publication of JP2717162B2 publication Critical patent/JP2717162B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は化合物半導体の内部にパターンを有する構造
を形成する方法に係り、特に、III−V族化合物半導体
基板を空気に曝すことなく真空容器の中でパターンを形
成し、その後薄層の結晶成長を行う埋込み構造の形成方
法に関する。
[従来の技術] 従来、化合物半導体を用いた素子は、結晶成長及びエ
ッチングを数回繰り返し、さらに場合によっては不純物
を拡散させるなどの工程を経て作成されている。
例えば、埋込み型半導体レーザチップを作成するに
は、次のような工程がとられる。
第1番目に、GaAs基板に液相エピタキシャル法などに
より、GaAsバッファ層、AlGaAsクラッド層、GaAs活性
層、AlGaAsクラッド層、及びGaAs電極層を、必要な不純
物の添加を同時に行いながら成長させる。
第2番目に各層を成長させた半導体表面にSiO2膜等の
保護膜を形成し、その表面にレジストを塗布する。次に
レーザのストライプに相当するパターンを露光、現像し
てレジストにパターンを形成する。
第3番目に、フッ化水素酸(HF)にこの半導体を接触
させレジストパターンの無い部分のSiO2膜等の保護膜を
除去する。その後有機溶剤などによりレジストパターン
を除去する。
第4番目に、硫酸等を含むエッチング液(保護膜をエ
ッチしない)に半導体を接触させ、エピタキシャル層の
GaAsバッファ層に至る深さにまでエッチする。
第5番目に、液層エピタキシャル法などにより、AlGa
As層を成長し、エッチングした部分を埋込む。
第6番目に、表面に残っている保護膜を除去する。
[発明が解決しようとする課題] しかしながら、従来の半導体構造の形成方法は多くの
工程を必要とし、その結果、作成に長時間を要するとい
う問題点がある。
また、ストライプ状に溶液を用いたエッチングでパタ
ーンを形成するときは、半導体表面を大気に曝さなくて
はならず、表面が大気に汚染されるという問題点があ
る。
本発明は、パターンの形成とその後の結晶成長を真空
容器内で連続して行う半導体構造の形成方法を提供する
ことを目的とする。
[課題を解決するための手段] 本発明は、III−V族化合物半導体基板の表面に第1
のガスを導入し、ハロゲンランプ光を照射してマスク層
を形成する第1の工程と、前記III−V族化合物半導体
基板の表面に第1のガスとは異なる第2のガスを導入
し、電子ビームを照射して前記マスク層を選択的に除去
してパターンを形成し、つづいて前記第2のガスで露出
した前記III−V族化合物半導体基板のエッチングを行
い所定のパターンを形成する第2の工程と、前記化合物
半導体基板を構成するV族元素の圧力が10-7Torr以上の
雰囲気下で該化合物半導体を加熱して前記マスク層を除
去する第3の工程と、エピタキシャル法により前記化合
物半導体の表面に結晶成長層を成長させる第4の工程と
を含み、第1及至第4の工程はそれぞれが1×10-5Torr
以下にできる複数の真空容器内で連続して行われること
を特徴とするIII−V族化合物半導体の構造形成方法で
ある。
[実施例] 以下に図面を参照して本発明の実施例を説明する。
まず、本発明のパターン作成方法に用いられる装置に
ついて簡単に説明しておく。
第3図の装置は、この装置へのウエハーの出し入れを
行うためとエッチングマスクを形成するための成膜室3
1、エピタキシャル成長を行うためのMBE室32、半導体を
選択的にエッチングしてパターンを形成するエッチング
室33を有している。
これら成膜室31、MBE室32、およびエッチング室33は
それぞれ通路を介して試料交換室34に接続されている。
そして、各通路には、ゲートバルブ35a、35b及び35cが
設けられている。また、各室31,32,33及び34にはそれぞ
れターボ分子ポンプ、イオンポンプ等の真空ポンプ(図
示せず)が設けられている。これにより、装置内に導入
したウエハーを大気に曝すことなくどの室にでもマグネ
ットフィードスルー36a、36b及び36cを用いて搬送する
ことができる。また、試料加熱室30が試料交換室34に通
路を介して取り付けられている。
成膜室31には吸着分子層、あるいはガスと反応した層
を形成するための第1のガスを導入する第1のガス導入
室(図示せず)と、必要に応じて光を導入するための窓
311が設けられている。また、窓311の外側には光源、レ
ンズ等によりなる露光ユニット37が設置されている。
さらに、エッチング室33には電子ビームを発生する電
子ビーム発生装置331と、エッチングに用いる第2のガ
スを導入するための第2のガス導入部38と、試料位置を
調整するマニピュレータ39とが備えられている。
第4図を参照すると電子ビーム発生装置331はエッチ
ング室33の上部に設置されており、電子ビーム41を試料
42の表面に照射するようになっている。また、第2のガ
ス導入部38のノズル43も試料42の表面にガスを照射でき
るように設けられている。さらに、試料42の下部にはヒ
ータ44が設けられており、電流導入端子45からの通電に
より試料42を加熱することができる。
以下、本発明のパターン形成方法に係る第1の実施例
を第1図、第3図、及び第4図を参照して説明する。
まず、成膜室31に導入されたGaAs基板10をマグネット
フィードスルー36a及び36bを用いて試料加熱室30に搬送
した。試料加熱室30を1×10-8Torr以下に減圧し、試料
加熱室30に搬送したGaAs基板10を、内部に設置されてい
る加熱装置により約200℃に加熱し、10分間その状態に
保持した。この処理により、基板10表面に吸着している
水分子を除去できた。
次に、基板10をマグネットフィードスルー36bによっ
てMBE室32に搬送した。MBE室32に搬送されたGaaAs基板1
0上に第1図(a)に示すようにGaAsバッファ層11を0.2
μm、AlxGa1-xAsクラッド層12(0<x<1)を1.2μ
m、及びGaAsガイド層13を0.2μm連続的に成長させ
た。このウエハー14をMBE室32と超高真空の通路により
結合された試料交換室34へマグネットフィードスルー36
b等を用いて成膜室31へ搬送した。
成膜室31はターボ分子ポンプまたはイオンポンプ等の
真空ポンプ(図示せず)により排気されており、残留ガ
ス圧は1×10-8Torr以下に保たれている。次に、この成
膜室31に第1のガスである高純度H2Sガス51を分圧1×1
0-6Torr以上で導入すると共に、第1図(b)に示すよ
うにハロゲンランプ光52をウエハー14表面上に照射し
た。このときウエハー14上での光照射エネルギー密度は
50J/cm2とした。このハロゲンランプ光52は第2図の露
光ユニット37により、ウエハー14表面上に集光させた。
この操作によりGaAsガイド層13上には硫化物膜15が形成
された。この表面の硫化物膜15の密度および厚さは光の
照射エネルギー密度、H2S圧力で制御することが可能で
あった。
続いて、真空ポンプにより成膜室31の圧力を1×10-7
Torr以下に排気した後、この表面に硫化物層15を付けた
ウエハー14をエッチング室33へ搬送した。
エッチング室33に搬送されたウエハー14をウエハーホ
ルダー(図示せず)に取り付け、ヒータ44によってその
温度を70℃とし、エッチング室33内にノズル43から第2
のガスである塩素ガス53を導入した。塩素ガス53の導入
はウエハー表面上で直径数mmの範囲にわたってブロード
に照射される。この時、エッチング室内の圧力は1×10
-5Torrに上昇した。
塩素ガス53の導入と同時に、電子ビーム41をウエハー
14の表面に照射した。この電子ビーム41は、その径を50
nmとし、かつ10pAの電流として150nm幅のライン・アン
ド・スペースのパターンを描くように走査させた。ウエ
ハー14表面に形成されている硫化物膜15は、塩素ガス53
と電子ビーム41の両方が照射された部分のみ、ウエハー
14表面から離脱した。すなわち、電子ビームの走査に従
い、硫化物膜15にライン・アンド・スペースのパターン
が形成された。
続いて、電子ビームの照射を停止すると、ウエハー14
は、第1図(c)に示すように硫化物膜15の除去された
部分のみ塩素ガスによってエッチングされた。この塩素
ガスによるエッチングは、最上部のGaAsガイド層13のみ
ならず、その下のAlGaAsクラッド層12にも及び、そのエ
ッチング速度はGaAs層13に対しても、AlGaAs層12に対し
てもほぼ同じであった。
本実施例では化合物半導体基板表面に第1のガスを照
射してマスク層を形成し、続いて第2のガスと電子ビー
ムを用いてパターン形成及びエッチングを行うので、化
合物半導体表面近傍に結晶欠陥を引き起こすこと無く微
細なパターンを形成することができる。
次に、このようにして表面にGaAsガイド層13とAlGaAs
クラッド層12とにパターンを有するウエハー14を再度MB
E室32に搬送した。MBE室32に搬送されたウエハー14をそ
の表面に砒素分子線を照射しながら550℃以上に加熱し
約1時間表面クリーニングを行った。この表面クリーニ
ングにより、パターンを有する表面酸化膜15やエッチン
グ中にGaAs層13及びAlGaAs層12の表面に付着した塩素化
合物などは除去され、純粋な結晶表面を得ることができ
た。(このクリーニングの度合のモニターには反射電子
線回折(RHEED)法を用いた。) 本実施例ではこのように清浄な表面が得られるのでそ
の表面にエピタキシャル成長層を形成できる。
続いて、AlxGa1-xAs上部クラッド層16を1.5μm、GaA
s酸化防止層17を0.1μm成長させた。このようにして超
高真空装置からウエハーを大気中に取り出すことな第1
図(d)に示すような所望の埋め込み構造が得られた。
上記のように、本実施例では、全ての工程を真空容器
内で行うのでエッチングの均一性、制御性、再現性の向
上が達成できた。
なお、本実施例では、化合物半導体基板の表面にマス
クを形成するためのガス(第1のガス)としてH2Sを用
いた場合について説明したが、H2Sの代わりに、砒素、
燐、硫黄、セレン、酸素及びそれらを含むガス状化合物
並びにガス状アンモニアのうち少なくとも1つを含むガ
スを用いることによっても同様の効果を得ることができ
た。
また、本実施例では、第2のガスとして塩素ガスを用
いたが、ハロゲン、ハロゲン化合物、V族水素化物、水
素、及びこれらのラジカルのうち少なくとも1つのガス
を含むガスを用いても同様の効果が得られた。
次に第2図を参照して第2の実施例を説明する。
第2図にその工程の概略図を示す。ここで、使用した
装置は第1の実施例と同様のものである。
まずInP基板21をMBE室32に搬入し、その表面上にガス
ソースMBEを用いてInGaAsP層22を0.5μm成長させた。
このウエハー23を成膜室31に搬送し、第2図(a)に示
すように第1の実施例と同様、H2Sガス51を導入圧力5mT
orrで導入すると共に、光ビーム52を照射して第2図
(b)に示すような表面硫化物膜24を形成した。
このようにしてウエハー23の表面に硫化物膜24が形成
されたInPウエハー23をエッチング室33に搬送した。本
実施例での実際のエッチング条件は以下のようにした。
即ち、基板温度を300℃,エッチングガス54として、臭
素:水素=1:10(温度は350℃に上昇させた)を用い
た。電子ビームは200nm幅のグレーティング(ライン・
アンド・スペース・パターン)を形成するように走査さ
せた。
このエッチングにより第2図(c)に示すように電子
ビームを照射した領域の硫化物膜24が除去され、引き続
き硫化物24の除去された部分のInGaAsP層22のエッチン
グを行うことができた。
本実施例においても第1の実施例と同様に結晶欠陥を
引き起こすこと無く微細な加工をすることができる。
続いて、第1の実施例と同様に、ウエハー23をMBE室3
2に移し、硫化物膜24を除去した。この後、InGaAsP活性
層25、InP閉じ込め層26、InGaAsPコンタクト層27を結晶
成長した。
この結果、第2図(d)に示すように電子ビーム照射
領域の部分でメサが形成された。このときのエッチング
では、電子ビームを照射した部分のエッチングの深さは
約0.3μmであり、エッチング面は鏡面であった。
なお、本発明は上記実施例に限定されるものではな
く、半導体材料としてInAs,InSb,GaP,InGaAlP,AlGaSb等
の化合物半導体であっても良い。
[発明の効果] 本発明によれば、化合物半導体表面に第1のガスを照
射してマスク層を形成する第1の工程と、第2のガス及
び電子ビームを照射してマスク層をパターン化して第2
のガスによるエッチングを行う第2の工程と、V族元素
を含む減圧された雰囲気下で化合物半導体を加熱する第
3の工程と、結晶成長を行う第4の工程とを真空容器内
で連続して行うことで、一連の基板加工プロセス及び結
晶成長プロセスにおいて化合物半導体を大気に曝すこと
無く、制御された雰囲気下で行うことができ、化合物半
導体の表面汚染、あるいは界面での不純物の取り込みを
押さえることができる。
また、一つの装置内で、化合物半導体基板を大気に曝
すこと無く加工、成長ができるので半導体の表面洗浄等
の時間を省略することができる。
さらに、ウエットエッチングに比べ、工程数が少なく
加工時間の短縮を計ることができる。
【図面の簡単な説明】
第1図は本発明のパターン形成方法の第1の実施例のプ
ロセス工程図、第2図は本発明のパターン形成方法の第
2の実施例のプロセス工程図、、第3図は第1、第2の
実施例のプロセスで使用される真空システムの概略図、
第4図は第3図のエッチング室の斜視図である。 10……GaAs基板,11……GaAsバッファ層,12……AlxGa1-x
Asクラッド層,13……GaAsガイド層,14……ウエハー,15
……硫化物膜,16……AlxGa1-xAs上部クラッド層,17……
GaAs酸化防止層,21……InP基板,22……InGaAsP層,23…
…ウエハー,24……硫化物膜,25……InGaAsP活性層,26…
…InP閉じ込め層,27……InGaAsPコンタクト層,30……試
料加熱室、31……成膜室,311……窓,32……MBE室,33…
…エッチング室,34……試料交換室,35a,35b,35c……ゲ
ートバルブ,36a,36b,36c……マグネットフィードスル
ー,37……露光ユニット,38……第2ガス導入部,39……
マニピュレータ,41……電子ビーム,42……GaAs基板,43
……ガスノズル,44……ヒーター,45……電流導入端子,5
1……H2Sガス,52……ハロゲンランプ光,53……塩素ガ
ス、54……エッチングガス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 日▲高▼ 啓視 茨城県つくば市二の宮2―2―6 メゾ ン柏倉B102 (56)参考文献 特開 平1−179482(JP,A) 特開 平3−76289(JP,A)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】III−V族化合物半導体基板の表面に第1
    のガスを導入し、ハロゲンランプ光を照射してマスク層
    を形成する第1の工程と、前記III−V族化合物半導体
    基板の表面に第1のガスとは異なる第2のガスを導入
    し、電子ビームを照射して前記マスク層を選択的に除去
    してパターンを形成し、つづいて前記第2のガスで露出
    した前記III−V族化合物半導体基板のエッチングを行
    い所定のパターンを形成する第2の工程と、前記化合物
    半導体基板を構成するV族元素の圧力が10-7Torr以上の
    雰囲気下で該化合物半導体を加熱して前記マスク層を除
    去する第3の工程と、エピタキシャル法により前記化合
    物半導体の表面に結晶成長層を成長させる第4の工程と
    を含み、第1乃至第4の工程はそれぞれ1×10-5Torr以
    下にできる複数の真空容器内で連続して行われることを
    特徴とするIII−V族化合物半導体の構造形成方法。
  2. 【請求項2】前記第1のガスとして、砒素、燐、硫黄、
    セレン、酸素、及びそれらを含むガス状化合物、並びに
    ガス状アンモニアのうち、少なくとも1つを含むガスを
    用いることを特徴とする請求項1記載のIII−V族化合
    物半導体の構造形成方法。
  3. 【請求項3】前記第2のガスが、ハロゲン、ハロゲン化
    合物、V族水素化物、水素、及びこれらのラジカルのう
    ち少なくとも1つを含むガスであることを特徴とする請
    求項1または2記載のIII−V族化合物半導体の構造形
    成方法。
  4. 【請求項4】前記第2の工程が前記III−V族化合物半
    導体基板を加熱しながら行われることを特徴とする請求
    項1、2、または3記載のIII−V族化合物半導体の構
    造形成方法。
  5. 【請求項5】結晶成長を行うMBE室と、半導体試料表面
    に薄膜を形成する成膜室と、半導体試料のエッチングを
    行うエッチング室と、これらの室がそれぞれゲートバル
    ブを備えた通路を介して接続された試料交換室と、該試
    料交換室から前記半導体試料を各室に移動させるマグネ
    ットフィードスルーと、前記MBE室、前記成膜室、前記
    エッチング室、及び前記試料交換室の室内をそれぞれ独
    立して真空状態にすることができる真空装置とを備えて
    いることを特徴とする連結型マルチ真空容器装置。
JP1332640A 1989-01-10 1989-12-25 化合物半導体の構造形成方法 Expired - Lifetime JP2717162B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1332640A JP2717162B2 (ja) 1989-12-25 1989-12-25 化合物半導体の構造形成方法
US07/463,205 US4994140A (en) 1989-01-10 1990-01-10 Method capable of forming a fine pattern without crystal defects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1332640A JP2717162B2 (ja) 1989-12-25 1989-12-25 化合物半導体の構造形成方法

Publications (2)

Publication Number Publication Date
JPH03195071A JPH03195071A (ja) 1991-08-26
JP2717162B2 true JP2717162B2 (ja) 1998-02-18

Family

ID=18257217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1332640A Expired - Lifetime JP2717162B2 (ja) 1989-01-10 1989-12-25 化合物半導体の構造形成方法

Country Status (1)

Country Link
JP (1) JP2717162B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2757642B2 (ja) * 1991-12-20 1998-05-25 日本電気株式会社 ドライエッチング方法
JPH0831775A (ja) * 1994-07-14 1996-02-02 Nec Corp 化合物半導体の微細加工方法
JPH0983061A (ja) * 1995-09-08 1997-03-28 Sharp Corp 半導体レーザ素子の製造方法および半導体レーザ素子製造装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2717163B2 (ja) * 1990-06-29 1998-02-18 光技術研究開発株式会社 化合物半導体の構造形成方法

Also Published As

Publication number Publication date
JPH03195071A (ja) 1991-08-26

Similar Documents

Publication Publication Date Title
US4994140A (en) Method capable of forming a fine pattern without crystal defects
US5275687A (en) Process for removing surface contaminants from III-V semiconductors
US5139606A (en) Laser bilayer etching of GaAs surfaces
JP2717162B2 (ja) 化合物半導体の構造形成方法
JP2717163B2 (ja) 化合物半導体の構造形成方法
JP2694625B2 (ja) 化合物半導体基体のエッチング方法および製造方法
JP2717165B2 (ja) 化合物半導体の構造形成方法
JP2883918B2 (ja) 化合物半導体のパターン形成方法
JP2683612B2 (ja) 化合物半導体の構造形成方法
JP2500443B2 (ja) 化合物半導体のドライエッチング方法
JP2998336B2 (ja) 化合物半導体のエッチング方法および半導体構造の形成方法
JP2858095B2 (ja) 化合物半導体の微細埋込構造の形成方法
JPH04239725A (ja) 化合物半導体の構造形成方法
JP2826972B2 (ja) 化合物半導体の極微細パターン形成方法
JPH04213819A (ja) 化合物半導体のエッチング方法
JP2596027B2 (ja) 化合物半導体結晶成長方法及び結晶成長装置
JP3272531B2 (ja) 化合物半導体装置の製造方法
JPH04212411A (ja) エピタキシャル成長方法
JPH02288333A (ja) 化合物半導体のパターン形成方法
JPH0536655A (ja) 化合物半導体の加工方法
JPH01301584A (ja) 結晶成長方法及び結晶成長装置
JPH0536654A (ja) 化合物半導体のパターン形成方法
JPH03136327A (ja) 半導体のパターン形成方法
JPH05243150A (ja) 分子線エピタキシャル成長法およびその装置
JPH0831775A (ja) 化合物半導体の微細加工方法