JPH04239725A - 化合物半導体の構造形成方法 - Google Patents

化合物半導体の構造形成方法

Info

Publication number
JPH04239725A
JPH04239725A JP2135291A JP2135291A JPH04239725A JP H04239725 A JPH04239725 A JP H04239725A JP 2135291 A JP2135291 A JP 2135291A JP 2135291 A JP2135291 A JP 2135291A JP H04239725 A JPH04239725 A JP H04239725A
Authority
JP
Japan
Prior art keywords
compound semiconductor
gas
wafer
iii
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2135291A
Other languages
English (en)
Inventor
Yoshimasa Sugimoto
喜正 杉本
Kenzo Akita
秋田 健三
Shusuke Kasai
秀典 河西
Chikashi Yamada
山田 千樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optoelectronics Technology Research Laboratory
Original Assignee
Optoelectronics Technology Research Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optoelectronics Technology Research Laboratory filed Critical Optoelectronics Technology Research Laboratory
Priority to JP2135291A priority Critical patent/JPH04239725A/ja
Publication of JPH04239725A publication Critical patent/JPH04239725A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は化合物半導体の内部にパ
ターンを有する構造を形成する方法に係り、特に、真空
容器の中で III−V族化合物半導体基板を空気に曝
すことなくその表面にパターンを形成し、その後薄層の
結晶成長を行う埋込み構造の形成方法に関する。
【0002】
【従来の技術】従来、化合物半導体を用いた素子は、結
晶成長及びエッチングを数回繰り返し、さらに場合によ
っては不純物を拡散させるなどの工程を経て作成されて
いる。例えば、埋込み型半導体レーザチップを作成する
には、次のような工程がとられる。第1番目に、GaA
s基板に液相エピタキシャル法などにより、GaAsバ
ッファ層、AlGaAsクラッド層、GaAs活性層、
AlGaAsクラッド層、及びGaAs電極層を、必要
な不純物の添加を同時に行いながら成長させる。第2番
目に各層を成長させた半導体表面にSiO2 膜等の保
護膜を形成し、その表面にレジストを塗布する。次にレ
ーザのストライプに相当するパターンを露光、現像して
レジストにパターンを形成する。第3番目に、フッ化水
素酸(HF)にこの半導体を接触させレジストの無い部
分のSiO2 膜等の保護膜を除去する。その後有機溶
剤などによりレジストパターンを除去する。第4番目に
、硫酸等を含むエッチング液(保護膜をエッチしない)
に半導体を接触させ、エピタキシャル層のGaAsバッ
ファ層に至る深さにまでエッチする。第5番目に、液層
エピタキシャル法などにより、AlGaAs層を成長し
、エッチングした部分を埋込む。第6番目に、表面に残
っている保護膜を除去する。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
半導体構造の形成方法は多くの工程を必要とし、その結
果、作成に長時間を要するという問題点がある。また、
溶液を用いたエッチングでパターンを形成するときは、
半導体表面が大気に曝されるので、表面が大気に汚染さ
れるという問題点がある。本発明は、パターンの形成と
その後の結晶成長を真空容器内で連続して行う半導体構
造の形成方法を提供することを目的とする。
【0004】
【課題を解決するための手段】本発明は、所定の層構造
を有する III−V族化合物半導体ウエハーの表面に
第1のガスを照射して前記ウエハーの表面をマスク層化
する第1の工程と、前記前記マスク層の所定領域に電子
ビームを照射して改質しパターンを形成する第2の工程
と、第2のガスを照射し前記パターンに従って前記ウエ
ハーのエッチングを行う第3の工程とを含み、前記第1
乃至第3の工程はそれぞれ1×10−5 Torr 以
下にできる複数の真空容器内で連続して行われることを
特徴とする III−V族化合物半導体の構造形成方法
である。
【0005】
【実施例】以下に図面を参照して本発明の実施例を説明
する。まず、本発明のパターン作成方法に用いられる装
置について簡単に説明しておく。第3図の装置は、この
装置へのウエハーの出し入れを行うためとエッチングマ
スクを形成するための成膜室31、エピタキシャル成長
を行うためのMBE室32、半導体を選択的にエッチン
グしてパターンを形成するエッチング室33を有してい
る。これら成膜室31、MBE室32、およびエッチン
グ室33はそれぞれ通路を介して試料交換室34に接続
されている。そして、各通路には、ゲートバルブ35a
、35b及び35cが設けられている。また、各室31
,32,33及び34にはそれぞれターボ分子ポンプ、
イオンポンプ等の真空ポンプ(図示せず)が設けられて
いる。これにより、装置内に導入したウエハーを大気に
曝すことなくどの室にでもマグネットフィードスルー3
6a、36b及び36cを用いて搬送することができる
。また、試料加熱室30が試料交換室34に通路を介し
て取り付けられている。
【0006】成膜室31には吸着分子層、あるいはガス
と反応した層を形成するための第1のガスを導入する第
1のガス導入部(図示せず)と、必要に応じて光を導入
するための窓311が設けられている。また、窓311
の外側には光源、レンズ等よりなる露光ユニット37が
設置されている。さらに、エッチング室33には電子ビ
ームを発生する電子ビーム発生装置331と、エッチン
グに用いる第2のガスを導入するための第2のガス導入
部38と、試料位置を調整するマニピュレータ39とが
備えられている。
【0007】第4図を参照すると電子ビーム発生装置3
31はエッチング室33の上部に設置されており、電子
ビーム41を試料42の表面に照射するようになってい
る。また、第2のガス導入部38のノズル43も試料4
2の表面にガスを照射できるように設けられている。さ
らに、試料42の下部にはヒータ44が設けられており
、電流導入端子45からの通電により試料42を加熱す
ることができる。
【0008】以下、本発明のパターン形成方法に係る第
1の実施例を第1図、第3図、及び第4図を参照して説
明する。まず、成膜室31に導入されたGaAs基板1
0をマグネットフィードスルー36a及び36bを用い
て試料加熱室30に搬送した。試料加熱室30を1×1
0−8 Torr 以下に減圧し、試料加熱室30に搬
送したGaAs基板10を、内部に設置されている加熱
装置により約200℃に加熱し、10分間その状態を保
持した。 この処理により、基板10表面に吸着している水分子を
除去できた。
【0009】次に、基板10をマグネットフィードスル
ー36bによってMBE室32に搬送した。MBE室3
2に搬送されたGaAs基板10上に第1図(a)に示
すようにGaAsバッファ層11を0.2 μm 、A
lxGa1−x Asクラッド層12(0<x<1)を
1.2 μm 、及びGaAsガイド層13を0.2 
μm 連続的に成長させた。このウエハー14をMBE
室32と超高真空の通路により結合された試料交換室3
4へマグネットフィードスルー36b等を用いて成膜室
31へ搬送した。
【0010】成膜室31はターボ分子ポンプまたはイオ
ンポンプ等の真空ポンプ(図示せず)により排気されて
おり、残留ガス圧は1×10−8 Torr 以下に保
たれている。次に、この成膜室31に第1のガスである
高純度酸素ガス51を分圧10 Torr 以上で導入
すると共に、第1図(b)に示すようにハロゲンランプ
光52をウエハー14表面上に照射した。このときウエ
ハー14上での光照射エネルギー密度は50J/cm2
 とした。このハロゲンランプ光52は第2図の露光ユ
ニット37により、ウエハー14表面上に集光させた。 この操作によりGaAsガイド層13上にはGaAs酸
化膜15が形成された。この表面のGaAs酸化膜15
の密度および厚さは光の照射エネルギー密度、酸素圧力
で制御することが可能であった。
【0011】続いて、真空ポンプにより成膜室31の圧
力を1×10−7 Torr 以下に排気した後、この
、表面にGaAs酸化膜15を付けたウエハー14をエ
ッチング室33へ搬送した。エッチング室33に搬送さ
れたウエハー14をウエハーホルダー(図示せず)に取
り付け、電子ビーム41をウエハー14表面に照射した
。電子ビーム41は、その径を50nmとし、かつ10
pAの電流として150nm幅のライン・アンド・スペ
ースのパターンを描くように走査させた。GaAs酸化
膜15は電子ビームが照射されると層厚が薄くなり、か
つGaAs層との結合が弱まり、改質される。即ち、電
子ビームの走査に従って、GaAs酸化膜15にライン
・アンド・スペースのパターンが形成された。
【0012】電子ビームの照射を停止した後、エッチン
グ室33内にノズル43から第2のガスである塩素ガス
53を導入した。ここで、ウエハー14はヒータ44に
よって70℃に昇温しておいた。塩素ガス53の導入は
ウエハー14の表面上で直径数mmの範囲にわたって照
射された。このときのエッチング室33の室内の圧力は
1×10−5 Torr に上昇した。ウエハー14は
、第1図(c)に示すように酸化膜15の改質された部
分のみ塩素ガスによってエッチングされた。この塩素ガ
スによるエッチングは、最上部のGaAsガイド層13
のみならず、その下のAlGaAsクラッド層12にも
及び、そのエッチング速度はGaAs層13に対しても
、AlGaAs層12に対してもほぼ同じであった。
【0013】本実施例では化合物半導体基板表面に第1
のガスを照射してマスク層を形成し、続いて電子ビーム
を用いてパターンを形成し、第2のガスを用いてエッチ
ングを行うので、化合物半導体表面近傍に結晶欠陥を引
き起こすこと無く微細なパターンを形成することができ
る。
【0014】次に、このようにして表面にGaAsガイ
ド層13とAlGaAsクラッド層12とにパターンを
有するウエハー14をMBE室32に搬送した。MBE
室32に搬送されたウエハー14をその表面にAs分子
線を照射しながら600℃に昇温し約30分の表面クリ
ーニングを行った。この表面クリーニングにより、パタ
ーンを有するGaAs酸化膜15は除去され、純粋な結
晶表面を得ることができた。(このクリーニングの度合
のモニターには反射電子線回折(RHEED)法を用い
た。)本実施例ではこのように清浄な表面が得られるの
でその表面にエピタキシャル成長層を形成できる。
【0015】続いて、Alx Ga1−x As上部ク
ラッド層16を1.5 μm 、GaAs酸化防止層1
7を0.1 μm 成長させた。このようにして超高真
空装置からウエハーを大気中に取り出すことなく第1図
(d)に示すような所望の埋め込み構造が得られた。
【0016】上記のように、本実施例では、全ての工程
を真空容器内で行うのでエッチングの均一性、制御性、
再現性の向上が達成できた。なお、本実施例では、化合
物半導体基板の表面にマスクを形成するためのガス(第
1のガス)として酸素を用いた場合について説明したが
、酸素の代わりに、砒素、燐、硫黄、セレン、及びそれ
らを含むガス状化合物、並びにガス状アンモニアのうち
少なくとも1つを含むガスを用いることによっても同様
の効果を得ることができた。また、本実施例では、第2
のガスとして塩素ガスを用いたが、ハロゲン、ハロゲン
化合物、V族水素化物、水素、及びこれらのラジカルの
うち少なくとも1つのガスを含むガスを用いても同様の
効果が得られた。
【0017】次に第2図を参照して第2の実施例を説明
する。第2図にその工程の概略図を示す。ここで、使用
した装置は第1の実施例と同様のものである。まずIn
P基板21をMBE室32に搬入し、その表面上にガス
ソースMBEを用いてInGaAsP層22を0.5 
μm 成長させた。このウエハー23を成膜室31に搬
送し、第2図(a)に示すように第1の実施例と同様、
酸素ガス24を、導入圧力10mTorr で導入する
と共に、光ビーム25を照射して第2図(b)に示すよ
うなInGaAsP酸化膜26を形成した。次にInG
aAsP酸化膜26が形成されたInPウエハー23を
エッチング室33に搬送した。そして、InGaAsP
酸化膜26上に200nm幅のグレーティング(ライン
・アンド・スペース・パターン)を形成するように走査
させた。電子ビームの照射を停止した後、基板温度を3
00℃,エッチングガス54として、臭素:水素=1:
10(温度は350℃に上昇させた)を用い手エッチン
グを行った。このエッチングにより第2図(c)に示す
ように電子ビームを照射した領域のInGaAsP酸化
膜26が除去され、引き続き酸化膜26の除去された部
分のInGaAsP層22のエッチングを行うことがで
きた。本実施例においても第1の実施例と同様に結晶欠
陥を引き起こすこと無く微細な加工をすることができる
【0018】続いて、第1の実施例と同様に、ウエハー
23をMBE室32に移し、P分子線を照射しながら硫
化物膜24を除去した。この後、InGaAsP活性層
27、InP閉じ込め層28、InGaAsPコンタク
ト層29を結晶成長した。この結果、第2図(d)に示
すように電子ビーム照射領域の部分でメサが形成された
。このときのエッチングでは、電子ビームを照射した部
分の深さは約 0.3μmであり、エッチング面は鏡面
であった。なお、本発明は上記実施例に限定されるもの
ではなく、半導体材料としてInAs,InSb,Ga
P,InGaAlP,AlGaSb等の化合物半導体に
適応することができる。
【0019】
【発明の効果】本発明によれば、化合物半導体表面に第
1のガスを照射してマスク層を形成する第1の工程と、
電子ビームを照射してマスク層をパターン化する第2の
工程と、第2のガスによってエッチングを行う第3の工
程とを真空容器内で連続して行うことで、化合物半導体
を大気に曝すことなく容易に加工プロセスを実行できる
。また、第3の工程に引き続き、V族分子線を用いてマ
スク層を取り去る第4の工程と、結晶成長を行う第5の
工程とを真空容器内で連続して行うことで一連の基板加
工プロセス及び結晶成長プロセスにおいて化合物半導体
を大気に曝すこと無く、制御された雰囲気下で行うこと
ができ、化合物半導体の表面汚染、あるいは界面での不
純物の取り込みを押さえることができる。さらに、一つ
の装置内で、化合物半導体基板を大気に曝すこと無く加
工、成長ができるので半導体の表面洗浄等の時間を省略
することができる。さらにまた、ウエットエッチングに
比べ、工程数が少なく加工時間の短縮を計ることができ
る。
【図面の簡単な説明】
【図1】本発明のパターン形成方法の第1の実施例のプ
ロセス工程図である。
【図2】本発明のパターン形成方法の第2の実施例のプ
ロセス工程図である。
【図3】第1、第2の実施例のプロセスで使用される真
空システムの概略図である。
【図4】第3図のエッチング室の斜視図である。
【符号の説明】
14      ウエハー 15      GaAs酸化膜 23      ウエハー 26      InGaAsP酸化膜30     
 試料加熱室 31      成膜室 311    窓 32      MBE室 33      エッチング室 34      試料交換室 35      ゲートバルブ 36      マグネットフィードスルー37   
   露光ユニット 38      第2ガス導入部 39      マニピュレータ 41      電子ビーム 43      ガスノズル 44      ヒーター 45      電流導入端子 51      酸素ガス 52      ハロゲンランプ光 53      塩素ガス 54      エッチングガス

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】  所定の層構造を有する III−V族
    化合物半導体ウエハーの表面に第1のガスを照射して前
    記ウエハーの表面をマスク層化する第1の工程と、前記
    前記マスク層の所定領域に電子ビームを照射して改質し
    パターンを形成する第2の工程と、第2のガスを照射し
    前記パターンに従って前記ウエハーのエッチングを行う
    第3の工程とを含み、前記第1乃至第3の工程はそれぞ
    れ1×10−5Torr 以下にできる複数の真空容器
    内で連続して行われることを特徴とする III−V族
    化合物半導体の構造形成方法。
  2. 【請求項2】  前記第3の工程に引き続き、前記ウエ
    ハー表面にV族分子線を照射し、前記マスク層を除去す
    る第4の工程を含むことを特徴とする請求項1のIII
    −V族化合物半導体の構造形成方法。
  3. 【請求項3】  前記第4の工程に引き続き、前記ウエ
    ハーの表面に III−V族化合物半導体をエピタキシ
    ャル成長させる第5の工程を含むことを特徴とする請求
    項2の III−V族化合物半導体の構造形成方法。
  4. 【請求項4】前記第1のガスとして、砒素、燐、硫黄、
    セレン、酸素、炭化水素、及びそれらを含むガス状化合
    物、並びにガス状アンモニアのうち、少なくとも1つを
    含むガスを用いることを特徴とする請求項1、請求項2
    、または請求項3の III−V族化合物半導体の構造
    形成方法。
  5. 【請求項5】前記第2のガスが、ハロゲン、ハロゲン化
    合物、V族水素化物、水素、酸素、及びこれらのラジカ
    ルのうち少なくとも1つを含むガスであることを特徴と
    する請求項1、請求項2、または請求項3の III−
    V族化合物半導体の構造形成方法。
  6. 【請求項6】前記第3の工程が前記ウエハーを加熱しな
    がら行われることを特徴とする請求項1,2,3,また
    は請求項4記載の III−V族化合物半導体の構造形
    成方法。
JP2135291A 1991-01-23 1991-01-23 化合物半導体の構造形成方法 Pending JPH04239725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2135291A JPH04239725A (ja) 1991-01-23 1991-01-23 化合物半導体の構造形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2135291A JPH04239725A (ja) 1991-01-23 1991-01-23 化合物半導体の構造形成方法

Publications (1)

Publication Number Publication Date
JPH04239725A true JPH04239725A (ja) 1992-08-27

Family

ID=12052706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2135291A Pending JPH04239725A (ja) 1991-01-23 1991-01-23 化合物半導体の構造形成方法

Country Status (1)

Country Link
JP (1) JPH04239725A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141529A (ja) * 1982-02-17 1983-08-22 Nec Corp 3−5化合物半導体表面の清浄化方法
JPS6442822A (en) * 1987-08-10 1989-02-15 Nec Corp Processing of semiconductor substrate
JPH01278015A (ja) * 1988-04-28 1989-11-08 Nec Corp 半導体の埋込み選択成長法
JPH02288333A (ja) * 1989-04-28 1990-11-28 Hikari Gijutsu Kenkyu Kaihatsu Kk 化合物半導体のパターン形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141529A (ja) * 1982-02-17 1983-08-22 Nec Corp 3−5化合物半導体表面の清浄化方法
JPS6442822A (en) * 1987-08-10 1989-02-15 Nec Corp Processing of semiconductor substrate
JPH01278015A (ja) * 1988-04-28 1989-11-08 Nec Corp 半導体の埋込み選択成長法
JPH02288333A (ja) * 1989-04-28 1990-11-28 Hikari Gijutsu Kenkyu Kaihatsu Kk 化合物半導体のパターン形成方法

Similar Documents

Publication Publication Date Title
US4994140A (en) Method capable of forming a fine pattern without crystal defects
EP0456479B1 (en) Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process
US5725677A (en) Dry cleaning process for cleaning a surface
JPH06232100A (ja) Iii−v族半導体素子の表面不純物除去方法
EP0374036B1 (en) Method of fabricating a semiconductor device using U.V. assisted selective multilayer etching
JP2717162B2 (ja) 化合物半導体の構造形成方法
JP2694625B2 (ja) 化合物半導体基体のエッチング方法および製造方法
JP2717163B2 (ja) 化合物半導体の構造形成方法
JPH04239725A (ja) 化合物半導体の構造形成方法
JP2717165B2 (ja) 化合物半導体の構造形成方法
JPH04213819A (ja) 化合物半導体のエッチング方法
JP2883918B2 (ja) 化合物半導体のパターン形成方法
JP2500443B2 (ja) 化合物半導体のドライエッチング方法
JP2683612B2 (ja) 化合物半導体の構造形成方法
JP2858095B2 (ja) 化合物半導体の微細埋込構造の形成方法
JP2826972B2 (ja) 化合物半導体の極微細パターン形成方法
JP2998336B2 (ja) 化合物半導体のエッチング方法および半導体構造の形成方法
JPH02288333A (ja) 化合物半導体のパターン形成方法
JPH043914A (ja) 結晶成長方法および結晶成長装置
JP3272531B2 (ja) 化合物半導体装置の製造方法
JPH04212411A (ja) エピタキシャル成長方法
JPH0536655A (ja) 化合物半導体の加工方法
JP2714703B2 (ja) 選択エピタキシャル成長法
JPH03136327A (ja) 半導体のパターン形成方法
JPH0536654A (ja) 化合物半導体のパターン形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970909