JPH0983061A - 半導体レーザ素子の製造方法および半導体レーザ素子製造装置 - Google Patents

半導体レーザ素子の製造方法および半導体レーザ素子製造装置

Info

Publication number
JPH0983061A
JPH0983061A JP7231778A JP23177895A JPH0983061A JP H0983061 A JPH0983061 A JP H0983061A JP 7231778 A JP7231778 A JP 7231778A JP 23177895 A JP23177895 A JP 23177895A JP H0983061 A JPH0983061 A JP H0983061A
Authority
JP
Japan
Prior art keywords
etching
protective film
semiconductor laser
electrode
bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7231778A
Other languages
English (en)
Inventor
Yoshihisa Fujii
良久 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP7231778A priority Critical patent/JPH0983061A/ja
Priority to US08/703,042 priority patent/US5872020A/en
Priority to NL1003940A priority patent/NL1003940C2/nl
Priority to MYPI96003631A priority patent/MY116672A/en
Publication of JPH0983061A publication Critical patent/JPH0983061A/ja
Priority to US09/190,242 priority patent/US6176968B1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/028Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/028Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0281Coatings made of semiconductor materials

Abstract

(57)【要約】 【課題】 光出射面を損傷したり、光出射面に不要な酸
化層が形成されたりするなど信頼性が低下することな
く、歩留まりが向上できて自動化が容易で大量生産を可
能とする。 【解決手段】 素子の光出射面31に端面反射保護膜3
2を形成する際に、光出射面31以外の上下電極27,
28上にも不要保護膜が形成されるが、これら電極2
7,28上の不要保護膜の除去に異方性を有するドライ
エッチング法を用いることにより、端面反射保護膜32
に対してマスクレスでエッチング除去することが可能と
なる。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、CD,MDプレー
ヤなどの光ピックアップなどに用いられ、素子の光出射
面に端面反射保護膜を形成した半導体レーザ素子の製造
方法および半導体レーザ素子製造装置に関する。
【0002】
【従来の技術】近年、CD,MD用の光ピックアップな
どに用いられる半導体レーザ装置の需要は益々拡大して
きており、レーザ特性のばらつきが少なく信頼性に優れ
た半導体レーザ素子が要求されている。このような良質
の半導体レーザ素子を安価に供給するためには、歩留ま
り良く大量生産することが必要である。
【0003】従来より、実用的な半導体レーザ素子にお
いては、光出射面である素子端面側に、窒化シリコン、
アルミナ、シリコン、AlxGa1-xAs結晶薄膜の単層
膜またはこれらの積層膜などを形成することによって、
光出射面である素子端面の光反射率を所望の値に調整
し、しきい値電流などのレーザ特性を向上させるととも
に、光出射面の劣化、破壊を防いで半導体レーザ素子の
長期の信頼性を確保している。
【0004】このように、光出射面に端面反射保護膜を
形成する必要があるが、各素子の端面に形成する必要が
あるため、ウェハのままで端面反射保護膜を形成するの
は不可能である。
【0005】このような端面反射保護膜を形成するため
の一方法として、特願平5−80940号「半導体レー
ザ素子の製造方法」に開示された製造方法(従来技術
1)がある。
【0006】この半導体レーザ素子の製造方法は、図5
aおよび図5bに示すように、ウェハを劈開して所定共
振器長の複数のバー状ウェハ1を形成した後、治具2の
溝3に複数のバー状ウェハ1を仕切材4とともにその厚
み方向に挿入して揃えて積み重ね、治具2に固定する。
このとき、治具2から露出しているバー状ウェハ1の劈
開面5に端面反射保護膜を形成するものである。
【0007】また、光出射面である素子端面側に端面反
射保護膜を形成する別の方法として、個々のレーザチッ
プに分割してから端面反射保護膜を形成する方法(従来
技術2)がある。
【0008】この端面反射保護膜形成方法(例えば、股
木宏至「半導体レーザーの低コスト化」、光学、第24
巻第5号、1995年5月、295頁を参照)は、図6
に示すように、レーザチップ11を専用ステム12にダ
イボンドし、電極へのワイヤーボンドまでを完了してか
らステム12毎に保護膜形成機に導入して端面に反射保
護膜を形成するものである。なお、13はヒートシン
ク、14はサブマウント、15はPIN−PD、16は
リード(L)、17はリード(G)、18はリード(P
D)である。
【0009】
【発明が解決しようとする課題】上記従来の従来技術1
では、バー状ウェハ1を複数個、治具2の溝3に挿入し
て固定するという工程は自動化を進める上で非常に困難
であり、長時間を要するものである。また、治具2に固
定する際にバー状ウェハ1が折れてしまったり、光出射
面であるバー状ウェハ1のバー側面をピンセットで扱う
必要があるために光出射面を損傷させたり、また、バー
状ウェハ1間に隙間があると、バー状ウェハ1の表面お
よび裏面の電極上にも保護膜が付着してしまうなどの不
具合が発生しやすく、これらが原因で歩留まり向上を困
難にしていた。
【0010】また、上記従来技術2では、個々のレーザ
チップ11に分割し、専用ステム12にダイボンドして
から端面反射保護膜を付けるため、レーザチップ分割か
ら端面反射保護膜形成までの間にダイボンドやワイヤー
ボンドなどの工程が入って、この間に光出射面を損傷し
たり、光出射面に不要な酸化層が形成したりし易く、不
具合発生や信頼性低下の原因となっていた。また、レー
ザチップ11を乗せたステム12毎に端面反射保護膜形
成を行うために、一度に大量のチップの端面反射保護膜
形成を行うためには非常に大型の装置を必要とすること
が大量生産やコスト低減を妨げる一因となっていた。
【0011】本発明は、上記従来の問題を解決するもの
で、光出射面を損傷したり、不要な酸化層の形成など信
頼性が低下することなく、歩留まりが向上できて自動化
が容易で短時間で製造できて大量生産可能な半導体レー
ザ素子の製造方法および半導体レーザ素子製造装置を提
供することを目的とする。
【0012】
【課題を解決するための手段】本発明の半導体レーザ素
子の製造方法は、化合物半導体を用いた半導体レーザ素
子の製造方法において、素子の光出射面に端面反射保護
膜を形成する工程と、該端面反射保護膜を形成する際に
該素子の光出射面以外の表面および裏面電極上に付着し
た不要な保護膜をエッチング法を用いて除去する工程と
を含むものであり、そのことにより上記目的が達成され
る。
【0013】また、好ましくは、本発明の半導体レーザ
素子の製造方法におけるエッチング法として異方性のド
ライエッチング特性を用いる。
【0014】さらに、好ましくは、本発明の半導体レー
ザ素子の製造方法におけるエッチング法としてCF4
スを用いた反応性イオンエッチング法を用いる。
【0015】また、半導体レーザ素子製造装置は、素子
の光出射面に端面反射保護膜を形成するプラズマCVD
部と、該端面反射保護膜を形成する際に該素子の光出射
面以外の表面または裏面電極上に付着した不要な保護膜
を除去するエッチング部と、該素子の表面側電極と裏面
側電極の上下を反転させる素子反転部と、該プラズマC
VD部、該エッチング部、該素子反転部さらに該エッチ
ング部の順に該素子を搬送する素子搬送部とを備えたも
のであり、そのことにより上記目的が達成される。
【0016】上記構成により、以下その作用を説明す
る。
【0017】本発明においては、バー状ウェハに分割し
てその光出射面を形成した直後に端面反射保護膜を形成
すること、およびそれに連続して不要な保護膜のエッチ
ング除去することが可能となるので、従来の方法では不
可避であった光出射面の損傷や酸化層形成などの劣化な
どによる信頼性低下が回避可能となるとともに歩留まり
が向上し自動化が容易となる。また、本発明の製造装置
を用いれば、従来技術1で必要であったバー並べの工程
が不要になり、また、従来技術2でステム毎の処理であ
ったものがより小さいバー状ウェハでの処理が可能とな
るので、従来技術1,2で困難であった自動化および大
量生産が容易になってより速く製造することが可能とな
る。
【0018】また、ドライエッチングによる異方性エッ
チング技術を素子の電極上の不要保護膜のエッチング除
去に用いれば、素子の光出射面の端面反射保護膜はマス
クなどを用いなくともほとんどエッチングされず、電極
上の不要保護膜のみをエッチングすることが可能とな
る。
【0019】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【0020】(実施形態1)本実施形態1では、素子の
光出射面への端面反射保護膜として窒化シリコンを用
い、表面および裏面電極上の不要な保護膜の除去にCF
4ガスとO2ガスとを用いるドライエッチング方法を用い
る場合である。
【0021】図1は本発明の実施形態1における半導体
レーザ素子の斜視図である。
【0022】図1において、p型GaAs基板21上
に、n型GaAs層22、p型Al0. 45Ga0.55Asク
ラッド層23、p型Al0.14Ga0.86As活性層24、
n型Al0.45Ga0.55Asクラッド層25さらにn型G
aAsキャップ層26を順次設けて積層構造としてい
る。この積層構造のp型GaAs基板21の裏面側には
p電極27が設けられ、n型GaAsキャップ層26上
にはn電極28が設けられている。また、このクラッド
層23にはストライプ29が形成されている。このウェ
ハを劈開することによって、バー状ウェハ30が構成さ
れ、このバー状ウェハ30の光出射端面31にのみ端面
反射保護膜32が設けられている。この端面反射保護膜
32が設けられたバー状ウェハをさらに分割してレーザ
チップ素子である本実施形態1の半導体レーザ素子が得
られる。したがって、端面反射保護膜32が設けられた
バー状ウェハはこれらのレーザチップ素子を多数個1列
に含むものである。光出射面はバー状ウェハ30の側面
に相当している。
【0023】なお、活性層24のAl混晶比を0.13
〜0.14程度、クラッド層23,25のAl混晶比を
0.45〜0.6程度に設定しているが、Al混晶比
は、両層共0以上で、かつクラッド層23,25のAl
混晶比が活性層24よりも大きい範囲であれば任意に設
定することができる。
【0024】この半導体レーザ素子は、LPE法(Liqu
id Phase Epitaxy 液相成長法)によって成長させたV
SIS(V-channel substrate innner stripe)型のも
のであり、以下のようにして製造することができる。
【0025】まず、p型GaAs基板21上にLPE法
によりn型GaAs層22を膜厚1μm程度に積層し、
基板21に至るまでフォトリソグラフィーとエッチング
とによりn型GaAs層22にV溝を形成する。
【0026】次に、液層成長工程により、p型GaAs
基板21およびn型GaAs層22上に、厚さ0.2μ
m(V溝以外の部分)のp型Al0.45Ga0.55Asクラ
ッド層23、厚さ0.06μmのp型Al0.14Ga0.86
As活性層24、厚さ1μmのn型Al0.45Ga0.55
sクラッド層25さらに厚さ50μmのn型GaAsキ
ャップ層26を順次積層して、活性層24を含む積層構
造を形成する。
【0027】この積層構造のエピウェハ成長後に素子の
上下面に、例えばAu−ZnやAu−Geなどからなる
p電極27とn電極28を形成する。
【0028】さらに、ストライプ29の方向と垂直方向
に幅250μm間隔で劈開することによってバー状ウェ
ハ30を得る。
【0029】さらに、光出射面であるバー状ウェハ30
の劈開面である光出射端面31に保護膜を兼ねた反射膜
としての端面反射保護膜32を、以下のようにして形成
してレーザバーを得る。
【0030】まず、端面反射保護膜形成のために、複数
のバー状ウェハ30をトレイの上に光出射端面31が横
向きになるように並べる。このトレイ上の複数のバー状
ウェハ30毎にプラズマCVD装置に導入する。本実施
形態1では、端面反射保護膜32として窒化シリコン膜
を用いた。この窒化シリコン膜形成には、シラン(Si
4)ガスとアンモニア(NH3)ガスを用いた高周波放
電プラズマCVD法を用いた。その成長条件としては、
基板温度300℃、シラン流量100SCCM、アンモ
ニア流量200SCCM、成長圧力1Torr、高周波
電力30Wの条件で20分間の成長によって、光出射端
面31に約230nmの窒化シリコン膜を形成した。こ
の成長においては、表面電極上にも約300nmの不要
な窒化シリコン膜が付着するとともに、裏面電極上にも
約150nmの不要な窒化シリコン膜が付着した。
【0031】さらに、これら表面および裏面電極上に付
着する不要な窒化シリコン膜を除去する。この除去する
方法として、CF4ガスとO2ガスとを用いた反応性イオ
ンエッチング法を用いた。
【0032】図2に示すように、反応製イオンエッチン
グ装置(ドライエッチング装置)の上部電極41aと下
部電極である反応電極41とのうち反応電極41上に上
記窒化シリコン膜である端面反射保護膜32および不要
保護膜42が付着したレーザバー33上を表面電極を上
向きにして複数個並べる。次に、CF4ガス流量50C
C、O2ガス流量150CC、ガス圧力0.1Tor
r、高周波電力100Wの条件でドライエッチングを行
う。この反応性イオンエッチング装置では、基板はカソ
ード側電極である反応電極41上に置くため、エッチン
グ反応に寄与する反応ガス種43の正イオンが反応電極
41に向かう方向に加速される。このため、表面電極上
の不要保護膜42である窒化シリコン膜のみエッチング
除去され、光出射面31上の端面反射保護膜32である
窒化シリコン膜はほとんどエッチングされない。また、
表面電極である金電極(n電極28上に形成したもの)
は本エッチング条件では窒化シリコン膜に比べて1/1
0以下のエッチング速度しか持たないために金電極上の
窒化シリコン膜のみエッチング除去されて金電極でエッ
チングを止めることは容易である。本実験では、約3分
間のエッチングによって金電極上の不要な窒化シリコン
膜のみをドライエッチングで確実に除去できた。
【0033】さらに、レーザーバー33を表裏反転し、
上記と全く同様のプロセスにより裏面側のアルミニウム
電極(p電極27上に形成したもの)上の不要保護膜4
2である窒化シリコン膜をドライエッチングで除去す
る。この裏面電極であるアルミニウム電極は本エッチン
グ条件では窒化シリコン膜に比べて1/30以下のエッ
チング速度しか持たないためにアルミニウム電極でエッ
チングを止めることはさらに容易である。本実験では、
約1.5分間のエッチングによってアルミニウム電極上
の不要な窒化シリコン膜のみドライエッチングで確実に
除去できた。
【0034】上記表面電極側と裏面電極側の2回の異方
性ドライエッチングによって、光出射面31上の窒化シ
リコン膜の膜厚は、当初の約230nmからわずかにエ
ッチングされたものの、約210nmであった。
【0035】上記のプロセスによって製造された、端面
反射保護膜32を形成したレーザバー33を個々のチッ
プに分割してステムに実装することによってレーザ素子
を形成することができる。この方法によって形成したレ
ーザ素子においても従来の製法によるものと同様の5万
時間以上の実用上問題のない信頼性を有しており、この
レーザチップの製造上の歩留りは、従来の半導体レーザ
素子の製造方法に比べて1.2倍と向上した。
【0036】以上のように、光出射面31に端面反射保
護膜32を形成する際に、光出射面31以外の表面およ
び裏面電極上にも不要保護膜42が形成されるが、これ
らこの不要保護膜42のみを後工程でエッチング除去す
ることによって、光出射面31にのみ端面反射保護膜3
2を形成した品質の良いレーザ素子が得られる。この不
要保護膜42をエッチング除去する方法として、異方性
のエッチング特性を有するマスクレスドライエッチング
法を用いれば、光出射面31側へのマスク保護の必要性
がない。このことについて、以下にさらに詳しく説明す
る。
【0037】つまり、反応性イオンエッチング(Riacti
ve Ion Etching)を用いて様々の材料をドライエッチン
グする技術は、エッチング液を用いるウエットエッチン
グ方法に比べて数多くの利点を有するため、現在では工
業的にも広く用いられているものである。この反応性イ
オンエッチング法では、適当な条件を選ぶことによりエ
ッチング特性に異方性を持たせることができる。つま
り、エッチングに関与する反応ガス種43の方向性をプ
ラズマを起こす電極に対して垂直な方向にのみ持たせる
ことにより、電極面に平行な面に対してのみエッチング
作用を持たせて電極面に垂直な面に対してはエッチング
作用を持たせないことが可能となり、シリコン半導体ウ
ェハプロセス技術をはじめ多くの分野に利用されてい
る。
【0038】上述したように、図2はこの方法を用いた
不要保護膜42の除去方法を模式的に示した断面図であ
り、本発明はこのドライエッチングによる異方性エッチ
ング技術を半導体レーザのレーザバー33の電極上の不
要保護膜42のエッチング除去に用いるものであり、光
出射面31の端面反射保護膜32はマスクなどを用いな
くともほとんどエッチングされず、電極上の不要保護膜
42のみをエッチングすることができる。
【0039】(実施形態2)本実施形態2では、光出射
面への端面反射保護膜としてアルミナを用い、電極上に
形成された不要な保護膜の除去にCF4ガスとO2ガスを
用いるドライエッチング方法を用いる場合である。
【0040】図3は本発明の実施形態2における半導体
レーザ素子のバー状ウェハの斜視図である。
【0041】図3において、基板51上に、バッフア層
52、下クラッド層53、活性層54、上クラッド層5
5、さらに電流ブロック層56を順次設けている。この
電流ブロック層56にストライプ状の溝57を設け、上
クラッド層55および電流ブロック層56上に、クラッ
ド層58さらにコンタクト層59を設けている。さら
に、p電極60をコンタクト層59上に、n電極61を
基板51の裏面側に設けている。このウェハを劈開する
ことによってバー状ウェハ62が構成される。このバー
状ウェハ62をさらに分割してレーザチップ素子である
本実施形態2の半導体レーザ素子が得られる。
【0042】なお、活性層54のAl混晶比を0.13
〜0.14程度、クラッド層53,55,58のAl混
晶比を0.45〜0.6程度に設定しているが、Al混
晶比はそれぞれ0以上で、かつクラッド層53,55,
58のAl混晶比が活性層54よりも大きい範囲であれ
ば任意に設定することができる。
【0043】このバー状ウェハ62を用いて、半導体レ
ーザ素子を以下のようにして製造することができる。
【0044】まず、有機金属化学的気相成長法(MOC
VD法)により、例えばn型GaAs基板よりなる基板
51上に、厚さ2μmのSeドープn型GaAsよりな
るバッフア層52、厚さ1μmのSeドープn型Al
0.5Ga0.5Asよりなる下クラッド層53、厚さ0.0
8μmのAl0.14Ga0.86Asよりなる活性層54、厚
さ0.3μmのZnドープAl0.5Ga0.5Asよりなる
上クラッド層55、さらに厚さ0.6μmのSeドープ
n型GaAs層よりなる電流ブロック層56を順次成長
させる。
【0045】次に、電流ブロック層56を貫通するよう
に、上部幅約4μmのストライプ状の溝57をエッチン
グにより形成する。
【0046】さらに、これら上クラッド層55および電
流ブロック層56上に、ストライプ状の溝57以外の厚
さが1μmのMgドープp型Al0.5Ga0.5Asよりな
るクラッド層58、さらに厚さ50μmのMgドープp
型GaAsよりなるコンタクト層59をLPE法により
順次成長させる。
【0047】さらに、このコンタクト層59の表面付近
の高抵抗層を、例えばエッチングまたは機械的研摩など
の手法を用いて除去する。最後に例えばAu−ZnやA
u−Geなどよりなるp電極60をコンタクト層59上
に形成し、また、同様にn電極61を基板51の裏面側
に形成する。このクラッド層58のストライプの方向と
垂直方向に幅200μm間隔でウェハを劈開することに
よって光出射面63を形成したバー状ウェハ62を得
る。
【0048】さらに、光出射面63であるバー状ウェハ
62の劈開面に保護膜を兼ねた反射膜としての端面反射
保護膜(図示せず)を、以下のようにして形成してレー
ザバーを得ることができる。
【0049】上記実施形態1と同様に、バー状ウェハ6
2を電極面を上下にしてトレイに並べる。トレイ毎にバ
ー状ウェハ62をスパッタ装置に導入して光出射面63
であるバー側面にスパッタ法によってアルミナからなる
端面反射保護膜を形成する。このときのバー側面に均一
な保護膜膜を形成するために、膜形成時には、バー状ウ
ェハ62の載置されたトレイを回転させることが望まし
い。本実施形態2においては、アルミナターゲットを用
いてアルゴンガス圧力0.01Torr、高周波電力5
0Wの条件で20分間の成膜を行うことによって光出射
端面63上に240nm、上部電極上に400nm、下
部電極上に30nmのアルミナ膜を形成することができ
た。
【0050】さらに、上下電極上に付着する不要な保護
膜を除去する。この不要保護膜を除去するためにドライ
エッチング法を用いた。このドライエッチングとしては
上記実施形態1で説明したものと同様のものを用いた。
本実験に用いた条件は上記実施形態1に述べたものと同
じである。上記実施形態1に比べて不要保護膜は上部電
極上は厚く、下部電極上は薄いので、エッチング除去に
要する時間は表面電極の場合で約4分、裏面電極の場合
では約0.5分であった。
【0051】上記のプロセスによって製造した端面保護
膜を形成したレーザーバーを個々のチップに分割してス
テムに実装することによってレーザ素子を得ることがで
きる。この方法によって形成したレーザ素子においても
従来の製法によるものと同様の5万時間以上の実用上問
題のない信頼性を有し、レーザチップ製造上の歩留まり
は従来の製造方法に比べて1.2倍に向上した。
【0052】(実施形態3)本実施形態3では、光出射
面への保護膜として窒化シリコンを用い、各電極上の不
要な保護膜の除去にCF4ガスとO2ガスとを用いるドラ
イエッチング方法を用い、上記窒化シリコン膜を形成す
るプラズマCVD装置と、不要保護膜を除去するドライ
エッチング装置とを一体化して一連の工程を自動的に連
続的に処理することが可能な製造装置について説明す
る。
【0053】図4は本発明の実施形態3における半導体
レーザ素子製造装置の構成を模式的に示す平面図であ
る。
【0054】図4において、ロードロック室71でレー
ザバーをセットし、予備加熱室75でレーザバーを予備
加熱する。また、プラズマCVD装置が備えられたプラ
ズマCVD室76はレーザバーの光出射面に端面反射保
護膜を形成する。さらに、ドライエッチング装置が備え
られたドライエッチング室77は、端面反射保護膜を形
成する際にレーザバーの光出射面以外の表面電極または
裏面電極上に付着した不要な保護膜を除去する。さら
に、素子反転装置が備えられた試料反転室78は、レー
ザバーの表面電極と裏面電極の上下を反転させる。この
とき、素子搬送手段としてのトレイ搬送ロボット73は
プラズマCVD装置、ドライエッチング装置、素子反転
装置さらにドライエッチング装置の順に素子を搬送す
る。これにより、半導体レーザ素子製造装置79が構成
され、プラズマCVD装置とドライエッチング装置とを
一体化して一連の工程を連続的に処理する。
【0055】上記構成により、以下その動作を説明す
る。
【0056】まず、ロードロック室71より例えば上記
実施形態1,2に示した方法により形成したレーザバー
をトレイ72上に複数並べて装置内に導入する。トレイ
搬送ロボット73がロードロック室71から搬送室74
を経て予備加熱室75にトレイ72を搬送する。この予
備加熱室75において、真空中で約100℃、10分間
加熱することにより、レーザバー表面の水分などを除去
する。
【0057】その後、トレイ搬送ロボット73は、予備
加熱室75から搬送室74を経てプラズマCVD室76
にトレイ72を搬送する。このプラズマCVD室76に
おいて、上記実施形態1に示したものと全く同様の方法
で窒化シリコンからなる端面反射保護膜を形成する。
【0058】引き続いて、トレイ搬送ロボット73は、
プラズマCVD室76から搬送室74を経てドライエッ
チング室77にトレイ72を搬送する。上記実施形態1
と同様の方法でAu面側の電極上に付着した不要な窒化
シリコン膜をエッチング除去する。
【0059】続いて、トレイ搬送ロボット73は、ドラ
イエッチング室77から搬送室74を経て試料反転室7
8にトレイ72を搬送する。この試料反転室78におい
てはトレイ72に乗ったレーザバーの上に別のトレイ7
2を乗せ、トレイ間にレーザバーを挟み込んで2枚のト
レイ72,72を上下反転させて、元々下であった上の
トレイ72を取り除くことによってレーザバーの上下を
反転させる。
【0060】さらに、トレイ搬送ロボット73は、試料
反転室78でウェハ反転させたトレイ72を搬送室74
を経て、再びドライエッチング室77に搬送する。上記
実施形態1と同様の方法でアルミニウム面側の電極上に
付着した不要な窒化シリコン膜をエッチング除去する。
【0061】以上の各工程が終了した後、トレイ搬送ロ
ボット73は、ドライエッチング室77から搬送室74
を経て、ロードロック室71にトレイ72を搬送して冷
却した後、試料を取り出す。
【0062】以上の各工程によって上記実施形態1,2
に示した半導体レーザ素子の各製造工程がすべて自動で
連続的に行うことが可能となる。
【0063】したがって、上記のプロセスによって製造
した端面反射保護膜を形成したレーサバーを個々のチッ
プに分割し、ステムに実装することによって、レーザ素
子を得ることができる。この方法によって形成したレー
ザ素子においても従来の製法によるものと同様の5万時
間以上の実用上問題のない信頼性を有する。また、本実
施形態3で示した製造装置によれば、端面反射保護膜形
成から不要な保護膜除去までの工程を真空中で連続して
行うために、レーザチップ製造上の歩留まりはさらに向
上し、従来の製造方法に比べて1.4倍となった。さら
に、従来の方法に比べて本各工程に要する時間は1/5
に短縮することが可能となった。
【0064】このように、半導体レーザ素子を製造する
際の端面反射保護膜の形成および不要保護膜の除去のた
めに要する時間の大幅な短縮および、レーザチップ製造
上の歩留まりの向上を実現することができ、これによ
り、CD,MD用の光ピックアップなどに用いられる半
導体レーザ素子を安価に品質良く大量生産することがで
きて、これらの商品の普及が一段と拡大する。
【0065】
【発明の効果】以上のように本発明によれば、半導体レ
ーザ素子を製造する際の端面保護膜の形成および不要保
護膜の除去により、従来のように光出射面を損傷した
り、不要な酸化層の形成など信頼性が低下することな
く、歩留まりを向上させることができるとともに自動化
が容易である。また、本発明の製造装置により、端面保
護膜の形成および不要保護膜の除去にかかる時間の大幅
な短縮および、CD,MD用の光ピックアップなどに用
いられる半導体レーザ素子を品質良く大量生産すること
ができる。
【図面の簡単な説明】
【図1】本発明の実施形態1における半導体レーザ素子
の斜視図である。
【図2】本発明の実施形態1における不要保護膜の除去
方法を模式的に示した要部断面図である。
【図3】本発明の実施形態2における半導体レーザ素子
のバー状ウェハの斜視図である。
【図4】本発明の実施形態3における半導体レーザ素子
製造装置の構成を模式的に示す平面図である。
【図5】従来技術1の半導体レーザ素子の製造方法にお
ける端面反射保護膜形成工程を説明するための図であっ
て、aはバー状ウェハの治具溝への挿入の様子を示す斜
視図、bはその挿入完了状態を示す斜視図である。
【図6】従来技術2の半導体レーザ素子の製造方法にお
ける端面反射保護膜形成工程を説明するための半導体レ
ーザ装置の内部構造図である。
【符号の説明】
30,62 バー状ウェハ 31,63 光出射面 32 端面反射保護膜 33 レーザバー 41 反応電極 42 不要保護膜 43 反応ガス種 73 トレイ搬送ロボット 74 搬送室 76 プラズマCVD室 77 ドライエッチング室 78 試料反転室 79 半導体レーザ素子製造装置

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 化合物半導体を用いた半導体レーザ素子
    の製造方法において、 素子の光出射面に端面反射保護
    膜を形成する工程と、 該端面反射保護膜を形成する際に該素子の光出射面以外
    の表面および裏面電極上に付着した不要な保護膜をエッ
    チング法を用いて除去する工程とを含む半導体レーザ素
    子の製造方法。
  2. 【請求項2】 前記エッチング法として異方性のドライ
    エッチング特性を用いる請求項1記載の半導体レーザ素
    子の製造方法。
  3. 【請求項3】 前記エッチング法としてCF4ガスを用
    いた反応性イオンエッチング法を用いる請求項1または
    2記載の半導体レーザ素子の製造方法。
  4. 【請求項4】 素子の光出射面に端面反射保護膜を形成
    するプラズマCVD部と、該端面反射保護膜を形成する
    際に該素子の光出射面以外の表面または裏面電極上に付
    着した不要な保護膜を除去するエッチング部と、該素子
    の表面側電極と裏面側電極の上下を反転させる素子反転
    部と、該プラズマCVD部、該エッチング部、該素子反
    転部さらに該エッチング部の順に該素子を搬送する素子
    搬送部とを備えた半導体レーザ素子製造装置。
JP7231778A 1995-09-08 1995-09-08 半導体レーザ素子の製造方法および半導体レーザ素子製造装置 Pending JPH0983061A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7231778A JPH0983061A (ja) 1995-09-08 1995-09-08 半導体レーザ素子の製造方法および半導体レーザ素子製造装置
US08/703,042 US5872020A (en) 1995-09-08 1996-08-26 Method for producing semiconductor laser device
NL1003940A NL1003940C2 (nl) 1995-09-08 1996-09-02 Werkwijze en apparaat voor het vervaardigen van een halfgeleider laserinrichting.
MYPI96003631A MY116672A (en) 1995-09-08 1996-09-02 Method and apparatus for producing semiconductor laser device
US09/190,242 US6176968B1 (en) 1995-09-08 1998-11-13 Method and apparatus for producing semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7231778A JPH0983061A (ja) 1995-09-08 1995-09-08 半導体レーザ素子の製造方法および半導体レーザ素子製造装置

Publications (1)

Publication Number Publication Date
JPH0983061A true JPH0983061A (ja) 1997-03-28

Family

ID=16928893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7231778A Pending JPH0983061A (ja) 1995-09-08 1995-09-08 半導体レーザ素子の製造方法および半導体レーザ素子製造装置

Country Status (4)

Country Link
US (2) US5872020A (ja)
JP (1) JPH0983061A (ja)
MY (1) MY116672A (ja)
NL (1) NL1003940C2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201264B1 (en) * 1999-01-14 2001-03-13 Lumileds Lighting, U.S., Llc Advanced semiconductor devices fabricated with passivated high aluminum content III-V materials
US6908865B2 (en) * 2001-09-28 2005-06-21 Applied Materials, Inc. Method and apparatus for cleaning substrates
JP4200892B2 (ja) * 2003-12-18 2008-12-24 ソニー株式会社 半導体発光装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244673A (en) * 1979-02-16 1981-01-13 Emerson Plastronics Consecutive wafer transfer apparatus and method
JPS58125887A (ja) * 1982-01-22 1983-07-27 Hitachi Ltd 半導体装置の製造方法
JPS6085586A (ja) * 1983-10-17 1985-05-15 Sony Corp 半導体レ−ザ−の製法
US5138973A (en) * 1987-07-16 1992-08-18 Texas Instruments Incorporated Wafer processing apparatus having independently controllable energy sources
JPH0828549B2 (ja) * 1988-01-18 1996-03-21 富士通株式会社 半導体装置の製造方法
JP2717162B2 (ja) * 1989-12-25 1998-02-18 光技術研究開発株式会社 化合物半導体の構造形成方法
JPH0834337B2 (ja) * 1990-04-02 1996-03-29 シャープ株式会社 半導体レーザ素子の製造方法
US5286296A (en) * 1991-01-10 1994-02-15 Sony Corporation Multi-chamber wafer process equipment having plural, physically communicating transfer means
JPH04294589A (ja) * 1991-03-25 1992-10-19 Sumitomo Electric Ind Ltd 半導体レーザ型デバイスのへき開面コーティング方法
US5413956A (en) * 1992-03-04 1995-05-09 Sharp Kabushiki Kaisha Method for producing a semiconductor laser device
JP3005373B2 (ja) * 1992-10-23 2000-01-31 東京エレクトロン株式会社 処理装置
JP3113443B2 (ja) * 1993-04-07 2000-11-27 シャープ株式会社 半導体レーザ素子の製造方法
US5421889A (en) * 1993-06-29 1995-06-06 Tokyo Electron Limited Method and apparatus for inverting samples in a process
BE1007661A3 (nl) * 1993-10-18 1995-09-05 Philips Electronics Nv Werkwijze ter vervaardiging van een straling-emitterende halfgeleiderdiode.
US5985032A (en) * 1995-05-17 1999-11-16 Matsushita Electric Industrial Co., Ltd. Semiconductor manufacturing apparatus

Also Published As

Publication number Publication date
US6176968B1 (en) 2001-01-23
MY116672A (en) 2004-03-31
NL1003940A1 (nl) 1997-03-11
NL1003940C2 (nl) 1998-03-04
US5872020A (en) 1999-02-16

Similar Documents

Publication Publication Date Title
JP4126749B2 (ja) 半導体装置の製造方法
US6482666B1 (en) Semiconductor device, its manufacturing method and substrate for manufacturing a semiconductor device
JPH11154648A (ja) 複数の半導体チップの製造方法
JP2002217115A (ja) 結晶膜、結晶基板および半導体装置
JP2022523861A (ja) 支持板を使用して1つ以上の素子のバーを除去するための方法
JPH0983061A (ja) 半導体レーザ素子の製造方法および半導体レーザ素子製造装置
JP2002246646A (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
US7901966B2 (en) Method for manufacturing nitride semiconductor device
WO1998034304A1 (en) Semiconductor laser device
JP2836733B2 (ja) 輻射線放出ダイオードの製造方法
JPH11126924A (ja) 窒化ガリウム系化合物半導体素子の製造方法
JPS61292390A (ja) 半導体レ−ザの製造方法
JPH05315703A (ja) 半導体レーザの製造方法
JP4040852B2 (ja) 窒化物半導体レーザ装置とその光学装置
JP3268990B2 (ja) 半導体レーザ素子の製造方法
EP4300730A1 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor apparatus
JP2002246679A (ja) 半導体レーザ素子およびその製造方法
JP2005322881A (ja) 半導体レーザ素子
JP2001189531A (ja) 半導体基板および半導体発光素子およびその作製方法
JP2000133870A (ja) 半導体レーザバーの製造方法
JPS58125887A (ja) 半導体装置の製造方法
JP3515851B2 (ja) 半導体装置の製造方法
JP2783240B2 (ja) 半導体レーザ素子
JPH06296059A (ja) 半導体レーザ素子の製造方法
JP2001210913A (ja) レーザ素子の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010723