JP4040852B2 - 窒化物半導体レーザ装置とその光学装置 - Google Patents

窒化物半導体レーザ装置とその光学装置 Download PDF

Info

Publication number
JP4040852B2
JP4040852B2 JP2001235946A JP2001235946A JP4040852B2 JP 4040852 B2 JP4040852 B2 JP 4040852B2 JP 2001235946 A JP2001235946 A JP 2001235946A JP 2001235946 A JP2001235946 A JP 2001235946A JP 4040852 B2 JP4040852 B2 JP 4040852B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor laser
substrate
current confinement
confinement structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001235946A
Other languages
English (en)
Other versions
JP2003051637A (ja
Inventor
有三 津田
吉裕 上田
茂稔 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001235946A priority Critical patent/JP4040852B2/ja
Publication of JP2003051637A publication Critical patent/JP2003051637A/ja
Application granted granted Critical
Publication of JP4040852B2 publication Critical patent/JP4040852B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Lasers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、窒化物半導体基板の裏面にワイヤーボンドを形成した窒化物半導体レーザ装置に関する。
【０００２】
【従来の技術】
窒化物半導体基板を含む窒化物半導体レーザ素子チップがジャンクションダウンでステムに設置した窒化物半導体レーザ装置の電極引出しは、窒化物半導体基板の裏面にワイヤーボンドを施すことにより行われる。
【０００３】
【発明が解決しようとする課題】
窒化物半導体レーザ素子チップがジャンクションダウンでステムに設置された窒化物半導体レーザ装置は、窒化物半導体基板の裏面にワイヤーボンドを行うと、ワイヤーボンドが形成される位置に依存して素子不良が発生する問題があった。この不良発生は以下の理由と思われる。
【０００４】
窒化物半導体レーザ素子は、格子定数の異なる複数の窒化物半導体層を含む積層構造から構成される。そのため、ＧａＮ基板（窒化物半導体基板の一例）上に熱膨張係数がほぼ同じである窒化物半導体レーザ素子が成長されたとしても、複数のクラックが発生する。発明者らの詳細な実験の結果、このクラックには２種類あり、一つは窒化物半導体レーザ素子の表面までクラックが到達しているもの、もう一つはクラックが表面まで到達せずに窒化物半導体レーザ素子の内部で止まっているものがあった。前者は窒化物半導体レーザ素子がチップに加工される前に容易に素子不良として省くことが可能であるが、後者の素子の良否判定は難しい。電流狭窄構造と窒化物半導体基板の間で、素子内部に潜伏しているクラックは、発光パターン等を観察することによって調べることは可能であるが、それ以外の素子内部に潜伏しているクラックは見分けにくい。このようなクラックは、横方向に電流が広がることを妨げ、素子電圧を増大させてしまう。
【０００５】
窒化物半導体基板がｎ型の極性を有する場合、ｐ型のそれと比較して電流の広がりが大きいため、窒化物半導体基板の裏面のどの位置にワイヤーボンドが形成されても素子電圧は本来同じである。しかしながら、このようなクラックが素子内部に潜伏していると、窒化物半導体レーザ素子の電流狭窄構造と実質的に対向する窒化物半導体基板の裏面の位置から、ワイヤーボンドの位置が遠くなるほど、クラックによる上記弊害を受けやすく、素子電圧が高くなる（素子不良率が増加する）傾向にあったと思われる。また、窒化物半導体レーザ素子チップがジャンクションダウンでステムに設置される場合、ステムと窒化物半導体レーザ素子チップとの熱膨張係数差が窒化物半導体レーザ素子チップに応力歪を与え、その歪が素子内部に潜伏していたクラックを拡大してしまった可能性もある、と考えられる。
【０００６】
本発明は、上記のような理由と思われる窒化物半導体レーザ装置の素子不良率を改善することを主目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る窒化物半導体レーザ装置は、ＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）からなる窒化物半導体基板に溝と丘が形成された加工基板上に、又は、窒化物半導体基板上に形成された窒化物半導体層に溝と丘が形成された加工基板上に形成された電流狭窄構造を有する窒化物半導体レーザ素子に係る。上記溝と丘が窒化物半導体の膜で完全に被覆されずに残っている。上記窒化物半導体基板を含む窒化物半導体レーザ素子の厚みが、３０μｍ以上１５０μｍ以下である。ワイヤーボンドが、上記電流狭窄構造と対向する上記窒化物半導体基板の裏面に、上記電流狭窄構造の短手方向の中央から両側１５０μｍ以内に形成されている上記窒化物半導体基板を含む窒化物半導体レーザ素子の厚みが、３０μｍ以上１５０μｍ以下である。ワイヤーボンドが、上記電流狭窄構造と対向する上記窒化物半導体基板の裏面に、上記電流狭窄構造の短手方向の中央から両側１５０μｍ以内に形成されている。
このことによって、窒化物半導体レーザ装置の素子不良率が低減し得る。
【０００８】
ここで、窒化物半導体基板とは、少なくともＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を含む基板である。また、前記窒化物半導体基板はｎ型もしくはｐ型の極性を有する。また、ワイヤーボンドとは、金属製のワイヤーと金属製のボールを含む（図１）。前記の金属製は、具体的にＡｕ、Ｓｎ、Ａｌ、Ｐｂ、Ａｇなどである。また、電流狭窄構造部分とは、ｐ型層もしくはｎ型層に形成した電流狭窄構造によって発光層に実質的に電流が注入される部分である。また、電流狭窄構造の短手方向の中央とは、前記電流狭窄構造の幅方向の中心である。具体的に図５を用いて電流狭窄構造を説明する。例えば、一定幅を有する細長いリッジストライプ構造を有する窒化物半導体レーザ素子チップの場合、前記電流狭窄構造は、図５（ａ）で示されたリッジストライプ部２６に該当する。かくして、リッジストライプ構造を有する窒化物半導体レーザ素子チップの、前記電流狭窄構造の中央ｃ１とは、図５（ａ）で示された一定幅を有する細長いリッジストライプ幅２８の中央線に該当する。図５（ａ）において、２１はｎ電極、２２は窒化物半導体基板、２３はｎ型層、２４は発光層、２５はｐ型層、２７はｐ電極である。
【０００９】
同様に、例えば、電流狭窄層を有する窒化物半導体レーザ素子チップの場合、前記電流狭窄構造は図５（ｂ）で示された２つの電流阻止層３６、３６に挟まれた部分に該当する。かくして、電流狭窄層を有する窒化物半導体レーザ素子チップの前記短手方向の中央ｃ２とは、図５（ｂ）で示された一定幅を有する細長い電流阻止層間幅３９の中央線に該当する。図５（ｂ）において、３１はｎ電極、３２は基板、３３はｎ型層、３４は発光層、３５はｐ型層、３８はｐ電極、３９は電流阻止間幅、４０は２つの電流阻止層３６、３６に挟まれた部分を示す。
【００１０】
本発明は、窒化物半導体基板が、窒化物半導体基板に溝と丘が形成された加工基板、又は窒化物半導体基板上に形成された窒化物半導体基層に溝と丘が形成された加工基板であることを特徴とする。この加工基板を用いた窒化物半導体レーザ素子チップは、溝と丘が形成されていない窒化物半導体基板を用いたそれと比較して、本発明に係わるワイヤーボンドの形成位置による、素子不良率の低減効果が大きいため好ましい。
【００１１】
ここで加工基板１５は、窒化物半導体基板１１に、もしくは窒化物半導体基板上に積層された窒化物半導体層に、溝１２と丘１３を形成して作製される（図３）。前記溝の幅ｃおよび前記丘の幅ｄは、一定の周期を有していても良いし、種々異なる幅を有していても構わない。また、前記溝の深さｅに関しても、常に一定の深さを有していも良いし、種々異なる溝深さを有していても構わない。ここで、溝とは、例えば図３で示されるような、基板表面をストライプ状に加工した凹凸のうち凹部を指し、丘とは同じくストライプ状に加工された凸部を指すものとする。また、溝と丘の形状は必ずしも図３で示されるような矩形形状である必要は無く、凹凸の段差を有していれば良い。このようにして作製された加工基板の溝１２と丘１３の方向は窒化物半導体レーザ装置の電流狭窄構造の方向と一致させるのが望ましい。
【００１２】
本発明は、ワイヤーボンドが電流狭窄構造の短手方向の中央から両側１５０μｍ以内の範囲を含むように形成されることが好ましい。
【００１３】
本発明は、ワイヤーボンドが電流狭窄構造の短手方向の中央から加工基板の溝と丘の５周期分に相当する距離以内の範囲を含むように形成されることが好ましい。
【００１４】
本発明は、加工基板の、溝と丘の１周期が８μｍ以上４０μｍ以下であることが好適である。
【００１５】
本発明は、窒化物半導体基板を含む窒化物半導体レーザ素子の厚みが３０μｍ以上１５０μｍ以下であることが好適である。ここで、窒化物半導体基板を含む窒化物半導体レーザ素子の厚みとは、窒化物半導体基板の裏面に形成された一方の電極から電流狭窄構造の上方に形成された他方の電極までの厚みである（図１のＣを参照）。また、前記窒化物半導体基板は前記加工基板に置き換えて、加工基板を含む窒化物半導体レーザ素子の厚みが３０μｍ以上１５０μｍ以下であっても構わない。
【００１６】
本発明に係る窒化物半導体レーザ装置は、光学装置に好ましく用いられる。
【００１７】
【発明の実施の形態】
＜実施の形態１＞
窒化物半導体基板を含む窒化物半導体レーザ素子チップをジャンクションダウンでステムに設置する場合、窒化物半導体レーザ素子チップの一方の電極を引出すために窒化物半導体基板の裏面にワイヤーボンドを施す必要がある。その際、ワイヤーボンドが形成される位置によって素子不良率に違いがあることを見出した。この素子不良率は、窒化物半導体レーザ素子チップの電流狭窄構造と実質的に対向する、窒化物半導体基板の裏面の位置を含むようにワイヤーボンドが形成されることによって、解決することが可能であった。また、この素子不良率は、ワイヤーボンドの位置が電流狭窄構造の短手方向の中央に近いほど効果的であった。
【００１８】
窒化物半導体基板上に成長した電流狭窄構造を有する窒化物半導体レーザ素子チップに、電流狭窄構造の短手方向の中央から両側１５０μｍ以内の範囲を含むように、窒化物半導体基板の裏面にワイヤーボンドが形成されると、素子不良率が低減した。さらに好ましくは、電流狭窄構造の短手方向の中央から両側７５μｍ以内の範囲を含むように、窒化物半導体基板の裏面にワイヤーボンドが形成されると良い。
【００１９】
例えば、ワイヤーボンドを構成している金属製のボールの直径の一端が前記範囲内に含まれる場合（即ち、図１中に示すように電流狭窄構造の短手方向の中央ＣＬから紙面右側に金属製のボール端Ｅまでの距離Ａが１５０μｍ以内の場合）と、そうでない場合（即ち、図１の距離Ａが１５０μｍ以上の場合）と比較して素子不良率は約３％〜１８％に減少した。さらにワイヤーボンドを構成している金属製のワイヤーの直径の一端Ｗが前記範囲内に含まれる場合（図１中に示すように電流狭窄構造の短手方向の中央ＣＬから紙面右側のワイヤーの一端Ｗまでの距離Ｂが１５０μｍ以内の場合）は、素子不良率は約５％〜１８％に減少した。このときのワイヤーボンドの底面の大きさは７０μｍ〜１００μｍである。
（本発明に係る加工基板について）
本発明は、加工基板を用いた電流狭窄構造を有する窒化物半導体レーザ素子においても、上述と同様の効果を得ることができる。この加工基板を用いた窒化物半導体レーザ素子チップは、上記の窒化物半導体基板を用いたそれと比較して、ワイヤーボンドの形成位置による素子不良率の低減効果が大きかった。これは、おそらく、以下の理由からであると思われる。
【００２０】
窒化物半導体基板１１の一方の表面に公知のリソグラフィー技術と反応性イオンエッチング法（ＲＩＥ法）を用いて、例えば図３のように、溝１２を加工形成して溝１２と丘１３が形成され、加工基板１５を得る。そして、この加工基板１５の上に図４のように窒化物半導体膜１４を完全且つ平坦に被覆する。ここで窒化物半導体基板１１は、窒化物半導体基板上に窒化物半導体層を積層したものであってもよい。この加工基板１５の上に、加工基板の溝と丘の方向と窒化物半導体レーザ素子の電流狭窄構造の方向が一致するように窒化物半導体レーザ素子が形成される。この窒化物半導体膜１４を溝１２と丘１３に被覆する工程において、溝幅の中央上方（図４の溝中央ａ）と丘幅の中央上方（図４の丘中央ｂ）に、窒化物半導体膜が堆積されずに残ったボイド（空洞）が形成されやすい。また、加工基板の溝と丘が窒化物半導体膜で被覆される成長機構の関係から、溝中央ａと丘中央ｂには不連続な境界壁が形成されやすい。前者のボイドは、ステムと窒化物半導体レーザ素子チップとの間の熱膨張係数差によって生じる応力歪が新たなクラックを発生させる原因となりやすく、後者の不連続な境界壁は、電流注入の弊害となる。さらに、これらは上述の窒化物半導体基板に潜伏するクラックと比較して周期的かつ必然的に現れるため、本発明による素子不良率の低減効果は、加工基板に適用した方が大きかったものと思われる。
【００２１】
加工基板上に成長した電流狭窄構造を有する窒化物半導体レーザ素子において、電流狭窄構造の短手方向の中央から加工基板の溝と丘の５周期分に相当する距離以内の範囲を含むように、加工基板の裏面にワイヤーボンドが形成されることによって、素子不良率が低減した。さらに好ましくは、ワイヤーボンドが２周期分に相当する距離以内の範囲を含むように形成されると良い。
【００２２】
例えば、ワイヤーボンドを構成している金属製のボールの直径の一端が前記範囲内に含まれる場合（図１中の距離Ａが５周期以内の場合）と、そうでない場合と比較して素子不良率は約５％〜２４％に減少した。さらにワイヤーボンドを構成している金属製のワイヤーの直径の一端が前記範囲内に含まれる場合（図１中の距離Ｂが５周期以内の場合）は、約１１％〜２４％に減少した。
【００２３】
さらに、加工基板の溝と丘の１周期が８μｍ以上４０μｍ以下であることが好適である。溝と丘の１周期が４０μｍ以下であれば、上記ボイドの発生率若しくはその大きさを小さくすることが可能である。また、溝と丘の１周期を８μｍ以上にすることによって、加工基板上に作製した窒化物半導体レーザ素子中に、格子不整合によるクラックが発生することを抑制することが可能である。
【００２４】
上記では、窒化物半導体基板の表面に形成した溝と丘が窒化物半導体膜で完全に被覆される加工基板の場合について説明されたが、溝と丘が完全に窒化物半導体膜で被覆されなくとも本発明による効果を得ることは可能である。むしろ、溝と丘が窒化物半導体膜で完全に被覆されていない方が、完全に被覆された場合と比較して、本発明による効果は大きい（被覆されずに残った溝と丘は、横方向の電流を絶縁してしまう）。
（窒化物半導体基板を含む窒化物半導体レーザ素子の厚みについて）
本発明は、例えば、図１のＣで示される、窒化物半導体基板の裏面に形成した一方の電極から電流狭窄構造の上方に形成した他方の電極までの窒化物半導体レーザ素子の厚みが３０μｍ以上１５０μｍ以下であることが好適である。さらに好ましくは５０μｍ以上１２０μｍ以下である。本発明に係るワイヤーボンドの上記効果は、前記厚みが薄くなるにつれて大きくなる傾向にあり、１５０μｍ以下が好ましかった。他方、前記厚みが３０μｍよりも薄くなると、レーザ素子のチップ化工程で破損する確率が高く、歩留まり率が低下しやすいという問題があった。
【００２５】
窒化物半導体基板のへき開面を利用してレーザ素子の共振器ミラー端面を形成するためには、窒化物半導体基板の裏面を研削して薄くする必要がある。本発明者らの実験によると、窒化物半導体基板を薄く研削すると（約１２０μｍ以下）、基板が次第に反りあがっていくことが確認された。このような反りは、素子中にクラックを潜伏させる要因となり得る。このことから、へき開による共振器ミラーを有する窒化物半導体レーザ素子チップの素子不良率を低減するために、本発明が好ましく用いられる。
【００２６】
また、前記窒化物半導体基板は前記加工基板に置き換えて、加工基板を含む窒化物半導体レーザ素子の厚みが３０μｍ以上１５０μｍ以下であっても構わない。
＜実施の形態２＞
本実施の形態２では、本発明に係わる窒化物半導体レーザ装置を図１、図２を用いて説明する。その他の本発明に係わる事柄は、実施の形態１と同様である。
【００２７】
図１の窒化物半導体レーザ素子チップは、（０００１）面ｎ型ＧａＮ基板１００、ｎ型Ｉｎ0.07Ｇａ0.93Ｎ層１０１、ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層１０２、ｎ型ＧａＮ光ガイド層１０３、発光層１０４、 ｐ型Ａｌ0.3Ｇａ0.7Ｎキャリアブロック層１０５、ｐ型ＧａＮ光ガイド層１０６、ｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層１０７、ｐ型ＧａＮコンタクト層１０８、ｎ電極１０９、ｐ電極１１０およびＳｉＯ2誘電体膜１１１によって構成される。そして、前記窒化物半導体レーザ素子チップは、Ｃｕ製ステム１１２にジャンクションダウンでマウントされ、Ａｕ製ボール（直径７０μｍ）１１３とＡｕ製ワイヤー１１４（直径２３μｍ）からなるワイヤーボンドがｎ電極１０９の上に施され、ワイヤー１１４の他端は図２に示すようにピン１２２に接続される。ｐ電極はステム１１２を介してピン１２１に導出される。図２においてモニター用フォトダイオード１２３が窒化物半導体レーザ素子チップ２００に対向してマウント台１２４に搭載され、このフォトダイオード１２３の端子がピン１２５に接続される。レーザ光はキャップ１２６のガラス窓１２７から出射する。
【００２８】
本発明の窒化物半導体レーザ素子チップは以下のようにして作製される。
【００２９】
有機金属気相成長（ＭＯＣＶＤ）装置を用いてＧａＮ基板１００に、Ｖ族原料のＮＨ3とＩＩＩ族原料のＴＭＧａまたはＴＥＧａ（トリエチルガリウム）に、ＴＭＩｎ（トリメチルインジウム）のＩＩＩ族原料とＳｉＨ4が加えられ、８００℃の成長温度でｎ型Ｉｎ0.07Ｇａ0.93Ｎ層１０１を４０ｎｍ成長した。次に、基板温度が１０５０℃に上げられ、ＴＭＡｌまたはＴＥＡｌ（トリエチルアルミニウム）のＩＩＩ族原料を用いて、１．２μｍ厚のｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層１０２（Ｓｉ不純物濃度１×１０18／ｃｍ3）を成長し、続いてｎ型ＧａＮ光ガイド層１０３（Ｓｉ不純物濃度１×１０18／ｃｍ3）を０．１μｍ成長した。
【００３０】
その後、基板温度が８００℃に下げ、３周期の、厚さ４ｎｍのＩｎ0.15Ｇａ0.85Ｎ井戸層と厚さ８ｎｍのＩｎ0.01Ｇａ0.99Ｎ障壁層から構成された発光層（多重量子井戸構造）１０４を、障壁層／井戸層／障壁層／井戸層／障壁層／井戸層／障壁層の順序で成長した。その際、障壁層と井戸層の両方にＳｉＨ4（Ｓｉ不純物濃度は１×１０18／ｃｍ3）を添加した。発光層にＡｓを添加する場合はＡｓＨ3（アルシン）またはＴＢＡｓ（ターシャリブチルアルシン）を、発光層にＰを添加する場合はＰＨ3（ホスフィン）またはＴＢＰ（ターシャリブチルホスフィン）を、発光層にＳｂを添加する場合はＴＭＳｂ（トリメチルアンチモン）またはＴＥＳｂ（トリエチルアンチモン）をそれぞれ添加すると良い。発光層１０４にＡｓ、ＰもしくはＳｂが含まれると、発光層の電子とホールの有効質量が小さくなって、レーザ発振閾値電流密度が低減し得るために好ましい。また、発光層が形成される際、Ｎ原料として、ＮＨ3以外にジメチルヒドラジンを用いても構わない。
【００３１】
次に、基板温度を再び１０５０℃まで昇温して、厚み２０ｎｍのｐ型Ａｌ0.2Ｇａ0.8Ｎキャリアブロック層１０５、厚み０．１μｍのｐ型ＧａＮ光ガイド層１０６、厚み０．５μｍのｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層１０７と厚み０．１μｍのｐ型ＧａＮコンタクト層１０８を順次成長した。前記のｐ型不純物としてＭｇ（ＥｔＣＰ2Ｍｇ：ビスエチルシクロペンタジエニルマグネシウム）を添加した。
【００３２】
続いて、上記で成長されたエピウエハーをＭＯＣＶＤ装置から取り出して、電極を形成する。ｐ電極を形成する部分はストライプ状にエッチングされ、リッジストライプ部（図１）が形成された。リッジストライプ部の幅は１．７μｍであった。その後、ＳｉＯ2誘電体膜１１１を２００ｎｍ蒸着し、ｐ型ＧａＮコンタクト層１０８が露出されて、ｐ電極１１０（厚み２５０ｎｍ）をＰｄ／Ｍｏ／Ａｕの順序で蒸着して形成した。
【００３３】
次に、ｎ型ＧａＮ基板１００の裏面を、その厚みが１００μｍになるまで研削し、ｎ電極１０９を形成した。ｎ電極１０９（厚み３００ｎｍ）は、基板の裏面側からにＨｆ／Ａｌ／Ａｕの順序で形成された。前記ｎ電極材料はこの他に、Ｔｉ／Ａｌ／Ａｕ、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｔｉ／Ａｌ／Ｍｏ／ＡｕまたはＨｆ／Ａｕ等を用いても構わない。ｎ電極にＨｆが用いられるとｎ電極のコンタクト抵抗が下げられるため好ましい。
【００３４】
最後に、前記エピウエハーは、リッジストライプ方向に対して垂直方向にへき開され、共振器ミラー端面が形成された。
【００３５】
上記では、ＭＯＣＶＤ装置による結晶成長方法を説明したが、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）を用いても構わない。（パッケージ実装）
次に、上記半導体レーザ素子チップをパッケージに実装する方法について述べる。上記窒化物半導体レーザ素子チップは、Ｉｎはんだ材を用いて、ジャンクションダウンでパッケージ本体のステム１１２にマウントする。
【００３６】
そして、Ａｕ製ボール（直径７０μｍ）１１３とＡｕ製ワイヤー１１４（直径２３μｍ）からなるワイヤーボンドがｎ電極１０９の上に、図１の距離Ａが３０μｍ、距離Ｂが５３μｍになるように形成した。また、図１の距離Ｃは１０３μｍであった。ワイヤー１１４の他方はピン１２２に接蔵される。
【００３７】
本実施の形態２で説明した窒化物半導体レーザ装置は、本発明によるワイヤーボンドを用いることによって、素子不良率が約１７％程度低減され、素子電圧も低くなって歩留まり率が向上した。
【００３８】
本実施の形態２では、リッジストライプ構造を有する窒化物半導体レーザ素子について説明されたが、電流阻止層を有する窒化物半導体レーザ素子に適用しても同様の効果を得ることが可能である。
【００３９】
このようにして作製された窒化物半導体レーザ素子チップは、レーザプリンター、バーコードリーダー、光の三原色（青色、緑色、赤色）レーザによるプロジェクター等に好ましく用いられる。
＜実施の形態３＞
本実施の形態３は、窒化物半導体レーザ素子の基板として、加工基板を用いたこと以外は、実施の形態１および実施の形態２と同様である。
【００４０】
まず、加工基板の作製方法を図３を用いて説明する。図４は加工基板１５の上に窒化物半導体膜が被覆された場合の模式図を示す。図３に示す加工基板は、以下のようにして作製される。
【００４１】
図３に示すように、面方位が（０００１）面であるｎ型ＧａＮ基板（窒化物半導体基板の一例）１１の表面に、公知のリソグラフィー技術を用いてＧａＮ基板に対して＜１−１００＞方向に沿ってストライプ状のＳｉＯ2製マスクパターンを形成する。次に、前記マスクパターンに沿ってドライエッチング法を用いて溝１２を形成した。このようにして形成された加工基板１５の溝１２と丘１３は、溝幅１８μｍ、溝深さ２．５μｍ、丘幅８μｍで形成された。
【００４２】
上記加工後、十分に有機洗浄され、ＭＯＣＶＤ装置に搬送されて図４に示すようにｎ型Ａｌ0.05Ｇａ0.95Ｎ膜（本発明の窒化物半導体膜の一例）１４を膜厚6μｍで被覆積層した。そして、このｎ型Ａｌ0.05Ｇａ0.95Ｎ膜１４の上に実施の形態１、２と同様の窒化物半導体レーザ素子チップを形成した。このとき加工基板の溝と丘の方向は窒化物半導体レーザ素子の電流狭窄構造の方向と一致させた。
【００４３】
最後に、このようにして作製された窒化物半導体レーザ素子チップはステムにジャンクションダウンでマウントされ、Ａｕ製ボール（直径１００μｍ）とＡｕ製ワイヤー（直径２３μｍ）からなるワイヤーボンドがｎ電極の上に形成された。本実施の形態では、図１の距離Ａに相当する値が３０μｍ（図１のリッジストライプ部の中央から紙面に向かって左に３０μｍ）、距離Ｂが２０μｍ、距離Ｃは８０μｍであった。
【００４４】
本実施の形態３で説明した窒化物半導体レーザ装置は、本発明によるワイヤーボンドを用いることによって、素子不良率が約２２％程度低減され、素子電圧も低くなって歩留まり率が向上した。
【００４５】
本実施の形態では、ドライエッチング法による溝形成方法を説明したが、その他の溝形成方法を用いても構わない。例えば、ウエットエッチング法、スクライビング法、ワイヤーソー加工、放電加工、スパッタリング加工、レーザ加工、サンドブラスト加工、フォーカスイオンビーム加工等が挙げられる。
【００４６】
本実施の形態では、ＧａＮ基板（窒化物半導体基板の一例）に対して＜１-１００＞方向に沿って溝を形成したが、ＧａＮ基板に対して＜１１−２０＞方向に沿って溝を形成しても構わない。
【００４７】
本実施の形態では、（０００１）面を有するＧａＮ基板を用いたが、その他の面方位およびその他の窒化物半導体基板を用いても構わない。窒化物半導体基板の面方位に関しては、Ｃ面｛０００１｝、Ａ面｛１１−２０｝、Ｒ面｛１−１０２｝、Ｍ面｛１−１００｝、｛１−１０１｝面等が好ましく用いられる。また、上記面方位から２度以内のオフ角度を有する基板であれば表面モフォロジーが良好であって好ましい。
【００４８】
【発明の効果】
本発明によれば、窒化物半導体基板を含む窒化物半導体レーザ素子チップがジャンクションダウンで設置された窒化物半導体レーザ装置の素子不良率を改善することが可能である。
【図面の簡単な説明】
【図１】本発明の窒化物半導体レーザ装置の一例を表した図である。
【図２】本発明の窒化物半導体レーザ装置の概観図である。
【図３】加工基板の一例を示した模式図である。
【図４】加工基板上に窒化物半導体膜を被覆した模式図である。
【図５】窒化物半導体レーザ素子チップの模式図を示し、（ａ）はリッジストライプ構造を有する窒化物半導体レーザ素子チップの一例、（ｂ）は電流阻止層を有する窒化物半導体レーザ素子チップの一例である。
【符号の説明】
１００…ｎ型ＧａＮ基板
１０１…ｎ型Ｉｎ0.07Ｇａ0.93Ｎ層
１０２…ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層
１０３…ｎ型ＧａＮ光ガイド層
１０４…発光層
１０５…ｐ型Ａｌ0.3Ｇａ0.7Ｎキャリアブロック層
１０６…ｐ型ＧａＮ光ガイド層
１０７…ｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層
１０８…ｐ型ＧａＮコンタクト層
１０９…ｎ電極
１１０…ｐ電極
１１１…ＳｉＯ2誘電体膜
１１２…ステム
１１３…ボール
１１４…ワイヤー

Claims (4)

  1. ＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）からなる窒化物半導体基板に溝と丘が形成された加工基板上に、又は、窒化物半導体基板上に形成された窒化物半導体層に溝と丘が形成された加工基板上に形成された電流狭窄構造を有する窒化物半導体レーザ素子であって、
    前記溝と丘が窒化物半導体の膜で完全に被覆されずに残っており、
    前記窒化物半導体基板を含む窒化物半導体レーザ素子の厚みが、３０μｍ以上１５０μｍ以下であり、
    ワイヤーボンドが、前記電流狭窄構造と対向する前記窒化物半導体基板の裏面に、前記電流狭窄構造の短手方向の中央から両側１５０μｍ以内に形成されていることを特徴とする窒化物半導体レーザ装置。
  2. 前記ワイヤーボンドが、前記電流狭窄構造の短手方向の中央から、前記溝と前記丘の５周期分に相当する距離以内に形成されることを特徴とする請求項１に記載の窒化物半導体レーザ装置。
  3. 前記溝と丘の１周期が、８μｍ以上４０μｍ以下であることを特徴とする請求項１又は２に記載の窒化物半導体レーザ装置。
  4. 請求項１から３の何れかに記載の窒化物半導体レーザ装置を用いた光学装置。
JP2001235946A 2001-08-03 2001-08-03 窒化物半導体レーザ装置とその光学装置 Expired - Fee Related JP4040852B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001235946A JP4040852B2 (ja) 2001-08-03 2001-08-03 窒化物半導体レーザ装置とその光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001235946A JP4040852B2 (ja) 2001-08-03 2001-08-03 窒化物半導体レーザ装置とその光学装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007230276A Division JP4925977B2 (ja) 2007-09-05 2007-09-05 窒化物半導体レーザ装置およびその光学装置

Publications (2)

Publication Number Publication Date
JP2003051637A JP2003051637A (ja) 2003-02-21
JP4040852B2 true JP4040852B2 (ja) 2008-01-30

Family

ID=19067304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001235946A Expired - Fee Related JP4040852B2 (ja) 2001-08-03 2001-08-03 窒化物半導体レーザ装置とその光学装置

Country Status (1)

Country Link
JP (1) JP4040852B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4115400B2 (ja) 2004-01-21 2008-07-09 シャープ株式会社 窒化物半導体レーザ装置
JP4622396B2 (ja) * 2004-08-08 2011-02-02 日亜化学工業株式会社 レーザ光源装置
JP4925977B2 (ja) * 2007-09-05 2012-05-09 シャープ株式会社 窒化物半導体レーザ装置およびその光学装置

Also Published As

Publication number Publication date
JP2003051637A (ja) 2003-02-21

Similar Documents

Publication Publication Date Title
JP3594826B2 (ja) 窒化物半導体発光素子及びその製造方法
KR100634340B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP3850218B2 (ja) 半導体発光素子およびその製法
JP3723434B2 (ja) 半導体発光素子
JP4451846B2 (ja) 窒化物半導体素子の製造方法
JP3293996B2 (ja) 半導体装置
JP2009081374A (ja) 半導体発光素子
JP2002016000A (ja) 窒化物系半導体素子および窒化物系半導体基板
US7973321B2 (en) Nitride semiconductor light emitting device having ridge parts
JP3087829B2 (ja) 窒化物半導体素子の製造方法
JP3424465B2 (ja) 窒化物半導体素子及び窒化物半導体の成長方法
JP2006339426A (ja) 発光ダイオード及びその製造方法
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
US20050079642A1 (en) Manufacturing method of nitride semiconductor device
JP4106516B2 (ja) 窒化物半導体基板の成長方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JPH10173236A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP4040852B2 (ja) 窒化物半導体レーザ装置とその光学装置
JP4631214B2 (ja) 窒化物半導体膜の製造方法
JP4925977B2 (ja) 窒化物半導体レーザ装置およびその光学装置
JP3906739B2 (ja) 窒化物半導体基板の製造方法
JP2009123836A (ja) 窒化物半導体発光素子
JP3870869B2 (ja) 窒化物半導体基板の製造方法
JP4104234B2 (ja) 半導体発光素子およびその製造方法
JP3712789B2 (ja) ３族窒化物半導体基板及び素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061117

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070905

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4040852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees