JPH0794494A - 化合物半導体デバイスの作製方法 - Google Patents

化合物半導体デバイスの作製方法

Info

Publication number
JPH0794494A
JPH0794494A JP6064266A JP6426694A JPH0794494A JP H0794494 A JPH0794494 A JP H0794494A JP 6064266 A JP6064266 A JP 6064266A JP 6426694 A JP6426694 A JP 6426694A JP H0794494 A JPH0794494 A JP H0794494A
Authority
JP
Japan
Prior art keywords
iii
semiconductor
semiconductor material
etching
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6064266A
Other languages
English (en)
Inventor
Won-Tien Tsang
ツァン ウォン−ティエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPH0794494A publication Critical patent/JPH0794494A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02392Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02461Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02463Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/913Diverse treatments performed in unitary chamber
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/944Shadow

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 従来技術での化合物半導体デバイス製造の種
々の欠点を改良した方法を提供する。 【構成】 本発明の化合物半導体(たとえばInP 、GaA
s)デバイスの作製方法は、基体をエッチング媒体(た
とえばPCl3、AsCl3)及びプリカーサ化学種(たとえば、
トリメチルインジウム、トリエチルガリウム)を含む化
学ビーム又は複数のビームに露出することにより、半導
体基体をエッチングし、続いて半導体基体を大気に露出
することなく、エッチングされた表面上に半導体材料
を、化学ビームエピタキシー(CBE)成長させること
を含む。エッチングビーム中にプリカーサ化学種が存在
することにより、表面モフォロジーが著しく改善され、
高品質の再成長が可能になる。本発明に従う反応容器中
で可能であるエッチング及び成長モード間のほとんど瞬
時(たとえば約1秒)のスイッチングにより、多くのエ
ッチング/成長工程が容易になる。

Description

【発明の詳細な説明】
【0001】
【本発明の分野】本発明は半導体基体を反応性化学媒体
に露出することにより、半導体材料を除去することを含
む化合物半導体(典型的な場合III/V半導体)デバ
イスの作製方法に係る。
【0002】
【本発明の背景】化学ビームエピタキシー(CBE)は
化学物質の化合物(プリカーサ)のビームを、加熱され
た半導体基板表面上に、直接向けることを用いる非常に
応用のきく半導体エピタキシャル成長技術である。たと
えば、ダヴリュ・ティー・ツァン(W. T. Tsang)ジャー
ナル・オブ・クリスタル・グロウス(Journal of Crys
tal Growth)、第105巻、1頁(1990)及びダ
ヴリュ・ティー・ツァン(W. T. Tsang)ジャーナル・オ
ブ・クリスタル・グロウス(Journal of Crystal Growt
h)、第120巻、1頁(1992)を参照のこと。適
切に制御された条件下で、到着したプリカーサの分解に
より、所望の元素が単結晶基板上に、エピタキシャル薄
膜を生成する。
【0003】適当な気体媒体に露出することにより、あ
る種のIII/V半導体をエッチングすることも知られ
ている。たとえば、真空室中の塩素ガス(3×10-4 T
orrCl2 、200℃)によるGaAsエッチングが、報告さ
れている。アール・エイ・ハム(R. A. Hamm) ら、アプ
ライド・フィジックス・レターズ(Applied Physics
Letters ) 、第61巻、592頁(1992)を参照
のこと。MOVPE反応容器中の HClによるInP とGaAs
のエッチング(たとえば76 Torr HCl 、625℃)も
報告されている。たとえば、シー・カノー(C. Caneau)
ら、ジャーナル・オブ・クリスタル・グロウス(Journa
l of Crystal Growth)、第107巻、203頁(1
991)を参照のこと。ワイ・カドヤ(Y. Kadoya)ら、
アプライド・フィジックス・レターズ(Applied Phys
ics Letters ) 、第61(14)巻、1658頁は、
エッチング室中で Cl2(3分間、150℃)に露出する
ことにより、GaAsをエッチングし、UHV転送トンネル
を通して、試料をMBE成長室に転送し、その後エッチ
ングされた表面上に、(580℃における)MBEによ
り、エピタキシャルAlGaAsを成長させることを、明らか
にしている。米国特許第4,897,361号は、イオ
ンビームへの露出とドライエッチング及びエピタキシャ
ル半導体材料のその場成長が続き、すべて試料を大気に
露出することなく行う技術による、半導体マスク層のパ
ターン形成について、明らかにしている。たとえば、米
国特許第5,106,764号を参照されたい。
【0004】多チャンバエッチング/成長技術を含む従
来のエッチング技術には、ある種の欠点が付随してい
る。たとえば、エッチングから成長又はその逆に、短時
間(たとえば約1s以内)でスイッチすることは、典型
的な場合、不可能である。これは複数のエッチング/成
長工程を必要とするデバイスの製造において、不利であ
る。更に、従来の低圧技術は、表面モフォロジーの劣化
を防止するため、典型的な場合、V族元素又は複数の元
素が選択的に蒸発する温度(たとえば InPの場合30
0℃)以下に、基板温度が制限される。従来技術はま
た、表面化学の修正の可能性に関しても、限られてい
る。
【0005】本明細書は、従来技術に付随した上述の1
ないし複数の欠点を、本質的に克服する化合物半導体デ
バイスの作製方法を、明らかにする。
【0006】用語 粒子(典型的な場合、分子)の“ビーム”というのは、
ここでは排気された(バックグランド圧力は典型的な場
合10-2 Torr 以下)容器内で、本質的に規定された横
方向の広がりの、本質的に一方向性の粒子の流れをい
う。III/V半導体材料のエピタキシャル成長という
用語において、“プリカーサ”化学種というのは、加熱
された半導体表面で分解すると、所望のIII/V半導
体材料の成分を生じる化学的化合物である。エピタキシ
ャルIII/V半導体材料の除去(エッチング)という
用語において、“気体エッチング媒体”というのは、半
導体材料と接触した時、半導体材料の成分と結合し、揮
発性物質を形成できる少くとも1つの物質である。“エ
ピタキシャル”半導体材料ということでは、第1の半導
体材料の結晶方向が、第2の半導体基板により決まるよ
うに、後者の上に前者を成長させることを、意味する。
【0007】
【本発明の概要】本発明は、特許請求の範囲により、規
定される。広義には、本発明は化合物半導体デバイス
の、改善された方法において、実施される。より具体的
には、本方法は(典型的な場合、エピタキシャル)II
I/V半導体材料(たとえばGaAs、InP 、InGaAs) を含
む半導体基板の準備、III/V半導体材料の少くとも
ある程度を、気体エッチング媒体(たとえば、PCl3、As
Cl3、四塩化炭素、トリクロロエタン又はF、Cl、Br及
びIの1つ又は複数を含む化合物)とIII/V半導体
材料の少くとも一部を接触させることを含むプロセスに
よって、除去することを含む。除去工程に続いて、デバ
イスを完成させるために、典型的な場合、更に1ないし
複数の工程を行う。重要なことは、除去工程はIII/
V半導体材料を気体エッチング媒体とプリカーサ化学種
に同時に露出させることを容易にする手段を含む反応容
器中で、行うことである。好ましい実施例において、エ
ッチング工程は、III/V半導体材料をエッチング媒
体及び典型的な場合III族元素(たとえば In 、Ga)
を含む化合物(たとえば、トリメチルインジウム、トリ
メチルガリウム)である少くとも1種のプリカーサを含
むビームに、露出させることを含む。エッチング中の反
応容器中のバックグランド圧力は、10-2 Torr 以下で
ある。
【0008】典型的な場合、エッチング工程が完了した
後、10-2 Torr 以下のバックグランド圧力の反応容器
中で、プリカーサ化学種(たとえば、P、As、トリメチ
ルインジウム、トリメチルガリウム、トリエチルインジ
ウム、トリエチルガリウム)のビームに、表面を露出す
ることを含むプロセスにより、エッチングされた表面の
少くともある程度の上に、エピタキシャルIII/V半
導体材料を成長させる。エッチングから再成長への変更
は、単に気体のスイッチングにより、行えることが利点
である。このことは、本質的に瞬時、たとえば約1sで
行える。もちろん、エピタキシャル半導体材料の成長
は、エッチング工程の先にすることもでき、複数の工程
(たとえば、エピタキシャル成長、パターン形成エッチ
ング、選択的エピタキシャル再成長を含む)を、材料を
大気に露出することなく、すべて同じ容器中で行うこと
も考えられる。上で延べたデバイスの完成へ向けてのそ
れ以上の工程には、必要に応じて、上述の再成長工程が
含まれ、典型的な場合、フォトリソグラフィ、エッチン
グ、メタライゼーション、切断、パッケージ封入及び試
験といった1ないし複数の、従来の工程を含む。
【0009】〔実施例の説明〕図1は本発明を実施する
のに用いると有利な装置の、適切な特徴を概略的に描い
た図である。当業者は認識するであろうが、装置10は
本質的に従来のCBE装置(たとえば、市販のリベール
3200システム)と本質的に似ているが、気体の扱い
及びビーム形成手段に関して、従来技術の装置とは、基
本的に異なる。従来技術の装置は、試料をプリカーサ化
合物(及び恐らく1ないし複数の不活性成分)のビーム
に露出する手段を含むが、新しい装置は試料をエッチン
グ化合物を含むビームに露出させることを、容易にする
手段及び試料をエッチング媒体及びプリカーサ化合物に
同時に露出させることを容易にする手段を含む。この新
しい型の装置は、“反応性化学ビームエピタキシー”
(RCBE)装置と、よばれるであろう。
【0010】図1において、数字11はエッチング/成
長室を、12は従来のウエハ保持手段及び13は半導体
基体を加熱するための従来の手段をさす。室中のバック
グランド圧力は、一般に約10-2Torrより低い。ガス操
作システムは、たとえばあらかじめ決められた組成及び
マスフローの2つの気体流を、室中に導入するのを、容
易にする。図1は1ないし複数のPCl3、TEGa及びTEInを
含むことができ、典型的な場合、たとえばH2のようなキ
ャリヤガスを含む第1のビーム15を供給するシステム
の例を、概略的に示す。システムの例はまた、1ないし
複数のPH3 、AsH3及びH2S を含むことができ、典型的な
場合、たとえばH2のようなキャリヤガスを含む第2のビ
ーム16を供給する。加熱手段14は、必要に応じてAs
H3又は、PH3 を分解(“あらかじめこわす”)ために備
っている。室11を排気するため及びバックグランド圧
を所望の低い値に維持するための従来の手段が備ってい
るが、図示されていない。
【0011】当業者には認識されるであろうが、室11
に導入される気体流は、室内が低いバックグランド圧で
あるため、本質的に一方向性の粒子の流れとして出る。
すなわち、“ビーム”が形成される。また、ビーム15
及び16が同時に存在し、RCBE装置は2つ以下又は
それ以上のビームをもちうることが、認識されるであろ
う。CBEによるエピタキシャルIII/V半導体材料
の成長はよく知られており、これ以上議論する必要はな
い。以下の議論は、基本的にInP のエッチングに関して
である。これは明確にするためだけのもので、本発明の
方法は容易にInP を基本とした材料(たとえばInGaAsP
合金)及びGaAsとGaAsを基本とした材料(たとえばAlGa
As合金)にも、適用できる。本方法の原理は、II/V
I半導体デバイスの製造にも適用できる可能性があると
考えられる。
【0012】InP はたとえばCl2 又はHCl のビームに露
出することによってもエッチングできるが、PCl3は気体
エッチング媒体の現在好ましい反応性成分である。PCl3
がCl2 又はHCl より優れている点は、以下のとうりであ
る。PCl3は高純度のものが容易に得られ、それはInP 表
面にある程度のリン過剰圧を作る。PCl3は反応室中に直
接注入されるため、前者は重要であり、後者はInP 表面
にある程度の安定性を与える。PCl3はInP 表面と容易に
反応し、揮発性反応生成物(典型的な場合、インジウム
塩化物又は複数の塩化物)を生じる。同様のことは、As
Cl3 にもあてはまり、それはGaAsをエッチングするため
に用いると、有利である。
【0013】たとえば、H2キャリヤガスのPCl3のビーム
(PCl3濃度100−16%)に露出させ、半導体材料を
300℃以上の温度(たとえば、400−580℃)に
保ち、反応室中のバックグランド圧を、約5×10-5To
rrにすることによって、イオウ・ドープInP をエッチン
グした。エッチング温度への加熱及びそれからの冷却の
間、InP 試料は表面の損傷を防止するため、あらかじめ
分解させたPH3 からの十分なリン流に露出した。必要に
応じて、あらかじめ分解したPH3 は、エッチング中も、
供給できる。
【0014】図2に示されるように、それ以外は一定の
条件で、エッチング速度は、本質的にPCl3流量に対し、
直線的である。図3は試料温度に対するエッチング速度
依存性の結果の例を示す。ほぼ400−530℃の温度
範囲で、エッチング速度は本質的に、温度とともに指数
関数的に増加する。約530℃と用いる最も高い温度
(約570℃)の間で、エッチング速度は温度ととも
に、わずかに減少する。低基板温度(典型的な場合
50℃)におけるエッチングにより、しばしば等方的な
微細構造を有する荒い表面が生じ、好ましくない。比較
的高い温度(典型的な場合530℃)において、エッ
チングによって0.6nm/秒のエッチング速度で、滑
らかで、微細構造のない表面が、一般に生じる。より高
いエッチング速度では、得られる表面はなお高品質であ
るが、ノマルスキ光学顕微鏡で見た時、ある程度の微細
構造が背景にみられる。図4及び5を参照のこと。それ
らはPCl3で、それぞれ450℃0.65nm/秒及び55
0℃、1.1nm/秒においてInP をエッチングしたこと
から生じた表面の、顕微鏡像を示す。
【0015】図5に示された表面は、多くの目的に対し
許容できるが、高エッチング速度(たとえば>0.6nm
/秒)で滑らかで、微細構造のない表面を生成できる本
発明のエッチング技術の変形を持つことが、非常に望ま
しいであろう。そのような変形を見い出した。エッチン
グ媒体に適切なプリカーサ化学種(たとえば、InP 及び
Inを含む合金の場合、トリメチルインジウム(TMIn)又
はトリエチルインジウム(TEIn))を加えることによ
り、1nm/秒もの高いエッチング速度においてすら、著
しく改善された表面モフォロジーを生成することができ
るという、驚くべき発見をした。たとえば、図6を参照
のこと。この図は、1nm/秒におけるPCl3/TMIn(0.
1nm/秒の成長速度に等価なTMIn流量)で、550℃に
おいて、InP のエッチングにより生じた表面の光学顕微
鏡像を示す。表面モフォロジーはエピタキシャル半導体
材料の最初の成長に用いた基板と、区別がつかなかっ
た。従って、そのようにエッチングされた表面は、高品
質のエピタキシャル再成長を、容易にできる。同様に、
AsCl3 又は他の適切なエッチング種で、GaAs又はその合
金をエッチングした時、適切なプリカーサ化学種(たと
えば、トリエチルガリウム又はトリメチルガリウム)を
加えると、改善された表面モフォロジーを生成させるこ
とができる。
【0016】プリカーサ化合物は典型的な場合、少くと
も0.01nm/秒、好ましくは0.05nm/秒の成長速
度に対応する速度で供給され、上限は正味の材料除去が
起るように、選択される。しかし、少くともある種の条
件下では、適切な流量として、エッチング化合物の存在
下で、正味の材料堆積が起るように、選択することが望
ましい。正味の堆積と正味の除去の間のスイッチング
は、当業者には認識されるように、適切な流量又は複数
の種類の流量を、調整することによって、容易に実現さ
れる。当業者は本発明に従うエッチングは、部分的にマ
スクされた表面上とともに、マスクされない表面上でも
使用できることを、認識するであろう。たとえば、マス
クはIII/V半導体材料上の、従来通り形成され、パ
ターン形成されたSiO2層を含む。
【0017】パターン形成されたエピタキシャルCBE
再成長は、従来のマスク層の開孔中で行われるだけでな
く、基板表面と近接して保たれたシャドーマスクによっ
ても、行うことができる。シャドーマスクは、知られて
いる。(たとえば、ダヴリュ・ティー・ツァン(W.T.Ts
ang)、アプライド・フィジックス・レターズ(Applied
Physics Letters ) 、第46巻、742頁を参照の
こと)たとえば、細長い開孔が、従来のフォトリソグラ
フィ及び選択エッチングにより、50μm厚のSiウエハ
中に、形成された。開孔の側壁は、(111)結晶面で
あった。マスクは、たとえばタンタル締め具により、I
II/V半導体表面に対して、保たれた。次に、パター
ン形成された成長が、加熱されたマスクを伴った表面
を、図7に概略的に示されるような適切なプリカーサ化
学種のビームに、露出することにより起った。ここで、
数字70はIII/V半導体材料を、71はシャドーマ
スクを、72は粒子ビームをさす。図8は得られた半導
体基体を概略的に示す。数字80は、エピタキシャル再
成長半導体材料をさす。上で述べた方式で、2μmもの
狭さのたとえばInP 、GaAs、及びIn0.53Ga0.47Asのスト
ライプを、選択的に成長させた。上述のような選択的再
成長は、やはり上で述べたように、必要に応じて、エッ
チングに続いて行うことができる。更に、エッチング媒
体はビームとして試料表面に入射するから、試料表面に
近接して保持されたシャドーマスクは、エッチマスクと
して使用できる。
【0018】例1 InP 基板ウエハ上の従来どうりのエピタキシャル多層構
造を、準備した。構造は以下のものから成る。下部InGa
AsP クラッド層(1.0μm厚;λq =1.3μmの波
長と等価な禁制帯に対応する組成);活性層(0.1μ
m厚、λq =1.55μm)及び上部クラッド層(1.
5μm厚、λq =1.3μm)上部クラッド層上に、従
来の手段で0.1μm厚のSiO2層を堆積させた。SiO2
は1.0μm幅のマスク・ストライプが、表面上に残る
ように、従来の手段で、パターン形成された。マスクさ
れたウエハを、図1に示された型の反応室中に移した
後、ウエハは545℃に加熱され、ウエハ表面はPCl3
TMIn(PCl3の流量は1.1nm/秒のエッチング速度に
等価で、TMInの流量は0.1nm/秒の成長速度に等
価)のビームに、約45分間露出した。これにより、マ
スクされない材料が、基板/下部クラッド層界面の下ま
で、除去された。ビーム組成をPH3 に、またTMInの流量
がやや多くなるように切り換えることにより、エッチン
グが終了し、エッチングされた表面上の選択された領域
のInP の再成長(成長速度2.0μm/時間)が始っ
た。マスクストライプ上には、本質的に材料は堆積しな
かった。この一連の工程により、デバイスを大気に露出
することなく、単一のエッチング/再成長プロセスで、
埋め込みヘテロ構造レーザが形成された。再成長が完了
した後、ウエハを反応室からとり出した。マスクストラ
イプを除去し、接触を形成した。両方とも従来の方法に
よった。従来どうりの準備の後、得られるレーザの1つ
(空胴長250μm)を試験した。それは約20mAの閾
値電流で、予想通りに動作した。当業者には認識される
であろうが、再成長InP は、半絶縁性にするために、必
要に応じて、再成長中Feをドープすることができる。各
種の化学ビームは適当な量のH2キャリヤガスを含んでよ
いことが、認識されるであろう。
【0019】例2 GaAsヘテロ接合バイポーラトランジスタ(HBT)が、
マスクされたGaAsウエハを、AsCl3 、H2キャリヤガス及
びトリメチルガリウムのビームに、露出することによ
り、P+ ドープGaAsベース層までエッチングすることを
含む方法によって、作製された。ビーム組成をトリメチ
ルガリウム、あらかじめ分解させたAsH3及び適当なP形
ドーパントに切り換えることにより、エッチングが停止
し、P+ −GaAsが成長した。マスク上には、成長は起ら
なかった。従来の方法により、マスクを除去した後、か
つ従来どうりエミッタ、ベース及びコレクタ接触を形成
した後、ベース層に低抵抗を有するプレーナHBTが得
られた。
【図面の簡単な説明】
【図1】本発明を実施するのに用いると有利な装置の適
切な特徴を、概略的に示す図。
【図2】それぞれPCl3流量及び試料温度対エッチング速
度のデータを示す図の1。
【図3】それぞれPCl3流量及び試料温度対エッチング速
度のデータを示す図の2。
【図4】表面モフォロジーを示すX700に拡大した図
面代用光学顕微鏡写真の1。
【図5】表面モフォロジーを示すX700に拡大した図
面代用光学顕微鏡写真の2。
【図6】表面モフォロジーを示すX700に拡大した図
面代用光学顕微鏡写真の3。
【図7】シャドーマスクを用いた選択成長を概略的に示
す図。
【図8】選択的に成長させたエピタキシャル半導体材料
を概略的に描いた図。
【符号の説明】
10 装置 11 エッチング/成長室、室 12 保持手段 13 手段 14 加熱手段 15、16 ビーム 70 半導体材料 71 シャドーマスク 72 粒子ビーム 80 半導体材料
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/331 29/205 29/73

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 a)III/V半導体材料を含む半導体
    基体の準備; b)エッチングされた表面が生じるように、気体エッチ
    ング媒体と前記III/V半導体材料の少くとも一部を
    接触させることを含むプロセスにより、前記III/V
    半導体材料の少くともある程度を除去すること;及び c)半導体デバイスの完成に向けて、1ないし複数の工
    程を更に行うことを含む半導体デバイスの作製方法にお
    いて、 d)工程b)を10-2 Torr より低いバックグランド圧
    を有する反応室中で行い、反応室は前記III/V半導
    体材料を前記気体エッチング媒体とIII/V半導体プ
    リカーサ化学種のビーム又は複数のビームに、同時に露
    出させるのに適した手段を有することを特徴とする方
    法。
  2. 【請求項2】 工程c)は前記反応室中で、前記エッチ
    ングされた半導体表面を大気に露出することなく、前記
    エッチングされた表面を、前記III/V半導体プリカ
    ーサ化学種を含むビーム又は複数のビームに露出するこ
    とを含むプロセスにより、前記エッチングされた表面の
    少くともある程度の上に、エピタキシャルIII/V半
    導体材料を成長させることを含む請求項1記載の方法。
  3. 【請求項3】 工程b)の少くとも一部の間、III/
    V半導体材料を前記気体エッチング媒体及びIII/V
    半導体プリカーサ化学種のビーム又は複数のビームに露
    出させる請求項1記載の方法。
  4. 【請求項4】 前記III/V半導体プリカーサ化学種
    は、In及びGaから成るグループから選択された元素を含
    む化合物である請求項3記載の方法。
  5. 【請求項5】 工程b)の少くとも一部の間、半導体基
    体は少くとも450℃の温度にある請求項1記載の方
    法。
  6. 【請求項6】 III/V半導体プリカーサ化学種は、
    トリエチルインジウム、トリメチルインジウム、トリエ
    チルガリウム及びトリメチルガリウムから成るグループ
    から選択される請求項1記載の方法。
  7. 【請求項7】 気体エッチング媒体は、PCl3、AsCl3
    四塩化炭素及びトリクロロエタンから成るグループから
    選択される請求項1記載の方法。
  8. 【請求項8】 デバイスはレーザ又はヘテロ接合バイポ
    ーラトランジスタである請求項1記載の方法。
  9. 【請求項9】 III/V半導体材料のパターン形成さ
    れた成長又は除去が起るように、前記エッチングされた
    半導体表面と接触して、シャドーマスクを保つことを含
    む請求項1及び2のいずれかに記載の方法。
JP6064266A 1993-04-01 1994-04-01 化合物半導体デバイスの作製方法 Withdrawn JPH0794494A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US042385 1993-04-01
US08/042,385 US5346581A (en) 1993-04-01 1993-04-01 Method of making a compound semiconductor device

Publications (1)

Publication Number Publication Date
JPH0794494A true JPH0794494A (ja) 1995-04-07

Family

ID=21921641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6064266A Withdrawn JPH0794494A (ja) 1993-04-01 1994-04-01 化合物半導体デバイスの作製方法

Country Status (3)

Country Link
US (1) US5346581A (ja)
EP (1) EP0618610A3 (ja)
JP (1) JPH0794494A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068715A (ja) * 2001-08-28 2003-03-07 Furukawa Electric Co Ltd:The 半導体デバイスの製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW230822B (ja) * 1993-03-02 1994-09-21 Sumitomo Electric Industries
US5587014A (en) * 1993-12-22 1996-12-24 Sumitomo Chemical Company, Limited Method for manufacturing group III-V compound semiconductor crystals
FR2737734B1 (fr) * 1995-08-10 1997-08-29 Alcatel Optronics Procede de gravure d'un substrat par jets chimiques
AU130487S (en) * 1996-02-23 1997-07-04 Nokia Mobile Phones Ltd A battery
US5930656A (en) * 1996-10-21 1999-07-27 Kabushiki Kaisha Toshiba Method of fabricating a compound semiconductor device
US6217937B1 (en) 1998-07-15 2001-04-17 Cornell Research Foundation, Inc. High throughput OMVPE apparatus
KR100490816B1 (ko) * 2001-06-15 2005-05-24 샤프 가부시키가이샤 마이크로 코너 큐브 어레이, 마이크로 큐브 어레이의 제조방법 및 반사형 표시 장치
JP3818906B2 (ja) * 2001-12-13 2006-09-06 シャープ株式会社 マイクロコーナーキューブアレイ、その作製方法、および表示装置
US20070020933A1 (en) * 2003-09-24 2007-01-25 Koichi Naniwae Method of cleaning treatment and method for manufacturing semiconductor device
GB2411520A (en) * 2004-02-25 2005-08-31 Agilent Technologies Inc Method of forming laser mesa by reactive ion etching followed by in situ etching in regrowth reactor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636268A (en) * 1984-11-30 1987-01-13 At&T Bell Laboratories Chemical beam deposition method utilizing alkyl compounds in a carrier gas
US4659401A (en) * 1985-06-10 1987-04-21 Massachusetts Institute Of Technology Growth of epitaxial films by plasma enchanced chemical vapor deposition (PE-CVD)
US4897361A (en) * 1987-12-14 1990-01-30 American Telephone & Telegraph Company, At&T Bell Laboratories Patterning method in the manufacture of miniaturized devices
US5106764A (en) * 1989-04-10 1992-04-21 At&T Bell Laboratories Device fabrication
US4980314A (en) * 1989-06-06 1990-12-25 At&T Bell Laboratories Vapor processing of a substrate
US5164040A (en) * 1989-08-21 1992-11-17 Martin Marietta Energy Systems, Inc. Method and apparatus for rapidly growing films on substrates using pulsed supersonic jets
JPH0633231B2 (ja) * 1990-01-12 1994-05-02 松下電器産業株式会社 分子線エピタキシャル成長方法
US4981811A (en) * 1990-04-12 1991-01-01 At&T Bell Laboratories Process for fabricating low defect polysilicon
US5400740A (en) * 1992-02-06 1995-03-28 Mitsubishi Chemical Corporation Method of preparing compound semiconductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068715A (ja) * 2001-08-28 2003-03-07 Furukawa Electric Co Ltd:The 半導体デバイスの製造方法

Also Published As

Publication number Publication date
EP0618610A2 (en) 1994-10-05
US5346581A (en) 1994-09-13
EP0618610A3 (en) 1995-01-18

Similar Documents

Publication Publication Date Title
US4876219A (en) Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers
US5948161A (en) Method of fabricating a semiconductor device and method of cleaning a crystalline semiconductor surface
JPH06232100A (ja) Iii−v族半導体素子の表面不純物除去方法
JPH0794494A (ja) 化合物半導体デバイスの作製方法
JP3326704B2 (ja) Iii/v系化合物半導体装置の製造方法
Choquette et al. Hydrogen plasma removal of AlGaAs oxides before molecular beam epitaxy
US5633193A (en) Method of making an InP-based device comprising semiconductor growth on a non-planar surface
JP4528413B2 (ja) 気相成長方法
JPH0684805A (ja) 化合物半導体結晶成長方法
JP2735190B2 (ja) 分子線エピタキシヤル成長方法及び成長装置
JP2946280B2 (ja) 半導体結晶成長方法
JPH07335988A (ja) 化合物半導体装置及びその製造方法
JP3047523B2 (ja) 選択エピタキシャル成長方法
JP2671089B2 (ja) 量子構造作製方法
US5940723A (en) Heteroepitaxial growth of III-V materials
JPH05121324A (ja) 化合物半導体ヘテロエピタキシヤル成長方法
JP2897107B2 (ja) 結晶成長方法
JPS5965434A (ja) 化合物半導体の気相エツチング方法
JP2729866B2 (ja) 化合物半導体エピタキシャル成長方法
Henie et al. In situ selective-area etching and MOVPE regrowth of GaInAs-InP on InP substrates
JPH04306821A (ja) 化合物半導体結晶成長方法
JPH0430578A (ja) 半導体量子箱構造の製造方法
JP2895639B2 (ja) 結晶成長法
JPH0897152A (ja) 半導体薄膜の製造方法
JPH10289997A (ja) 半導体量子構造およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605