JP2003068715A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法Info
- Publication number
- JP2003068715A JP2003068715A JP2001257882A JP2001257882A JP2003068715A JP 2003068715 A JP2003068715 A JP 2003068715A JP 2001257882 A JP2001257882 A JP 2001257882A JP 2001257882 A JP2001257882 A JP 2001257882A JP 2003068715 A JP2003068715 A JP 2003068715A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- group
- iii
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 異なる種類のIII族元素を含むIII-Ｖ族化合
物半導体の２元化合物の混晶からなる半導体層の表面に
エッチング処理を施す際に、そのエッチング処理後の表
面モフォロジーを良好なものとすることが可能な半導体
デバイスの製造方法を提供することを目的とする。 【解決手段】 半導体基板１１上にIII -Ｖ族化合物半
導体層であるＡＢＸ層１２を結晶成長した後、ＭＯＣＶ
Ｄ装置のリアクタ内にセットして、エッチング処理プロ
セスを行う。その際、エッチングガスの導入と同時に、
このエッチングガスに対して相対的にエッチングされ易
い方の２元化合物である例えばＢＸを構成するＢを含有
するIII族原料ガスを導入する。こうして、ＡＸとＢＸ
のエッチングレートを実効的に等しくして、両者のエッ
チングレートの差に起因するエッチング表面の荒れや格
子不整合を抑制し、良好なモフォロジーをもつＡＢＸ層
１２表面を得る。
物半導体の２元化合物の混晶からなる半導体層の表面に
エッチング処理を施す際に、そのエッチング処理後の表
面モフォロジーを良好なものとすることが可能な半導体
デバイスの製造方法を提供することを目的とする。 【解決手段】 半導体基板１１上にIII -Ｖ族化合物半
導体層であるＡＢＸ層１２を結晶成長した後、ＭＯＣＶ
Ｄ装置のリアクタ内にセットして、エッチング処理プロ
セスを行う。その際、エッチングガスの導入と同時に、
このエッチングガスに対して相対的にエッチングされ易
い方の２元化合物である例えばＢＸを構成するＢを含有
するIII族原料ガスを導入する。こうして、ＡＸとＢＸ
のエッチングレートを実効的に等しくして、両者のエッ
チングレートの差に起因するエッチング表面の荒れや格
子不整合を抑制し、良好なモフォロジーをもつＡＢＸ層
１２表面を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
製造方法に係り、更に詳しくはＡｌ（アルミニウム）、
Ｇａ（ガリウム）、Ｉｎ（インジウム）等のIII族元素
を含むIII-Ｖ族化合物半導体を用いた半導体デバイスの
製造方法に関する。
製造方法に係り、更に詳しくはＡｌ（アルミニウム）、
Ｇａ（ガリウム）、Ｉｎ（インジウム）等のIII族元素
を含むIII-Ｖ族化合物半導体を用いた半導体デバイスの
製造方法に関する。
【０００２】
【従来の技術】半導体デバイスの製造プロセスにおい
て、例えばＭＯＣＶＤ（Metal OrganicChemical Vapor
Deposition ；有機金属化学気相成長）装置を用いて半
導体層を結晶成長させる際にその下地表面に対して行う
スライト・エッチング処理、いわゆる表面処理は、その
半導体層の良否を左右し、延いてはデバイスの特性や信
頼性に大きな影響を与える点から、非常に重要な技術で
ある。
て、例えばＭＯＣＶＤ（Metal OrganicChemical Vapor
Deposition ；有機金属化学気相成長）装置を用いて半
導体層を結晶成長させる際にその下地表面に対して行う
スライト・エッチング処理、いわゆる表面処理は、その
半導体層の良否を左右し、延いてはデバイスの特性や信
頼性に大きな影響を与える点から、非常に重要な技術で
ある。
【０００３】特に、Ａｌを含むIII-Ｖ族化合物半導体層
が下地表面に露出している場合、大気や酸化雰囲気によ
る表面酸化によって容易にＡｌの自然酸化膜（ＡｌＯX
膜）が形成されることになり、このようにＡｌＯX膜が
形成された表面上に半導体層を結晶成長させても、その
結晶性が著しく低下する。しかも、このＡｌＯX膜は、
半導体結晶成長前に通常行われる高温でのサーマルクリ
ーニングによっても充分に除去することは困難であり、
却って高温処理によるデバイス特性の劣化を招くことに
もなる。
が下地表面に露出している場合、大気や酸化雰囲気によ
る表面酸化によって容易にＡｌの自然酸化膜（ＡｌＯX
膜）が形成されることになり、このようにＡｌＯX膜が
形成された表面上に半導体層を結晶成長させても、その
結晶性が著しく低下する。しかも、このＡｌＯX膜は、
半導体結晶成長前に通常行われる高温でのサーマルクリ
ーニングによっても充分に除去することは困難であり、
却って高温処理によるデバイス特性の劣化を招くことに
もなる。
【０００４】このような問題を回避するための表面処理
方法として、半導体結晶成長を行うＭＯＣＶＤ装置の同
一リアクタ内において、その結晶成長直前に例えばＨＣ
ｌやＣＢｒ4等のハロゲン系エッチングガスを用いて下
地表面のスライト・エッチングを行う、いわゆるiｎ−s
itu（その場での）エッチング法がある。以下、III-Ｖ
族化合物半導体層に対するiｎ−situエッチングによる
表面処理及びその後の結晶成長について、図１０の工程
断面図及び図１１のシーケンス図を用いて説明する。
方法として、半導体結晶成長を行うＭＯＣＶＤ装置の同
一リアクタ内において、その結晶成長直前に例えばＨＣ
ｌやＣＢｒ4等のハロゲン系エッチングガスを用いて下
地表面のスライト・エッチングを行う、いわゆるiｎ−s
itu（その場での）エッチング法がある。以下、III-Ｖ
族化合物半導体層に対するiｎ−situエッチングによる
表面処理及びその後の結晶成長について、図１０の工程
断面図及び図１１のシーケンス図を用いて説明する。
【０００５】いま、例えばＩｎＰ基板上にIII−Ｖ族３
元化合物半導体であるＡｌＩｎＡｓ層が形成されている
サンプルに対して、そのＡｌＩｎＡｓ層上にＩｎＰ層の
結晶成長を行うものとする。ここで、結晶成長前のサン
プルが大気中に晒された状態に置かれていたとすると、
通常の場合、図１０（ａ）に示されるように、ＩｎＰ基
板５１上に形成されているＡｌＩｎＡｓ層５２表面に
は、その表面酸化によって形成されたＡｌの自然酸化膜
であるＡｌＯX膜５３が生成した状態となる。
元化合物半導体であるＡｌＩｎＡｓ層が形成されている
サンプルに対して、そのＡｌＩｎＡｓ層上にＩｎＰ層の
結晶成長を行うものとする。ここで、結晶成長前のサン
プルが大気中に晒された状態に置かれていたとすると、
通常の場合、図１０（ａ）に示されるように、ＩｎＰ基
板５１上に形成されているＡｌＩｎＡｓ層５２表面に
は、その表面酸化によって形成されたＡｌの自然酸化膜
であるＡｌＯX膜５３が生成した状態となる。
【０００６】このようなサンプルを例えばＭＯＣＶＤ装
置のリアクタ内にセットし、図１１に示されるように、
例えばＡｓＨ3（アルシン）等のＶ族原料ガスを供給し
つつ、その雰囲気下において加熱し６００〜７００℃程
度の高温にまで昇温させる（昇温プロセス）。次いで、
同一のリアクタ内に例えばハロゲン系のエッチングガス
を導入する。そして、図１０（ｂ）に示されるように、
このエッチングガスを用いてＡｌＩｎＡｓ層５２表面を
スライト・エッチングすると共に、その表面に生成して
いるＡｌＯX膜５３を除去する表面処理を行う（エッチ
ング処理プロセス）。
置のリアクタ内にセットし、図１１に示されるように、
例えばＡｓＨ3（アルシン）等のＶ族原料ガスを供給し
つつ、その雰囲気下において加熱し６００〜７００℃程
度の高温にまで昇温させる（昇温プロセス）。次いで、
同一のリアクタ内に例えばハロゲン系のエッチングガス
を導入する。そして、図１０（ｂ）に示されるように、
このエッチングガスを用いてＡｌＩｎＡｓ層５２表面を
スライト・エッチングすると共に、その表面に生成して
いるＡｌＯX膜５３を除去する表面処理を行う（エッチ
ング処理プロセス）。
【０００７】次いで、エッチングガスの供給を停止した
後、同一のリアクタ内において、連続的に結晶成長を行
う。具体的には、例えばＴＭＩｎ（TriMethylIndium：
トリメチルインジウム）等のIII族原料ガスを供給する
と共に、ＡｓＨ3の供給をＰＨ 3の供給に切り替え、ＴＭ
ＩｎとＰＨ3との熱分解反応により、図１０（ｃ）に示
されるように、ＡｌＩｎＡｓ層５２上にＩｎＰ層５４を
形成する（結晶成長プロセス）。
後、同一のリアクタ内において、連続的に結晶成長を行
う。具体的には、例えばＴＭＩｎ（TriMethylIndium：
トリメチルインジウム）等のIII族原料ガスを供給する
と共に、ＡｓＨ3の供給をＰＨ 3の供給に切り替え、ＴＭ
ＩｎとＰＨ3との熱分解反応により、図１０（ｃ）に示
されるように、ＡｌＩｎＡｓ層５２上にＩｎＰ層５４を
形成する（結晶成長プロセス）。
【０００８】
【発明が解決しようとする課題】しかし、上記した従来
のIII-Ｖ族３元化合物半導体に対するiｎ−situエッチ
ングによる表面処理及びその後の結晶成長においては、
ＡｌＩｎＡｓ層５２表面をエッチングする際に、ＡｌＯ
X膜５３は除去されるものの、図１０（ｂ）に示される
ように、ＡｌＩｎＡｓ層５２表面が凹凸状にひどく荒れ
た状態になってしまう。これは、次のようなことに起因
するものと考えられる。
のIII-Ｖ族３元化合物半導体に対するiｎ−situエッチ
ングによる表面処理及びその後の結晶成長においては、
ＡｌＩｎＡｓ層５２表面をエッチングする際に、ＡｌＯ
X膜５３は除去されるものの、図１０（ｂ）に示される
ように、ＡｌＩｎＡｓ層５２表面が凹凸状にひどく荒れ
た状態になってしまう。これは、次のようなことに起因
するものと考えられる。
【０００９】即ち、III−Ｖ族３元化合物半導体である
ＡｌＩｎＡｓ層５２は、２種類のIII−Ｖ族２元化合物
半導体であるＡｌＡｓとＩｎＡｓとの混晶であり、これ
らＡｌＡｓとＩｎＡｓのハロゲン系のエッチングガスに
対するエッチングレートは互いに異なる。一般に、Ｉｎ
ＡｓのエッチングがＡｌＡｓのエッチングよりも速く進
行する。このため、ＡｌＩｎＡｓ層５２表面をエッチン
グする際に、ＩｎＡｓは表面から深い領域までエッチン
グ除去されるが、ＡｌＡｓは表面付近の浅い領域のみエ
ッチング除去される現象が生じる。
ＡｌＩｎＡｓ層５２は、２種類のIII−Ｖ族２元化合物
半導体であるＡｌＡｓとＩｎＡｓとの混晶であり、これ
らＡｌＡｓとＩｎＡｓのハロゲン系のエッチングガスに
対するエッチングレートは互いに異なる。一般に、Ｉｎ
ＡｓのエッチングがＡｌＡｓのエッチングよりも速く進
行する。このため、ＡｌＩｎＡｓ層５２表面をエッチン
グする際に、ＩｎＡｓは表面から深い領域までエッチン
グ除去されるが、ＡｌＡｓは表面付近の浅い領域のみエ
ッチング除去される現象が生じる。
【００１０】特に、Ａｌ−Ｏの結合が強固でエッチング
され難い性質を持つＡｌＯX膜５３がＡｌＩｎＡｓ層５
２表面に形成されていて、そのＡｌＯX膜５３を除去す
るためにエッチング時間を充分に長くする必要がある場
合には、上記の現象は更に顕著になり、ＩｎＡｓとＡｌ
Ａｓとのエッチング除去される程度の差は非常に大きな
ものとなる。このため、エッチング後のＡｌＩｎＡｓ層
５２表面のモフォロジーは凹凸状のひどく荒れた状態と
なる。また、このＡｌＩｎＡｓ層５２のエッチング表面
においては、Ａｌの量が相対的に少なくなり、Ｉｎの量
が相対的に多くなる結果、格子不整合量も非常に大きな
ものとなる。
され難い性質を持つＡｌＯX膜５３がＡｌＩｎＡｓ層５
２表面に形成されていて、そのＡｌＯX膜５３を除去す
るためにエッチング時間を充分に長くする必要がある場
合には、上記の現象は更に顕著になり、ＩｎＡｓとＡｌ
Ａｓとのエッチング除去される程度の差は非常に大きな
ものとなる。このため、エッチング後のＡｌＩｎＡｓ層
５２表面のモフォロジーは凹凸状のひどく荒れた状態と
なる。また、このＡｌＩｎＡｓ層５２のエッチング表面
においては、Ａｌの量が相対的に少なくなり、Ｉｎの量
が相対的に多くなる結果、格子不整合量も非常に大きな
ものとなる。
【００１１】従って、図１０（ｃ）に示されるように、
こうした表面状態のＡｌＩｎＡｓ層５２上に結晶成長さ
せたＩｎＰ層５４は良好な品質が得られず、そのＩｎＰ
層５４表面も下地のＡｌＩｎＡｓ層５２表面のモフォロ
ジーを反映して凹凸状の荒れが生じたものとなる。その
結果、このようなプロセスを用いて半導体デバイスを作
成した場合、その特性や信頼性が損なわれる恐れが生じ
るという問題があった。
こうした表面状態のＡｌＩｎＡｓ層５２上に結晶成長さ
せたＩｎＰ層５４は良好な品質が得られず、そのＩｎＰ
層５４表面も下地のＡｌＩｎＡｓ層５２表面のモフォロ
ジーを反映して凹凸状の荒れが生じたものとなる。その
結果、このようなプロセスを用いて半導体デバイスを作
成した場合、その特性や信頼性が損なわれる恐れが生じ
るという問題があった。
【００１２】本発明は上記事情を考慮してなされたもの
であり、異なる種類のIII族元素を含むIII-Ｖ族化合物
半導体の２元化合物の混晶からなる半導体層の表面又は
異なる種類のIII族元素を含む２元化合物又はその混晶
からなる複数の半導体層のなす表面にエッチング処理を
施す際に、そのエッチング処理後の表面モフォロジーを
良好なものとすることが可能な半導体デバイスの製造方
法を提供することを目的とする。
であり、異なる種類のIII族元素を含むIII-Ｖ族化合物
半導体の２元化合物の混晶からなる半導体層の表面又は
異なる種類のIII族元素を含む２元化合物又はその混晶
からなる複数の半導体層のなす表面にエッチング処理を
施す際に、そのエッチング処理後の表面モフォロジーを
良好なものとすることが可能な半導体デバイスの製造方
法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題は、以下の本発
明に係る半導体デバイスの製造方法によって達成され
る。即ち、本発明に係る半導体デバイスの製造方法は、
異なる種類のIII族元素を含むIII-Ｖ族化合物半導体の
２元化合物の混晶からなる半導体層の表面にエッチング
処理を施す際に、使用するエッチャントに対してエッチ
ングレートが相対的に高い方の２元化合物を構成するII
I族元素の原料ガスを、エッチャントと一緒に供給する
ことを特徴とする（請求項１）。
明に係る半導体デバイスの製造方法によって達成され
る。即ち、本発明に係る半導体デバイスの製造方法は、
異なる種類のIII族元素を含むIII-Ｖ族化合物半導体の
２元化合物の混晶からなる半導体層の表面にエッチング
処理を施す際に、使用するエッチャントに対してエッチ
ングレートが相対的に高い方の２元化合物を構成するII
I族元素の原料ガスを、エッチャントと一緒に供給する
ことを特徴とする（請求項１）。
【００１４】また、異なる種類のIII族元素を含むIII-
Ｖ族化合物半導体の２元化合物又はその混晶からなる複
数の半導体層のなす表面にエッチング処理を施す際に、
使用するエッチャントに対してエッチングレートが相対
的に高い方の２元化合物を構成するIII族元素の原料ガ
スを、エッチャントと一緒に供給することを特徴とする
（請求項２）。
Ｖ族化合物半導体の２元化合物又はその混晶からなる複
数の半導体層のなす表面にエッチング処理を施す際に、
使用するエッチャントに対してエッチングレートが相対
的に高い方の２元化合物を構成するIII族元素の原料ガ
スを、エッチャントと一緒に供給することを特徴とする
（請求項２）。
【００１５】なお、上記請求項１又は２に係る半導体デ
バイスの製造方法において、III族元素の原料ガスの供
給量は、異なる種類のIII族元素を含むIII-Ｖ族化合物
半導体の２元化合物の、エッチャントに対するエッチン
グレートの差に対応していることが好適である（請求項
３）。また、エッチング処理を結晶成長装置内において
行った後、そのままその結晶成長装置内において、エッ
チング処理を施した表面上に所定の半導体層を成長させ
ることが望ましい（請求項４）。更に、その際に使用す
る結晶成長装置としては、有機金属化学気相成長装置を
用いることが好適である（請求項５）。
バイスの製造方法において、III族元素の原料ガスの供
給量は、異なる種類のIII族元素を含むIII-Ｖ族化合物
半導体の２元化合物の、エッチャントに対するエッチン
グレートの差に対応していることが好適である（請求項
３）。また、エッチング処理を結晶成長装置内において
行った後、そのままその結晶成長装置内において、エッ
チング処理を施した表面上に所定の半導体層を成長させ
ることが望ましい（請求項４）。更に、その際に使用す
る結晶成長装置としては、有機金属化学気相成長装置を
用いることが好適である（請求項５）。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しつつ説明する。 （第１の実施形態）図１（ａ）〜（ｂ）はそれぞれ本実
施形態に係る半導体デバイスの製造プロセス、即ち２種
類のIII族元素Ａ、Ｂを含むIII-Ｖ族３元化合物半導体
層であるＡＢＸ層の表面に対するiｎ−situエッチング
による表面処理及びその後の結晶成長のプロセスを説明
するための概略工程断面図、図２は図１（ａ）〜（ｂ）
に示すプロセスを説明するためのシーケンス図、図３は
図２に示すエッチング処理プロセスにおける各III-Ｖ族
化合物半導体ＡＸ、ＢＸのエッチングレートの差を示す
グラフである。
て添付図面を参照しつつ説明する。 （第１の実施形態）図１（ａ）〜（ｂ）はそれぞれ本実
施形態に係る半導体デバイスの製造プロセス、即ち２種
類のIII族元素Ａ、Ｂを含むIII-Ｖ族３元化合物半導体
層であるＡＢＸ層の表面に対するiｎ−situエッチング
による表面処理及びその後の結晶成長のプロセスを説明
するための概略工程断面図、図２は図１（ａ）〜（ｂ）
に示すプロセスを説明するためのシーケンス図、図３は
図２に示すエッチング処理プロセスにおける各III-Ｖ族
化合物半導体ＡＸ、ＢＸのエッチングレートの差を示す
グラフである。
【００１７】先ず、図１（ａ）に示されるように、半導
体基板１１上に、２種類のIII族元素Ａ、ＢとＶ族元素
ＸとからなるIII -Ｖ族３元化合物半導体層であるＡＢ
Ｘ層１２を結晶成長する。このＡＢＸ層１２は、２種類
のIII族元素Ａ、Ｂをそれぞれに含むIII−Ｖ族２元化合
物半導体であるＡＸとＢＸとの混晶である。なお、この
結晶成長の後、例えば何らかの加工処理等を行う際にＡ
ＢＸ層１２表面を大気中に晒すと、ＡＢＸ層１２表面に
は表面酸化によって形成される自然酸化膜１３が生成す
る。特に、これら２種類のIII族元素Ａ、Ｂの何れか一
方が酸化され易いＡｌの場合には、その酸化膜であるＡ
ｌＯX膜が自然酸化膜１３として容易に生成する。
体基板１１上に、２種類のIII族元素Ａ、ＢとＶ族元素
ＸとからなるIII -Ｖ族３元化合物半導体層であるＡＢ
Ｘ層１２を結晶成長する。このＡＢＸ層１２は、２種類
のIII族元素Ａ、Ｂをそれぞれに含むIII−Ｖ族２元化合
物半導体であるＡＸとＢＸとの混晶である。なお、この
結晶成長の後、例えば何らかの加工処理等を行う際にＡ
ＢＸ層１２表面を大気中に晒すと、ＡＢＸ層１２表面に
は表面酸化によって形成される自然酸化膜１３が生成す
る。特に、これら２種類のIII族元素Ａ、Ｂの何れか一
方が酸化され易いＡｌの場合には、その酸化膜であるＡ
ｌＯX膜が自然酸化膜１３として容易に生成する。
【００１８】次いで、このＡＢＸ層１２が形成された半
導体基板１１を例えばＭＯＣＶＤ装置のリアクタ内にセ
ットし、図２に示されるように、Ｘを含有するＶ族原料
ガスを供給しつつ、その雰囲気下において加熱し所定の
高温度にまで昇温させる。なお、ここでＸを含有するＶ
族原料ガスを供給し、この雰囲気状態を次のエッチング
処理プロセス時にも維持するのは、高温状態においてＡ
ＢＸ層１２からＸが脱離することを防止するためである
（昇温プロセス）。
導体基板１１を例えばＭＯＣＶＤ装置のリアクタ内にセ
ットし、図２に示されるように、Ｘを含有するＶ族原料
ガスを供給しつつ、その雰囲気下において加熱し所定の
高温度にまで昇温させる。なお、ここでＸを含有するＶ
族原料ガスを供給し、この雰囲気状態を次のエッチング
処理プロセス時にも維持するのは、高温状態においてＡ
ＢＸ層１２からＸが脱離することを防止するためである
（昇温プロセス）。
【００１９】次いで、図２に示されるように、同一のリ
アクタ内に所定のエッチングガスを導入する。そして、
図１（ｂ）に示されるように、このエッチングガスを用
いてＡＢＸ層１２表面をスライト・エッチングすると共
に、その表面に生成している自然酸化膜１３を除去する
表面処理を施す。但し、このとき、エッチングガスの導
入と同時に、２種類のIII族元素Ａ、Ｂのうち、このエ
ッチングガスに対して相対的にエッチングされ易い方の
２元化合物を構成するIII族元素を含有するIII族原料ガ
スを導入する。
アクタ内に所定のエッチングガスを導入する。そして、
図１（ｂ）に示されるように、このエッチングガスを用
いてＡＢＸ層１２表面をスライト・エッチングすると共
に、その表面に生成している自然酸化膜１３を除去する
表面処理を施す。但し、このとき、エッチングガスの導
入と同時に、２種類のIII族元素Ａ、Ｂのうち、このエ
ッチングガスに対して相対的にエッチングされ易い方の
２元化合物を構成するIII族元素を含有するIII族原料ガ
スを導入する。
【００２０】即ち、図３に示されるように、エッチング
ガスの供給量ｅ（ｍｏｌ／ｍｉｎ）における２元化合物
ＡＸ、ＢＸのエッチングレートをそれぞれａ（ｎｍ／ｍ
ｉｎ）、ｂ（ｎｍ／ｍｉｎ）とするとき、ａ＜ｂが成立
する場合には、ＢＸを構成するＢを含有するIII族原料
ガスを供給する。また、このＢを含有するIII族原料ガ
スの供給量は、２元化合物ＡＸ、ＢＸのエッチングレー
トの差ｃ＝（ｂ−ａ）に対応する量に設定する。
ガスの供給量ｅ（ｍｏｌ／ｍｉｎ）における２元化合物
ＡＸ、ＢＸのエッチングレートをそれぞれａ（ｎｍ／ｍ
ｉｎ）、ｂ（ｎｍ／ｍｉｎ）とするとき、ａ＜ｂが成立
する場合には、ＢＸを構成するＢを含有するIII族原料
ガスを供給する。また、このＢを含有するIII族原料ガ
スの供給量は、２元化合物ＡＸ、ＢＸのエッチングレー
トの差ｃ＝（ｂ−ａ）に対応する量に設定する。
【００２１】このようにＡＢＸ層１２表面にエッチング
処理を施す際に、所定のエッチングガスに対してエッチ
ングレートが相対的に高いＢＸを構成するＢを含有する
III族原料ガスを供給して、ＡＸとＢＸのエッチングレ
ートが実効的に等しくなるようにする。このため、両者
のエッチングレートの差に起因するエッチング表面の荒
れや格子不整合が抑制されて、良好なモフォロジーをも
つＡＢＸ層１２表面が得られる（エッチング処理プロセ
ス）。
処理を施す際に、所定のエッチングガスに対してエッチ
ングレートが相対的に高いＢＸを構成するＢを含有する
III族原料ガスを供給して、ＡＸとＢＸのエッチングレ
ートが実効的に等しくなるようにする。このため、両者
のエッチングレートの差に起因するエッチング表面の荒
れや格子不整合が抑制されて、良好なモフォロジーをも
つＡＢＸ層１２表面が得られる（エッチング処理プロセ
ス）。
【００２２】次いで、図２に示されるように、エッチン
グガスの供給を停止した後、同一のリアクタ内において
連続的にＣＹ層の結晶成長を行う。具体的には、Ｘを含
有するＶ族原料ガスの供給をＶ族元素Ｙを含有するＶ族
原料ガスの供給に切り替ると共に、Ｂを含有するIII族
原料ガスの供給をIII族元素Ｃを含有するIII族原料ガス
の供給に切り替える。こうして図１（ｃ）に示されるよ
うに、Ｃを含有するIII族原料ガスとＹを含有するＶ族
原料ガスとの熱分解反応により、露出したＡＢＸ層１２
上にIII-Ｖ族２元化合物半導体ＣＹ層１４を形成する
（結晶成長プロセス）。
グガスの供給を停止した後、同一のリアクタ内において
連続的にＣＹ層の結晶成長を行う。具体的には、Ｘを含
有するＶ族原料ガスの供給をＶ族元素Ｙを含有するＶ族
原料ガスの供給に切り替ると共に、Ｂを含有するIII族
原料ガスの供給をIII族元素Ｃを含有するIII族原料ガス
の供給に切り替える。こうして図１（ｃ）に示されるよ
うに、Ｃを含有するIII族原料ガスとＹを含有するＶ族
原料ガスとの熱分解反応により、露出したＡＢＸ層１２
上にIII-Ｖ族２元化合物半導体ＣＹ層１４を形成する
（結晶成長プロセス）。
【００２３】このとき、下地をなすＡＢＸ層１２の良好
なモフォロジーをもつエッチング表面が再成長界面とな
るため、この再成長界面上に形成されるＣＹ層１４の品
質は充分に良好なものとなると共に、その表面も従来の
ような凹凸などの荒れのない平滑な面となり、良好なモ
フォロジーを得ることが可能になる。従って、このよう
なプロセス技術を用いて作製する半導体デバイスの特性
や信頼性を向上することができる。
なモフォロジーをもつエッチング表面が再成長界面とな
るため、この再成長界面上に形成されるＣＹ層１４の品
質は充分に良好なものとなると共に、その表面も従来の
ような凹凸などの荒れのない平滑な面となり、良好なモ
フォロジーを得ることが可能になる。従って、このよう
なプロセス技術を用いて作製する半導体デバイスの特性
や信頼性を向上することができる。
【００２４】（第２の実施形態）図４は本発明の第２の
実施形態に係る半導体デバイスの製造プロセス、即ち２
種類のIII族元素Ａ、Ｂをそれぞれに含む複数のIII-Ｖ
族２元化合物半導体層であるＡＸ層及びＢＸのなす表面
に対するiｎ−situエッチングによる表面処理及びその
後の結晶成長のプロセスを説明するための概略工程断面
図である。なお、上記第１の実施形態の図２及び図３は
本実施形態の説明においてもそのまま流用する。
実施形態に係る半導体デバイスの製造プロセス、即ち２
種類のIII族元素Ａ、Ｂをそれぞれに含む複数のIII-Ｖ
族２元化合物半導体層であるＡＸ層及びＢＸのなす表面
に対するiｎ−situエッチングによる表面処理及びその
後の結晶成長のプロセスを説明するための概略工程断面
図である。なお、上記第１の実施形態の図２及び図３は
本実施形態の説明においてもそのまま流用する。
【００２５】先ず、図４（ａ）に示されるように、半導
体基板２１上に、III族元素ＡとＶ族元素ＸとからなるI
II -Ｖ族２元化合物半導体層であるＡＸ層２２、及びII
I族元素ＢとＶ族元素ＸとからなるIII -Ｖ族２元化合物
半導体層であるＢＸ層２３を順に結晶成長する。続い
て、上層のＢＸ層２３上に、所定の形状にパターニング
したマスク材２４を形成した後、このマスク材２４を用
いたウエットエッチングによりＢＸ層２３及びＡＸ層２
２を半導体基板２１表面が露出するまで選択エッチング
して、ＢＸ層２３及びＡＸ層２２が積層されたメサ形状
を形成する。
体基板２１上に、III族元素ＡとＶ族元素ＸとからなるI
II -Ｖ族２元化合物半導体層であるＡＸ層２２、及びII
I族元素ＢとＶ族元素ＸとからなるIII -Ｖ族２元化合物
半導体層であるＢＸ層２３を順に結晶成長する。続い
て、上層のＢＸ層２３上に、所定の形状にパターニング
したマスク材２４を形成した後、このマスク材２４を用
いたウエットエッチングによりＢＸ層２３及びＡＸ層２
２を半導体基板２１表面が露出するまで選択エッチング
して、ＢＸ層２３及びＡＸ層２２が積層されたメサ形状
を形成する。
【００２６】なお、このエッチングの終了後、そのエッ
チング面を大気中に晒すと、半導体基板２１、ＡＸ層２
２、及びＢＸ層２３の露出した表面には表面酸化によっ
て形成される自然酸化膜２５が生成する。次いで、この
ＢＸ層２３及びＡＸ層２２からなるメサ形状の積層体が
形成された半導体基板２１を例えばＭＯＣＶＤ装置のリ
アクタ内にセットし、上記第１の実施形態の場合と同様
に、Ｘを含有するＶ族原料ガスを供給しつつ加熱し、所
定の高温度にまで昇温させる（昇温プロセス）。
チング面を大気中に晒すと、半導体基板２１、ＡＸ層２
２、及びＢＸ層２３の露出した表面には表面酸化によっ
て形成される自然酸化膜２５が生成する。次いで、この
ＢＸ層２３及びＡＸ層２２からなるメサ形状の積層体が
形成された半導体基板２１を例えばＭＯＣＶＤ装置のリ
アクタ内にセットし、上記第１の実施形態の場合と同様
に、Ｘを含有するＶ族原料ガスを供給しつつ加熱し、所
定の高温度にまで昇温させる（昇温プロセス）。
【００２７】続いて、図２に示されるように、同一のリ
アクタ内に所定のエッチングガスを導入し、図４（ｂ）
に示されるように、ＡＸ層２２及びＢＸ層２３の側壁面
並びに半導体基板２１表面をスライト・エッチングする
と共に、その表面に生成している自然酸化膜１３を除去
する表面処理を施すが、このときも、上記第１の実施形
態の場合と同様にして、エッチングガスの導入と同時
に、２種類のIII族元素Ａ、Ｂのうち、このエッチング
ガスに対して相対的にエッチングされ易い方の２元化合
物を構成するIII族元素を含有するIII族原料ガスを導入
する。
アクタ内に所定のエッチングガスを導入し、図４（ｂ）
に示されるように、ＡＸ層２２及びＢＸ層２３の側壁面
並びに半導体基板２１表面をスライト・エッチングする
と共に、その表面に生成している自然酸化膜１３を除去
する表面処理を施すが、このときも、上記第１の実施形
態の場合と同様にして、エッチングガスの導入と同時
に、２種類のIII族元素Ａ、Ｂのうち、このエッチング
ガスに対して相対的にエッチングされ易い方の２元化合
物を構成するIII族元素を含有するIII族原料ガスを導入
する。
【００２８】こうして、ＡＸ層２２とＢＸ層２３のエッ
チングレートが実効的に等しくなるようにし、従来のよ
うな両者の側壁面に対する横方向のエッチングレートの
差に起因する両者の側壁部の境界における段差の発生を
抑制する（エッチング処理プロセス）。次いで、上記第
１の実施形態の場合と同様、エッチングガスの供給を停
止した後、Ｘを含有するＶ族原料ガスの供給をＶ族元素
Ｙを含有するＶ族原料ガスの供給に切り替ると共に、Ｂ
を含有するIII族原料ガスの供給をIII族元素Ｃを含有す
るIII族原料ガスの供給に切り替える。こうして図４
（ｃ）に示されるように、Ｃを含有するIII族原料ガス
とＹを含有するＶ族原料ガスとの熱分解反応により、露
出したＡＸ層２２及びＢＸ層２３の側壁面並びに半導体
基板２１表面を被覆するIII-Ｖ族２元化合物半導体ＣＹ
層２６を形成する（結晶成長プロセス）。
チングレートが実効的に等しくなるようにし、従来のよ
うな両者の側壁面に対する横方向のエッチングレートの
差に起因する両者の側壁部の境界における段差の発生を
抑制する（エッチング処理プロセス）。次いで、上記第
１の実施形態の場合と同様、エッチングガスの供給を停
止した後、Ｘを含有するＶ族原料ガスの供給をＶ族元素
Ｙを含有するＶ族原料ガスの供給に切り替ると共に、Ｂ
を含有するIII族原料ガスの供給をIII族元素Ｃを含有す
るIII族原料ガスの供給に切り替える。こうして図４
（ｃ）に示されるように、Ｃを含有するIII族原料ガス
とＹを含有するＶ族原料ガスとの熱分解反応により、露
出したＡＸ層２２及びＢＸ層２３の側壁面並びに半導体
基板２１表面を被覆するIII-Ｖ族２元化合物半導体ＣＹ
層２６を形成する（結晶成長プロセス）。
【００２９】このとき、下地をなすＢＸ層２４及びＡＸ
層２２の側壁面が両者の境界における段差の形成を抑制
した再成長界面となるため、この上に形成されたＣＹ層
２６の品質は従来のような両者の境界に形成される段差
に起因する結晶欠陥等のない良好なものにすることが可
能になる。従って、このようなプロセス技術を用いて作
製する半導体デバイスの特性を向上することができる。
層２２の側壁面が両者の境界における段差の形成を抑制
した再成長界面となるため、この上に形成されたＣＹ層
２６の品質は従来のような両者の境界に形成される段差
に起因する結晶欠陥等のない良好なものにすることが可
能になる。従って、このようなプロセス技術を用いて作
製する半導体デバイスの特性を向上することができる。
【００３０】なお、上記第１及び第２の実施形態の結晶
成長プロセスにおいてＣＹ層１４、２６を形成する代わ
りに、III-Ｖ族２元化合物半導体ＢＹ層を形成する場合
には、Ｘを含有するＶ族原料ガスの供給をＹを含有する
Ｖ族原料ガスの供給に切り替るだけで、Ｂを含有するII
I族原料ガスの供給は切り替えることなくそのまま継続
すればよい。また、III-Ｖ族２元化合物半導体ＣＸ層を
形成する場合には、Ｘを含有するＶ族原料ガスの供給は
そのまま継続して、Ｂを含有するIII族原料ガスの供給
をＣを含有するIII族原料ガスの供給に切り替えるだけ
で。また、ＢＸ層を形成する場合には、Ｘを含有するＶ
族原料ガスの供給もＢを含有するIII族原料ガスの供給
も共にそのまま継続すればよい。
成長プロセスにおいてＣＹ層１４、２６を形成する代わ
りに、III-Ｖ族２元化合物半導体ＢＹ層を形成する場合
には、Ｘを含有するＶ族原料ガスの供給をＹを含有する
Ｖ族原料ガスの供給に切り替るだけで、Ｂを含有するII
I族原料ガスの供給は切り替えることなくそのまま継続
すればよい。また、III-Ｖ族２元化合物半導体ＣＸ層を
形成する場合には、Ｘを含有するＶ族原料ガスの供給は
そのまま継続して、Ｂを含有するIII族原料ガスの供給
をＣを含有するIII族原料ガスの供給に切り替えるだけ
で。また、ＢＸ層を形成する場合には、Ｘを含有するＶ
族原料ガスの供給もＢを含有するIII族原料ガスの供給
も共にそのまま継続すればよい。
【００３１】
【実施例】（第１の実施例）本実施例は、上記第１の実
施形態に対応するものである。先ず、図５（ａ）に示さ
れるように、ＩｎＰ基板３１上に、２種類のIII族元素
Ａｌ、Ｉｎをそれぞれに含むIII−Ｖ族２元化合物半導
体であるＡｌＡｓとＩｎＡｓとの混晶であるIII -Ｖ族
３元化合物半導体ＡｌＩｎＡｓ層３２を厚さ１００ｎｍ
に結晶成長した後、大気中に放置した。このため、Ａｌ
ＩｎＡｓ層３２表面には、表面酸化によって自然酸化膜
のＡｌＯX膜３３が形成された。
施形態に対応するものである。先ず、図５（ａ）に示さ
れるように、ＩｎＰ基板３１上に、２種類のIII族元素
Ａｌ、Ｉｎをそれぞれに含むIII−Ｖ族２元化合物半導
体であるＡｌＡｓとＩｎＡｓとの混晶であるIII -Ｖ族
３元化合物半導体ＡｌＩｎＡｓ層３２を厚さ１００ｎｍ
に結晶成長した後、大気中に放置した。このため、Ａｌ
ＩｎＡｓ層３２表面には、表面酸化によって自然酸化膜
のＡｌＯX膜３３が形成された。
【００３２】次いで、このＡｌＩｎＡｓ層３２が形成さ
れたＩｎＰ基板３１をＭＯＣＶＤ装置のリアクタ内にセ
ットし、Ｖ族原料ガスであるＡｓＨ3を供給しつつ、そ
の雰囲気下において加熱し６００℃まで昇温させた。次
いで、同一のリアクタ内に、ハロゲン系のエッチングガ
スとしてのＣＢｒ4を導入すると同時に、このＣＢｒ4に
対して相対的にエッチングされ易い方の２元化合物Ｉｎ
Ａｓを構成するＩｎを含有するIII族原料ガスとしてＴ
ＭＩｎを導入した。こうして、図５（ｂ）に示されるよ
うに、ＡｌＩｎＡｓ層３２表面をスライト・エッチング
すると共に、その表面に生成している自然酸化膜１３を
除去する表面処理を施した。なお、このときのＡｓＨ3
圧下におけるＣＢｒ4の供給量は、０．４μｍｏｌ／ｍ
ｉｎに設定した。また、ＡｌＩｎＡｓ層３２表面のエッ
チング除去された部分を符号３４で表す。
れたＩｎＰ基板３１をＭＯＣＶＤ装置のリアクタ内にセ
ットし、Ｖ族原料ガスであるＡｓＨ3を供給しつつ、そ
の雰囲気下において加熱し６００℃まで昇温させた。次
いで、同一のリアクタ内に、ハロゲン系のエッチングガ
スとしてのＣＢｒ4を導入すると同時に、このＣＢｒ4に
対して相対的にエッチングされ易い方の２元化合物Ｉｎ
Ａｓを構成するＩｎを含有するIII族原料ガスとしてＴ
ＭＩｎを導入した。こうして、図５（ｂ）に示されるよ
うに、ＡｌＩｎＡｓ層３２表面をスライト・エッチング
すると共に、その表面に生成している自然酸化膜１３を
除去する表面処理を施した。なお、このときのＡｓＨ3
圧下におけるＣＢｒ4の供給量は、０．４μｍｏｌ／ｍ
ｉｎに設定した。また、ＡｌＩｎＡｓ層３２表面のエッ
チング除去された部分を符号３４で表す。
【００３３】次いで、ＡｌＩｎＡｓ層３２のエッチング
表面のモフォロジーを評価するために、図５（ｃ）に示
されるように、エッチング処理終了後、連続して同一の
リアクタ内において、ＡｌＩｎＡｓ層３２のエッチング
表面を再成長界面とし、その上にＧａＩｎＡｓＰ系のＭ
ＱＷ（多重量子井戸）層３５、及び厚さ３００ｎｍのＩ
ｎＰ層３６を順に結晶成長させて、発光デバイス用の積
層構造を作製した。
表面のモフォロジーを評価するために、図５（ｃ）に示
されるように、エッチング処理終了後、連続して同一の
リアクタ内において、ＡｌＩｎＡｓ層３２のエッチング
表面を再成長界面とし、その上にＧａＩｎＡｓＰ系のＭ
ＱＷ（多重量子井戸）層３５、及び厚さ３００ｎｍのＩ
ｎＰ層３６を順に結晶成長させて、発光デバイス用の積
層構造を作製した。
【００３４】これは、この積層構造のＭＱＷのＰＬ（Ph
otoluminescence）光強度や半値幅の測定がＡｌＩｎＡ
ｓ層３２のエッチング表面のモフォロジーを評価する手
段になり得るためである。即ち、積層構造のＧａＩｎＡ
ｓＰ系のＭＱＷ層３５から発光される例えば波長１５５
０ｎｍのＰＬ光がその下地をなすＡｌＩｎＡｓ層３２の
表面モフォロジーによる影響を受け、その平滑性や荒れ
の程度によってＰＬ光強度や半値幅が大幅に変化するこ
とを利用して、そのＰＬ光強度や半値幅の測定結果から
ＡｌＩｎＡｓ層３２のエッチング表面のモフォロジーを
評価することができる。
otoluminescence）光強度や半値幅の測定がＡｌＩｎＡ
ｓ層３２のエッチング表面のモフォロジーを評価する手
段になり得るためである。即ち、積層構造のＧａＩｎＡ
ｓＰ系のＭＱＷ層３５から発光される例えば波長１５５
０ｎｍのＰＬ光がその下地をなすＡｌＩｎＡｓ層３２の
表面モフォロジーによる影響を受け、その平滑性や荒れ
の程度によってＰＬ光強度や半値幅が大幅に変化するこ
とを利用して、そのＰＬ光強度や半値幅の測定結果から
ＡｌＩｎＡｓ層３２のエッチング表面のモフォロジーを
評価することができる。
【００３５】先ず、ＭＱＷのＰＬ光強度とエッチング時
におけるＴＭＩｎの供給量との関係から、ＰＬ光強度の
ＴＭＩｎ供給量依存性を調べた。その結果、図６のグラ
フに示されるように、エッチング時間を５ｍｉｎに設定
し、ＴＭＩｎの供給量を０〜１．２μｍｏｌ／ｍｉｎの
範囲で変化させたところ、ＴＭＩｎの供給量が０．６μ
ｍｏｌ／ｍｉｎのときにＰＬ光強度が最大となった。
におけるＴＭＩｎの供給量との関係から、ＰＬ光強度の
ＴＭＩｎ供給量依存性を調べた。その結果、図６のグラ
フに示されるように、エッチング時間を５ｍｉｎに設定
し、ＴＭＩｎの供給量を０〜１．２μｍｏｌ／ｍｉｎの
範囲で変化させたところ、ＴＭＩｎの供給量が０．６μ
ｍｏｌ／ｍｉｎのときにＰＬ光強度が最大となった。
【００３６】このことから、ＡｌＩｎＡｓ層３２表面の
エッチングの際、供給量０．６μｍｏｌ／ｍｉｎのＴＭ
Ｉｎから供給されるＩｎの量が、エッチングによって表
面から脱離するＩｎＡｓとＡｌＡｓとの差、即ち相対的
に大きなＩｎＡｓの脱離量から相対的に小さなＡｌＡｓ
の脱離量を引いた値と略一致するためであると推測され
る。なお、Ｖ族元素のＡｓは雰囲気ガスＡｓＨ3から充
分な量が供給されている。
エッチングの際、供給量０．６μｍｏｌ／ｍｉｎのＴＭ
Ｉｎから供給されるＩｎの量が、エッチングによって表
面から脱離するＩｎＡｓとＡｌＡｓとの差、即ち相対的
に大きなＩｎＡｓの脱離量から相対的に小さなＡｌＡｓ
の脱離量を引いた値と略一致するためであると推測され
る。なお、Ｖ族元素のＡｓは雰囲気ガスＡｓＨ3から充
分な量が供給されている。
【００３７】また、比較のために、ＩｎＰ基板上に厚さ
１００ｎｍのＡｌＩｎＡｓ層を結晶成長した後、大気中
に曝露することなく連続して、このＡｌＩｎＡｓ層３２
表面上にＧａＩｎＡｓＰ系のＭＱＷ層及びＩｎＰ層を結
晶成長させて同一の積層構造を作製し、そのＰＬ光強度
を測定した。この場合、ＡｌＩｎＡｓ層表面はＡｌＯ X
等の酸化膜が形成されていない理想的な状態と考えられ
る。そして、本実施例のＴＭＩｎの供給量が０．６μｍ
ｏｌ／ｍｉｎの場合のＰＬ光強度をこの比較例の場合の
ＰＬ光強度と比較したところ、全く遜色のないものであ
った。
１００ｎｍのＡｌＩｎＡｓ層を結晶成長した後、大気中
に曝露することなく連続して、このＡｌＩｎＡｓ層３２
表面上にＧａＩｎＡｓＰ系のＭＱＷ層及びＩｎＰ層を結
晶成長させて同一の積層構造を作製し、そのＰＬ光強度
を測定した。この場合、ＡｌＩｎＡｓ層表面はＡｌＯ X
等の酸化膜が形成されていない理想的な状態と考えられ
る。そして、本実施例のＴＭＩｎの供給量が０．６μｍ
ｏｌ／ｍｉｎの場合のＰＬ光強度をこの比較例の場合の
ＰＬ光強度と比較したところ、全く遜色のないものであ
った。
【００３８】従って、本実施例のエッチング処理の際
に、ＴＭＩｎを供給し、その供給量を０．６μｍｏｌ／
ｍｉｎとすることにより、そのエッチング表面（再成長
界面）を略理想的なモフォロジーとすることが可能とな
り、その上に成長させたＭＱＷ層３５の結晶性等の品質
の向上や光学的特性の向上を確認することができた。続
いて、ＭＱＷのＰＬ光強度のエッチング時間依存性を調
べた。その結果、図７のグラフに示されるように、ＴＭ
Ｉｎの供給量を０．６μｍｏｌ／ｍｉｎに設定し、エッ
チング時間を０〜２２ｍｉｎの範囲で変化させところ、
エッチング時間が３〜１５ｍｉｎの範囲において高い光
強度レベルを維持し、５ｍｉｎに達するとＰＬ光強度は
最大強度レベルになり、１５ｍｉｎ以上になるとＰＬ光
強度は明らかに低減する傾向を示した。
に、ＴＭＩｎを供給し、その供給量を０．６μｍｏｌ／
ｍｉｎとすることにより、そのエッチング表面（再成長
界面）を略理想的なモフォロジーとすることが可能とな
り、その上に成長させたＭＱＷ層３５の結晶性等の品質
の向上や光学的特性の向上を確認することができた。続
いて、ＭＱＷのＰＬ光強度のエッチング時間依存性を調
べた。その結果、図７のグラフに示されるように、ＴＭ
Ｉｎの供給量を０．６μｍｏｌ／ｍｉｎに設定し、エッ
チング時間を０〜２２ｍｉｎの範囲で変化させところ、
エッチング時間が３〜１５ｍｉｎの範囲において高い光
強度レベルを維持し、５ｍｉｎに達するとＰＬ光強度は
最大強度レベルになり、１５ｍｉｎ以上になるとＰＬ光
強度は明らかに低減する傾向を示した。
【００３９】このように、エッチング時間については、
３〜１５ｍｉｎといったある程度の時間エッチングすれ
ば、ＡｌＩｎＡｓ層３２のエッチング表面は非常に良好
なモフォロジーとなり、その上に成長させたＭＱＷ層３
５の結晶性等の品質の向上やその光学的特性の向上を確
認することができた。更に、ＡｌＩｎＡｓ層３２のエッ
チング表面における各種の不純物濃度について、ＳＩＭ
Ｓを用いて測定した。その結果、酸素については、弐桁
以上の低減が見られた。また、炭素については、エッチ
ングガスＣＢｒ4からの汚染を危惧したが、ＣＢｒ4の供
給量に対する依存性は全く見られず、問題ないことが判
明した。また、他の不純物、例えばシリコン等について
も、全く問題ないことが判明した。
３〜１５ｍｉｎといったある程度の時間エッチングすれ
ば、ＡｌＩｎＡｓ層３２のエッチング表面は非常に良好
なモフォロジーとなり、その上に成長させたＭＱＷ層３
５の結晶性等の品質の向上やその光学的特性の向上を確
認することができた。更に、ＡｌＩｎＡｓ層３２のエッ
チング表面における各種の不純物濃度について、ＳＩＭ
Ｓを用いて測定した。その結果、酸素については、弐桁
以上の低減が見られた。また、炭素については、エッチ
ングガスＣＢｒ4からの汚染を危惧したが、ＣＢｒ4の供
給量に対する依存性は全く見られず、問題ないことが判
明した。また、他の不純物、例えばシリコン等について
も、全く問題ないことが判明した。
【００４０】（第２の実施例）本実施例は、上記第２の
実施形態に対応するものである。先ず、図８（ａ）に示
されるように、III族元素Ｇａを含むIII -Ｖ族化合物半
導体基板であるｎ−ＧａＡｓ基板４１上に、２種類のII
I族元素Ａｌ、Ｇａをそれぞれに含むIII -Ｖ族の３元又
は２元化合物半導体層である厚さ１５００ｎｍのｎ−Ａ
ｌＧａＡｓ（Ａｌ＝０．５）層及び厚さ３０ｎｍのｎ−
ＡｌＧａＡｓ（Ａｌ＝０．３）層を順に積層したｎ−Ａ
ｌＧａＡｓ層４２、厚さ５ｎｍのＧａＡｓ井戸層と厚さ
１０ｎｍのＡｌＧａＡｓ障壁層とを交互に積層した井戸
数５のＧａＡｓ／ＡｌＧａＡｓ系のＭＱＷ層４３、厚さ
３０ｎｍのｐ−ＡｌＧａＡｓ（Ａｌ＝０．３）層及び厚
さ１５００ｎｍのｐ−ＡｌＧａＡｓ（Ａｌ＝０．５）層
を順に積層したｐ−ＡｌＧａＡｓ層４４、並びに厚さ３
００ｎｍのｐ−ＧａＡｓ層４５を順に結晶成長した。
実施形態に対応するものである。先ず、図８（ａ）に示
されるように、III族元素Ｇａを含むIII -Ｖ族化合物半
導体基板であるｎ−ＧａＡｓ基板４１上に、２種類のII
I族元素Ａｌ、Ｇａをそれぞれに含むIII -Ｖ族の３元又
は２元化合物半導体層である厚さ１５００ｎｍのｎ−Ａ
ｌＧａＡｓ（Ａｌ＝０．５）層及び厚さ３０ｎｍのｎ−
ＡｌＧａＡｓ（Ａｌ＝０．３）層を順に積層したｎ−Ａ
ｌＧａＡｓ層４２、厚さ５ｎｍのＧａＡｓ井戸層と厚さ
１０ｎｍのＡｌＧａＡｓ障壁層とを交互に積層した井戸
数５のＧａＡｓ／ＡｌＧａＡｓ系のＭＱＷ層４３、厚さ
３０ｎｍのｐ−ＡｌＧａＡｓ（Ａｌ＝０．３）層及び厚
さ１５００ｎｍのｐ−ＡｌＧａＡｓ（Ａｌ＝０．５）層
を順に積層したｐ−ＡｌＧａＡｓ層４４、並びに厚さ３
００ｎｍのｐ−ＧａＡｓ層４５を順に結晶成長した。
【００４１】続いて、このｐ−ＧａＡｓ層４５上にＳｉ
Ｎ膜４６を堆積した後、このＳｉＮ膜４６を幅５μｍの
ストライプ状にパターニングした。そして、このストラ
イプ状のＳｉＮ膜４６をマスクとし、硫酸系エッチャン
トを用いたウエットエッチングにより、積層されたｐ−
ＧａＡｓ層４５、ｐ−ＡｌＧａＡｓ層４４、ＭＱＷ層４
３、及びｎ−ＡｌＧａＡｓ層４２をｎ−ＧａＡｓ基板４
１表面に達するまで選択的にエッチングして、図面の奥
行き方向に延在するリッジ構造４７を形成した。なお、
このウエットエッチング後に、露出するエッチング面を
大気に曝露した際の表面酸化によって形成される自然酸
化膜は、その図示を省略する。
Ｎ膜４６を堆積した後、このＳｉＮ膜４６を幅５μｍの
ストライプ状にパターニングした。そして、このストラ
イプ状のＳｉＮ膜４６をマスクとし、硫酸系エッチャン
トを用いたウエットエッチングにより、積層されたｐ−
ＧａＡｓ層４５、ｐ−ＡｌＧａＡｓ層４４、ＭＱＷ層４
３、及びｎ−ＡｌＧａＡｓ層４２をｎ−ＧａＡｓ基板４
１表面に達するまで選択的にエッチングして、図面の奥
行き方向に延在するリッジ構造４７を形成した。なお、
このウエットエッチング後に、露出するエッチング面を
大気に曝露した際の表面酸化によって形成される自然酸
化膜は、その図示を省略する。
【００４２】次いで、このリッジ構造４７が形成された
ｎ−ＧａＡｓ基板４１をＭＯＣＶＤ装置のリアクタ内に
セットし、Ｖ族原料ガスであるＡｓＨ3を供給しつつ、
その雰囲気下において加熱し６５０℃まで昇温させた。
次いで、同一のリアクタ内に、ハロゲン系のエッチング
ガスとしてのＣＢｒ4を導入すると同時に、このＣＢｒ4
に対して相対的にエッチングされ易い方の２元化合物Ｇ
ａＡｓを構成するＧａを含有するIII族原料ガスとして
ＴＭＧａ（TriMethyl Gallium：トリメチルガリウム）
を導入した。こうして、図８（ｂ）に示されるように、
リッジ構造４７の側壁表面をスライト・エッチングする
と共に、その表面に生成している酸化膜を除去する表面
処理を施した。なお、このときのＡｓＨ3圧下における
ＣＢｒ4の供給量は、０．４μｍｏｌ／ｍｉｎに設定
し、エッチング時間は５ｍｉｎとした。また、リッジ構
造４７の側壁表面及びｎ−ＧａＡｓ基板４１表面のエッ
チング除去された部分を符号４８で表す。
ｎ−ＧａＡｓ基板４１をＭＯＣＶＤ装置のリアクタ内に
セットし、Ｖ族原料ガスであるＡｓＨ3を供給しつつ、
その雰囲気下において加熱し６５０℃まで昇温させた。
次いで、同一のリアクタ内に、ハロゲン系のエッチング
ガスとしてのＣＢｒ4を導入すると同時に、このＣＢｒ4
に対して相対的にエッチングされ易い方の２元化合物Ｇ
ａＡｓを構成するＧａを含有するIII族原料ガスとして
ＴＭＧａ（TriMethyl Gallium：トリメチルガリウム）
を導入した。こうして、図８（ｂ）に示されるように、
リッジ構造４７の側壁表面をスライト・エッチングする
と共に、その表面に生成している酸化膜を除去する表面
処理を施した。なお、このときのＡｓＨ3圧下における
ＣＢｒ4の供給量は、０．４μｍｏｌ／ｍｉｎに設定
し、エッチング時間は５ｍｉｎとした。また、リッジ構
造４７の側壁表面及びｎ−ＧａＡｓ基板４１表面のエッ
チング除去された部分を符号４８で表す。
【００４３】このエッチング処理プロセスにおいて、一
般にはＧａＡｓのエッチングレートがＡｌＡｓのエッチ
ングレートよりも高いものの、ここでは雰囲気ガスとし
てのＡｓＨ3から充分な量のＡｓが供給されると共に、
ＧａＡｓとＡｌＡｓとのエッチングレートの差に対応す
る量のＧａを含有するＴＭＧａが供給されることから、
ＧａＡｓとＡｌＡｓのエッチングレートは実効的に等し
くなっている。このため、リッジ構造４７の積層された
化合物半導体層の各境界に形成される段差を極めて微小
なものに抑制することができる。
般にはＧａＡｓのエッチングレートがＡｌＡｓのエッチ
ングレートよりも高いものの、ここでは雰囲気ガスとし
てのＡｓＨ3から充分な量のＡｓが供給されると共に、
ＧａＡｓとＡｌＡｓとのエッチングレートの差に対応す
る量のＧａを含有するＴＭＧａが供給されることから、
ＧａＡｓとＡｌＡｓのエッチングレートは実効的に等し
くなっている。このため、リッジ構造４７の積層された
化合物半導体層の各境界に形成される段差を極めて微小
なものに抑制することができる。
【００４４】このことは、リッジ構造４７の側壁表面の
状態を従来のプロセスの場合を示す図９と比較するとよ
り明確になる。即ち、図９においては、ＴＭＧａが供給
されないため、ＧａＡｓのエッチングレートがＡｌＡｓ
のエッチングレートよりも高いことをそのまま反映し
て、リッジ構造４７におけるｐ−ＧａＡｓ層４５、ＭＱ
Ｗ層４３及びｎ−ＧａＡｓ基板４１の側壁表面に対する
サイドエッチングの進行がｐ−ＡｌＧａＡｓ層４４及び
ｎ−ＡｌＧａＡｓ層４２の側壁表面に対するそれよりも
速くなり、前者の側壁表面に大きな窪みが形成される。
従って、リッジ構造４７の積層された化合物半導体層の
各境界に大きな段差が形成されることになる。なお、図
９における符号４８ａは、リッジ構造４７の側壁表面及
びｎ−ＧａＡｓ基板４１表面のエッチング除去された部
分を表す。
状態を従来のプロセスの場合を示す図９と比較するとよ
り明確になる。即ち、図９においては、ＴＭＧａが供給
されないため、ＧａＡｓのエッチングレートがＡｌＡｓ
のエッチングレートよりも高いことをそのまま反映し
て、リッジ構造４７におけるｐ−ＧａＡｓ層４５、ＭＱ
Ｗ層４３及びｎ−ＧａＡｓ基板４１の側壁表面に対する
サイドエッチングの進行がｐ−ＡｌＧａＡｓ層４４及び
ｎ−ＡｌＧａＡｓ層４２の側壁表面に対するそれよりも
速くなり、前者の側壁表面に大きな窪みが形成される。
従って、リッジ構造４７の積層された化合物半導体層の
各境界に大きな段差が形成されることになる。なお、図
９における符号４８ａは、リッジ構造４７の側壁表面及
びｎ−ＧａＡｓ基板４１表面のエッチング除去された部
分を表す。
【００４５】勿論、理論的にはリッジ構造４７の側壁表
面における微小な段差をも完全になくし、積層された化
合物半導体層の各境界が完全に面一状態となるようにす
ることが可能であるが、実際の製造プロセスにおいて
は、ＣＢｒ4の供給量を高精度に制御して、段差が完全
になくなった理想的な表面状態を実現することは容易で
はない。そして、段差を完全になくさなくとも、本実施
例のようにきわめて微小なものに抑制することによって
も、後述する従来のような大きな段差に起因する結晶欠
陥等の発生を充分に抑制することは可能である。
面における微小な段差をも完全になくし、積層された化
合物半導体層の各境界が完全に面一状態となるようにす
ることが可能であるが、実際の製造プロセスにおいて
は、ＣＢｒ4の供給量を高精度に制御して、段差が完全
になくなった理想的な表面状態を実現することは容易で
はない。そして、段差を完全になくさなくとも、本実施
例のようにきわめて微小なものに抑制することによって
も、後述する従来のような大きな段差に起因する結晶欠
陥等の発生を充分に抑制することは可能である。
【００４６】次いで、図８（ｃ）に示されるように、同
一のリアクタ内において、ＳｉＮ膜４６をマスクとする
選択的な結晶成長を行い、リッジ構造４７を挟む両側に
ｐ−ＡｌＧａＡｓ層４９ａ及びｎ−ＡｌＧａＡｓ層４９
ｂを順に積層して、ｐｎキャリアブロック層４９を埋め
込み形成する。このとき、下地をなすリッジ構造４７の
側壁表面の積層された化合物半導体層の各境界における
段差は極めて微小なものに抑制されているため、このよ
うな下地表面を再成長界面として結晶成長したｐｎキャ
リアブロック層４９の品質は、従来のような大きな段差
に起因する結晶欠陥等のない良好なものとすることが可
能になる。
一のリアクタ内において、ＳｉＮ膜４６をマスクとする
選択的な結晶成長を行い、リッジ構造４７を挟む両側に
ｐ−ＡｌＧａＡｓ層４９ａ及びｎ−ＡｌＧａＡｓ層４９
ｂを順に積層して、ｐｎキャリアブロック層４９を埋め
込み形成する。このとき、下地をなすリッジ構造４７の
側壁表面の積層された化合物半導体層の各境界における
段差は極めて微小なものに抑制されているため、このよ
うな下地表面を再成長界面として結晶成長したｐｎキャ
リアブロック層４９の品質は、従来のような大きな段差
に起因する結晶欠陥等のない良好なものとすることが可
能になる。
【００４７】その後、ＳｉＮ膜４６を除去し、更にリッ
ジ構造４７のｐ−ＧａＡｓ層４５上面にｐ側電極（図示
せず）を形成し、ｎ−ＧａＡｓ基板４１裏面にｎ側電極
（図示せず）を形成して、発光デバイスを作製した。そ
して、こうして作製した発光デバイスについて動作試験
を行い、その信頼性を調べたところ、上記図９に示され
るような従来の方法を用いて作製したものよりも優れた
信頼性が得られることを確認することができた。
ジ構造４７のｐ−ＧａＡｓ層４５上面にｐ側電極（図示
せず）を形成し、ｎ−ＧａＡｓ基板４１裏面にｎ側電極
（図示せず）を形成して、発光デバイスを作製した。そ
して、こうして作製した発光デバイスについて動作試験
を行い、その信頼性を調べたところ、上記図９に示され
るような従来の方法を用いて作製したものよりも優れた
信頼性が得られることを確認することができた。
【００４８】なお、上記第１及び第２の実施例における
ＴＭＩｎ及びＴＭＧａの供給量及びエッチング時間につ
いての最適値は、例えばＭＯＣＶＤ装置のリアクタの室
内形状、エッチングガスの種類、エッチング温度、ＴＭ
Ｉｎ及びＴＭＧａ以外の各種ガスの供給量などの様々な
要件や条件によって変化するものである。そのため、具
体的に最適条件を求めるためには、それぞれの場合にお
ける各種条件を考慮することが必要である。但し、その
場合であっても、基本的な考え方は全く同じである。
ＴＭＩｎ及びＴＭＧａの供給量及びエッチング時間につ
いての最適値は、例えばＭＯＣＶＤ装置のリアクタの室
内形状、エッチングガスの種類、エッチング温度、ＴＭ
Ｉｎ及びＴＭＧａ以外の各種ガスの供給量などの様々な
要件や条件によって変化するものである。そのため、具
体的に最適条件を求めるためには、それぞれの場合にお
ける各種条件を考慮することが必要である。但し、その
場合であっても、基本的な考え方は全く同じである。
【００４９】また、上記第１の実施例においては、異な
る種類のIII族元素を含むIII -Ｖ族３元化合物半導体層
であるＡｌＩｎＡｓ層３２の表面にエッチング処理を施
す場合について説明したが、例えばＡｌＧａＡｓ層や、
ＧａＩｎＡｓ層や、ＡｌＩｎＰ層などのように、異なる
種類のIII族元素として、Ａｌ及びＩｎの代わりに、Ａ
ｌ及びＧａや、Ｇａ及びＩｎを含み、Ｖ族元素としてＡ
ｓの代わりにＰを含んでいるIII -Ｖ族３元化合物半導
体層の表面にエッチング処理を施す場合にも、更には、
例えばＧａＩｎＡｓＰ層などのように、Ｖ族元素を１種
類ではなく２種類含んでいるIII -Ｖ族４元化合物半導
体層の表面にエッチング処理を施す場合にも、本発明を
適用することができる。
る種類のIII族元素を含むIII -Ｖ族３元化合物半導体層
であるＡｌＩｎＡｓ層３２の表面にエッチング処理を施
す場合について説明したが、例えばＡｌＧａＡｓ層や、
ＧａＩｎＡｓ層や、ＡｌＩｎＰ層などのように、異なる
種類のIII族元素として、Ａｌ及びＩｎの代わりに、Ａ
ｌ及びＧａや、Ｇａ及びＩｎを含み、Ｖ族元素としてＡ
ｓの代わりにＰを含んでいるIII -Ｖ族３元化合物半導
体層の表面にエッチング処理を施す場合にも、更には、
例えばＧａＩｎＡｓＰ層などのように、Ｖ族元素を１種
類ではなく２種類含んでいるIII -Ｖ族４元化合物半導
体層の表面にエッチング処理を施す場合にも、本発明を
適用することができる。
【００５０】また、例えばＡｌＧａＩｎＡｓ層などのよ
うに、III族元素を２種類ではなく３種類含んでいるIII
-Ｖ族４元化合物半導体層の表面にエッチング処理を施
す場合であっても同様である。この場合には、ＣＢｒ4
などのハロゲン系のエッチングガスを含めて多くのエッ
チングガスによる２元化合物のエッチングレートを求め
ると、ＩｎＡｓ、ＧａＡｓ、ＡｌＡｓの順にエッチング
レートが高い。このため、ＩｎＡｓとＡｌＡｓとのエッ
チングレートの差に対応する量のＩｎを含有するIII族
元素原料ガス（例えばＴＭＩｎ）及びＧａＡｓとＡｌＡ
ｓとのエッチングレートの差に対応する量のＧａを含有
するIII族元素原料ガス（例えばＴＭＧａ）をそのエッ
チング処理プロセスにおいて供給すればよい。
うに、III族元素を２種類ではなく３種類含んでいるIII
-Ｖ族４元化合物半導体層の表面にエッチング処理を施
す場合であっても同様である。この場合には、ＣＢｒ4
などのハロゲン系のエッチングガスを含めて多くのエッ
チングガスによる２元化合物のエッチングレートを求め
ると、ＩｎＡｓ、ＧａＡｓ、ＡｌＡｓの順にエッチング
レートが高い。このため、ＩｎＡｓとＡｌＡｓとのエッ
チングレートの差に対応する量のＩｎを含有するIII族
元素原料ガス（例えばＴＭＩｎ）及びＧａＡｓとＡｌＡ
ｓとのエッチングレートの差に対応する量のＧａを含有
するIII族元素原料ガス（例えばＴＭＧａ）をそのエッ
チング処理プロセスにおいて供給すればよい。
【００５１】更に、上記第２の実施例においては、異な
る種類のIII族元素をそれぞれに含む複数のIII -Ｖ族化
合物半導体層であるｎ−ＡｌＧａＡｓ層４２、ＧａＡｓ
／ＡｌＧａＡｓ系のＭＱＷ層４３、ｐ−ＡｌＧａＡｓ層
４４、及びｐ−ＧａＡｓ層４５がｐ−ＧａＡｓ層４５上
に順に積層されてなるリッジ構造４７の側壁表面にエッ
チング処理を施す場合について説明したが、このように
ＧａＡｓ層とＡｌＧａＡｓ層とのなす表面にエッチング
処理を施す場合に限定されず、上記第１の実施例の変形
例において例示したような各種類のIII族元素とＶ族元
素とが種々に組み合わされた複数の２元又は３元以上の
III−Ｖ族化合物半導体層のなす表面にエッチング処理
を施す場合にも、本発明を適用することができる。
る種類のIII族元素をそれぞれに含む複数のIII -Ｖ族化
合物半導体層であるｎ−ＡｌＧａＡｓ層４２、ＧａＡｓ
／ＡｌＧａＡｓ系のＭＱＷ層４３、ｐ−ＡｌＧａＡｓ層
４４、及びｐ−ＧａＡｓ層４５がｐ−ＧａＡｓ層４５上
に順に積層されてなるリッジ構造４７の側壁表面にエッ
チング処理を施す場合について説明したが、このように
ＧａＡｓ層とＡｌＧａＡｓ層とのなす表面にエッチング
処理を施す場合に限定されず、上記第１の実施例の変形
例において例示したような各種類のIII族元素とＶ族元
素とが種々に組み合わされた複数の２元又は３元以上の
III−Ｖ族化合物半導体層のなす表面にエッチング処理
を施す場合にも、本発明を適用することができる。
【００５２】
【発明の効果】以上の説明で明らかなように、本発明に
係る半導体デバイスの製造方法によれば、次のような効
果を奏することができる。即ち、請求項１に係る半導体
デバイスの製造方法によれば、異なる種類のIII族元素
を含む２元化合物の混晶からなる半導体層の表面にエッ
チング処理を施す際に、異なる種類のIII族元素を含む
２元化合物のエッチングレートを実効的に等しくするこ
とが可能になるため、エッチング表面の荒れや格子不整
合を抑制して、良好なモフォロジーをもつ半導体層表面
を得ることが可能になる。
係る半導体デバイスの製造方法によれば、次のような効
果を奏することができる。即ち、請求項１に係る半導体
デバイスの製造方法によれば、異なる種類のIII族元素
を含む２元化合物の混晶からなる半導体層の表面にエッ
チング処理を施す際に、異なる種類のIII族元素を含む
２元化合物のエッチングレートを実効的に等しくするこ
とが可能になるため、エッチング表面の荒れや格子不整
合を抑制して、良好なモフォロジーをもつ半導体層表面
を得ることが可能になる。
【００５３】また、請求項２に係る半導体デバイスの製
造方法によれば、異なる種類のIII族元素を含む２元化
合物又はその混晶からなる複数の半導体層のなす表面に
エッチング処理を施す際に、異なる種類のIII族元素を
含む２元化合物のエッチングレートを実効的に等しくす
ることが可能になるため、複数の半導体層の境界に形成
される段差を極めて微小なものに抑制した半導体層表面
を得ることが可能になる。
造方法によれば、異なる種類のIII族元素を含む２元化
合物又はその混晶からなる複数の半導体層のなす表面に
エッチング処理を施す際に、異なる種類のIII族元素を
含む２元化合物のエッチングレートを実効的に等しくす
ることが可能になるため、複数の半導体層の境界に形成
される段差を極めて微小なものに抑制した半導体層表面
を得ることが可能になる。
【００５４】また、請求項４に係る半導体デバイスの製
造方法によれば、上記請求項１又は２におけるエッチン
グ処理後、そのまま同一の結晶成長装置内において、エ
ッチング処理を施した表面上に所定の半導体層を成長さ
せるため、この半導体層の品質を結晶欠陥等のない良好
なものにすると共に、その表面も凹凸などの荒れのない
平滑な面となる良好なモフォロジーを得ることが可能に
なる。
造方法によれば、上記請求項１又は２におけるエッチン
グ処理後、そのまま同一の結晶成長装置内において、エ
ッチング処理を施した表面上に所定の半導体層を成長さ
せるため、この半導体層の品質を結晶欠陥等のない良好
なものにすると共に、その表面も凹凸などの荒れのない
平滑な面となる良好なモフォロジーを得ることが可能に
なる。
【００５５】従って、このような本発明に係る半導体デ
バイスの製造方法を用いて作製する半導体デバイスの特
性を向上することができる。
バイスの製造方法を用いて作製する半導体デバイスの特
性を向上することができる。
【図１】本発明の第１の実施形態に係る半導体デバイス
の製造プロセス、即ち２種類のIII族元素を含むIII-Ｖ
族３元化合物半導体層の表面に対するiｎ−situエッチ
ングによる表面処理及びその後の結晶成長のプロセスを
説明するための概略工程断面図である。
の製造プロセス、即ち２種類のIII族元素を含むIII-Ｖ
族３元化合物半導体層の表面に対するiｎ−situエッチ
ングによる表面処理及びその後の結晶成長のプロセスを
説明するための概略工程断面図である。
【図２】図１に示すプロセスを説明するためのシーケン
ス図である。
ス図である。
【図３】図２に示すエッチング処理プロセスにおける各
III-Ｖ族化合物半導体ＡＸ、ＢＸのエッチングレートの
差を示すグラフである。
III-Ｖ族化合物半導体ＡＸ、ＢＸのエッチングレートの
差を示すグラフである。
【図４】本発明の第２の実施形態に係る半導体デバイス
の製造プロセス、即ち２種類のIII族元素をそれぞれに
含む複数のIII-Ｖ族２元化合物半導体層のなす表面に対
するiｎ−situエッチングによる表面処理及びその後の
結晶成長のプロセスを説明するための概略工程断面図で
ある。
の製造プロセス、即ち２種類のIII族元素をそれぞれに
含む複数のIII-Ｖ族２元化合物半導体層のなす表面に対
するiｎ−situエッチングによる表面処理及びその後の
結晶成長のプロセスを説明するための概略工程断面図で
ある。
【図５】第１の実施例に係る２種類のIII族元素を含むI
II-Ｖ族化合物半導体層の表面に対するiｎ−situエッチ
ングによる表面処理及びその後の結晶成長のプロセスを
説明するための概略工程断面図である。
II-Ｖ族化合物半導体層の表面に対するiｎ−situエッチ
ングによる表面処理及びその後の結晶成長のプロセスを
説明するための概略工程断面図である。
【図６】ＭＱＷのＰＬ光強度とエッチング時のＴＭＩｎ
の供給量との関係を示すグラフである。
の供給量との関係を示すグラフである。
【図７】ＭＱＷのＰＬ光強度とエッチング時間との関係
を示すグラフである。
を示すグラフである。
【図８】第２の実施例に係る２種類のIII族元素をそれ
ぞれに含む複数のIII-Ｖ族化合物半導体層のなす表面に
対するiｎ−situエッチングによる表面処理及びその後
の結晶成長のプロセスを説明するための概略工程断面図
である。
ぞれに含む複数のIII-Ｖ族化合物半導体層のなす表面に
対するiｎ−situエッチングによる表面処理及びその後
の結晶成長のプロセスを説明するための概略工程断面図
である。
【図９】第２の実施例との比較のために従来のプロセス
を説明するための概略工程断面図である。
を説明するための概略工程断面図である。
【図１０】従来の２種類のIII族元素Ａ、Ｂを含むIII-
Ｖ族化合物半導体層であるＡＢＸ層の表面に対するiｎ
−situエッチングによる表面処理及びその後の結晶成長
のプロセスを説明するための概略工程断面図である。
Ｖ族化合物半導体層であるＡＢＸ層の表面に対するiｎ
−situエッチングによる表面処理及びその後の結晶成長
のプロセスを説明するための概略工程断面図である。
【図１１】図１０に示すプロセスを説明するためのシー
ケンス図である。
ケンス図である。
【符号の説明】
１１ 半導体基板
１２ ＡＢＸ層
１３ 自然酸化膜
１４ ＣＹ層
２１ 半導体基板
２２ ＡＸ層
２３ ＢＸ層
２４ マスク材
２５ 自然酸化膜
２６ ＣＹ層
３１ ＩｎＰ基板
３２ ＡｌＩｎＡｓ層
３３ ＡｌＯX膜
３４ ＡｌＩｎＡｓ層表面のエッチング除去された部
分 ３５ ＧａＩｎＡｓＰ系のＭＱＷ層 ３６ ＩｎＰ層 ４１ ｎ−ＧａＡｓ基板 ４２ ｎ−ＡｌＧａＡｓ層 ４３ ＧａＡｓ／ＡｌＧａＡｓ系のＭＱＷ層 ４４ ｐ−ＡｌＧａＡｓ層 ４５ ｐ−ＧａＡｓ層 ４６ ＳｉＮ膜 ４７ リッジ構造 ４８、４８ａ リッジ構造の側壁表面及びｎ−ＧａＡ
ｓ基板表面のエッチング除去された部分 ４９ａ ｐ−ＡｌＧａＡｓ層 ４９ｂ ｎ−ＡｌＧａＡｓ層 ４９ ｐｎキャリアブロック層 ５１ ＩｎＰ基板 ５２ ＡｌＩｎＡｓ層 ５３ ＡｌＯX膜 ５４ ＩｎＰ層
分 ３５ ＧａＩｎＡｓＰ系のＭＱＷ層 ３６ ＩｎＰ層 ４１ ｎ−ＧａＡｓ基板 ４２ ｎ−ＡｌＧａＡｓ層 ４３ ＧａＡｓ／ＡｌＧａＡｓ系のＭＱＷ層 ４４ ｐ−ＡｌＧａＡｓ層 ４５ ｐ−ＧａＡｓ層 ４６ ＳｉＮ膜 ４７ リッジ構造 ４８、４８ａ リッジ構造の側壁表面及びｎ−ＧａＡ
ｓ基板表面のエッチング除去された部分 ４９ａ ｐ−ＡｌＧａＡｓ層 ４９ｂ ｎ−ＡｌＧａＡｓ層 ４９ ｐｎキャリアブロック層 ５１ ＩｎＰ基板 ５２ ＡｌＩｎＡｓ層 ５３ ＡｌＯX膜 ５４ ＩｎＰ層
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F004 AA11 BA19 BD04 CA01 CA02
DA00 DB19 EA34
5F041 CA05 CA36 CA39 CA74
5F045 AA04 AB17 AC02 AD10 AF05
AF12 BB02
5F073 AA22 AA74 CA04 CA12 DA24
Claims (5)
- 【請求項１】 異なる種類のIII族元素を含むIII-Ｖ族
化合物半導体の２元化合物の混晶からなる半導体層の表
面にエッチング処理を施す際に、使用するエッチャント
に対してエッチングレートが相対的に高い方の２元化合
物を構成するIII族元素の原料ガスを、前記エッチャン
トと一緒に供給することを特徴とする半導体デバイスの
製造方法。 - 【請求項２】 異なる種類のIII族元素を含むIII-Ｖ族
化合物半導体の２元化合物又はその混晶からなる複数の
半導体層のなす表面にエッチング処理を施す際に、使用
するエッチャントに対してエッチングレートが相対的に
高い方の２元化合物を構成するIII族元素の原料ガス
を、前記エッチャントと一緒に供給することを特徴とす
る半導体デバイスの製造方法。 - 【請求項３】 前記III族元素の原料ガスの供給量が、
前記異なる種類のIII族元素を含むIII-Ｖ族化合物半導
体の２元化合物の、前記エッチャントに対するエッチン
グレートの差に対応している、請求項１又は２に記載の
半導体デバイスの製造方法。 - 【請求項４】 前記エッチング処理を結晶成長装置内に
おいて行った後、そのまま前記結晶成長装置内におい
て、前記エッチング処理を施した前記表面上に所定の半
導体層を成長させる、請求項１又は２に記載の半導体デ
バイスの製造方法。 - 【請求項５】 前記結晶成長装置として、有機金属化学
気相成長装置を用いる、請求項４記載の半導体デバイス
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001257882A JP4833456B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001257882A JP4833456B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003068715A true JP2003068715A (ja) | 2003-03-07 |
| JP4833456B2 JP4833456B2 (ja) | 2011-12-07 |
Family
ID=19085485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001257882A Expired - Lifetime JP4833456B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4833456B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7968362B2 (en) | 2001-03-27 | 2011-06-28 | Ricoh Company, Ltd. | Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system |
| JP2014212343A (ja) * | 2014-07-16 | 2014-11-13 | ローム株式会社 | 半導体発光素子 |
| US9196808B2 (en) | 2007-04-16 | 2015-11-24 | Rohm Co., Ltd. | Semiconductor light emitting device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63241932A (ja) * | 1987-03-28 | 1988-10-07 | Res Dev Corp Of Japan | 半導体材料のエツチング方法 |
| JPH05234968A (ja) * | 1991-12-20 | 1993-09-10 | Nec Corp | Ｉｉｉ−ｖ族化合物半導体のガスエッチング方法 |
| JPH06232099A (ja) * | 1992-09-10 | 1994-08-19 | Mitsubishi Electric Corp | 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法 |
| JPH0794494A (ja) * | 1993-04-01 | 1995-04-07 | At & T Corp | 化合物半導体デバイスの作製方法 |
-
2001
- 2001-08-28 JP JP2001257882A patent/JP4833456B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63241932A (ja) * | 1987-03-28 | 1988-10-07 | Res Dev Corp Of Japan | 半導体材料のエツチング方法 |
| JPH05234968A (ja) * | 1991-12-20 | 1993-09-10 | Nec Corp | Ｉｉｉ−ｖ族化合物半導体のガスエッチング方法 |
| JPH06232099A (ja) * | 1992-09-10 | 1994-08-19 | Mitsubishi Electric Corp | 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法 |
| JPH0794494A (ja) * | 1993-04-01 | 1995-04-07 | At & T Corp | 化合物半導体デバイスの作製方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7968362B2 (en) | 2001-03-27 | 2011-06-28 | Ricoh Company, Ltd. | Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system |
| US8293555B2 (en) | 2001-03-27 | 2012-10-23 | Ricoh Company, Ltd. | Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system |
| US9196808B2 (en) | 2007-04-16 | 2015-11-24 | Rohm Co., Ltd. | Semiconductor light emitting device |
| US9450145B2 (en) | 2007-04-16 | 2016-09-20 | Rohm Co., Ltd. | Semiconductor light emitting device |
| US9786819B2 (en) | 2007-04-16 | 2017-10-10 | Rohm Co., Ltd. | Semiconductor light emitting device |
| US10032961B2 (en) | 2007-04-16 | 2018-07-24 | Rohm Co., Ltd. | Semiconductor light emitting device |
| US10483435B2 (en) | 2007-04-16 | 2019-11-19 | Rohm Co., Ltd. | Semiconductor light emitting device |
| US11616172B2 (en) | 2007-04-16 | 2023-03-28 | Rohm Co., Ltd. | Semiconductor light emitting device with frosted semiconductor layer |
| JP2014212343A (ja) * | 2014-07-16 | 2014-11-13 | ローム株式会社 | 半導体発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4833456B2 (ja) | 2011-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000040858A (ja) | 光半導体装置、その製造方法、および半導体ウェハ | |
| JP5218117B2 (ja) | 窒化物半導体積層構造及び光半導体装置並びにその製造方法 | |
| EP0612128B1 (en) | Semiconductor laser and method of manufacturing the same | |
| JP2000082863A (ja) | 半導体発光素子の製造方法 | |
| JPH09186396A (ja) | 半導体レーザ素子の製造方法 | |
| JP4751124B2 (ja) | 半導体発光素子を作製する方法 | |
| JP2003068715A (ja) | 半導体デバイスの製造方法 | |
| US20020043209A1 (en) | Method of fabricating compound semiconductor device | |
| US20060222026A1 (en) | Semiconductor laser device and manufacturing method therefor | |
| JP2010182977A (ja) | 窒化物半導体発光素子およびその製造方法 | |
| US4783425A (en) | Fabrication process of semiconductor lasers | |
| JP2003008149A (ja) | 半導体レーザ装置 | |
| JP4186489B2 (ja) | 清浄処理方法および半導体装置の製造方法 | |
| EP0275209B1 (en) | A semi conductor laser device | |
| JP2009212343A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| JP2002190648A (ja) | 半導体素子の製造方法および半導体レーザ素子 | |
| JP2006216752A (ja) | 回折格子の製造方法および半導体レーザ | |
| JP3658229B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH09205254A (ja) | 半導体装置の製造方法および半導体製造装置並びに半導体レーザの製造方法 | |
| JPH10209562A (ja) | 半導体レーザ素子の製造方法 | |
| JP3783244B2 (ja) | Ｉｉｉ−ｖ族化合物半導体発光素子の製造方法 | |
| JPH10190145A (ja) | 半導体装置の製造方法 | |
| JP2005354091A (ja) | Ｉｉｉ−ｖ族化合物半導体発光素子の製造方法 | |
| Barrios | Gallium arsenide based Buried Heterostructure Laser Diodes with Aluminium-free Semi-Insulating materials Regrowth | |
| JP2001274517A (ja) | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050928 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110922 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4833456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |