JP4833456B2 - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP4833456B2 JP4833456B2 JP2001257882A JP2001257882A JP4833456B2 JP 4833456 B2 JP4833456 B2 JP 4833456B2 JP 2001257882 A JP2001257882 A JP 2001257882A JP 2001257882 A JP2001257882 A JP 2001257882A JP 4833456 B2 JP4833456 B2 JP 4833456B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- group iii
- layer
- semiconductor
- binary compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの製造方法に係り、更に詳しくはＡｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等のIII族元素を含むIII-Ｖ族化合物半導体を用いた半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
半導体デバイスの製造プロセスにおいて、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ；有機金属化学気相成長）装置を用いて半導体層を結晶成長させる際にその下地表面に対して行うスライト・エッチング処理、いわゆる表面処理は、その半導体層の良否を左右し、延いてはデバイスの特性や信頼性に大きな影響を与える点から、非常に重要な技術である。
【０００３】
特に、Ａｌを含むIII-Ｖ族化合物半導体層が下地表面に露出している場合、大気や酸化雰囲気による表面酸化によって容易にＡｌの自然酸化膜（ＡｌＯX膜）が形成されることになり、このようにＡｌＯX膜が形成された表面上に半導体層を結晶成長させても、その結晶性が著しく低下する。しかも、このＡｌＯX膜は、半導体結晶成長前に通常行われる高温でのサーマルクリーニングによっても充分に除去することは困難であり、却って高温処理によるデバイス特性の劣化を招くことにもなる。
【０００４】
このような問題を回避するための表面処理方法として、半導体結晶成長を行うＭＯＣＶＤ装置の同一リアクタ内において、その結晶成長直前に例えばＨＣｌやＣＢｒ4等のハロゲン系エッチングガスを用いて下地表面のスライト・エッチングを行う、いわゆるiｎ−situ（その場での）エッチング法がある。
以下、III-Ｖ族化合物半導体層に対するiｎ−situエッチングによる表面処理及びその後の結晶成長について、図１０の工程断面図及び図１１のシーケンス図を用いて説明する。
【０００５】
いま、例えばＩｎＰ基板上にIII−Ｖ族３元化合物半導体であるＡｌＩｎＡｓ層が形成されているサンプルに対して、そのＡｌＩｎＡｓ層上にＩｎＰ層の結晶成長を行うものとする。ここで、結晶成長前のサンプルが大気中に晒された状態に置かれていたとすると、通常の場合、図１０（ａ）に示されるように、ＩｎＰ基板５１上に形成されているＡｌＩｎＡｓ層５２表面には、その表面酸化によって形成されたＡｌの自然酸化膜であるＡｌＯX膜５３が生成した状態となる。
【０００６】
このようなサンプルを例えばＭＯＣＶＤ装置のリアクタ内にセットし、図１１に示されるように、例えばＡｓＨ3（アルシン）等のＶ族原料ガスを供給しつつ、その雰囲気下において加熱し６００〜７００℃程度の高温にまで昇温させる（昇温プロセス）。
次いで、同一のリアクタ内に例えばハロゲン系のエッチングガスを導入する。そして、図１０（ｂ）に示されるように、このエッチングガスを用いてＡｌＩｎＡｓ層５２表面をスライト・エッチングすると共に、その表面に生成しているＡｌＯX膜５３を除去する表面処理を行う（エッチング処理プロセス）。
【０００７】
次いで、エッチングガスの供給を停止した後、同一のリアクタ内において、連続的に結晶成長を行う。具体的には、例えばＴＭＩｎ（TriMethylIndium：トリメチルインジウム）等のIII族原料ガスを供給すると共に、ＡｓＨ3の供給をＰＨ3の供給に切り替え、ＴＭＩｎとＰＨ3との熱分解反応により、図１０（ｃ）に示されるように、ＡｌＩｎＡｓ層５２上にＩｎＰ層５４を形成する（結晶成長プロセス）。
【０００８】
【発明が解決しようとする課題】
しかし、上記した従来のIII-Ｖ族３元化合物半導体に対するiｎ−situエッチングによる表面処理及びその後の結晶成長においては、ＡｌＩｎＡｓ層５２表面をエッチングする際に、ＡｌＯX膜５３は除去されるものの、図１０（ｂ）に示されるように、ＡｌＩｎＡｓ層５２表面が凹凸状にひどく荒れた状態になってしまう。これは、次のようなことに起因するものと考えられる。
【０００９】
即ち、III−Ｖ族３元化合物半導体であるＡｌＩｎＡｓ層５２は、２種類のIII−Ｖ族２元化合物半導体であるＡｌＡｓとＩｎＡｓとの混晶であり、これらＡｌＡｓとＩｎＡｓのハロゲン系のエッチングガスに対するエッチングレートは互いに異なる。一般に、ＩｎＡｓのエッチングがＡｌＡｓのエッチングよりも速く進行する。このため、ＡｌＩｎＡｓ層５２表面をエッチングする際に、ＩｎＡｓは表面から深い領域までエッチング除去されるが、ＡｌＡｓは表面付近の浅い領域のみエッチング除去される現象が生じる。
【００１０】
特に、Ａｌ−Ｏの結合が強固でエッチングされ難い性質を持つＡｌＯX膜５３がＡｌＩｎＡｓ層５２表面に形成されていて、そのＡｌＯX膜５３を除去するためにエッチング時間を充分に長くする必要がある場合には、上記の現象は更に顕著になり、ＩｎＡｓとＡｌＡｓとのエッチング除去される程度の差は非常に大きなものとなる。このため、エッチング後のＡｌＩｎＡｓ層５２表面のモフォロジーは凹凸状のひどく荒れた状態となる。また、このＡｌＩｎＡｓ層５２のエッチング表面においては、Ａｌの量が相対的に少なくなり、Ｉｎの量が相対的に多くなる結果、格子不整合量も非常に大きなものとなる。
【００１１】
従って、図１０（ｃ）に示されるように、こうした表面状態のＡｌＩｎＡｓ層５２上に結晶成長させたＩｎＰ層５４は良好な品質が得られず、そのＩｎＰ層５４表面も下地のＡｌＩｎＡｓ層５２表面のモフォロジーを反映して凹凸状の荒れが生じたものとなる。その結果、このようなプロセスを用いて半導体デバイスを作成した場合、その特性や信頼性が損なわれる恐れが生じるという問題があった。
【００１２】
本発明は上記事情を考慮してなされたものであり、異なる種類のIII族元素を含むIII-Ｖ族化合物半導体の２元化合物の混晶からなる半導体層の表面又は異なる種類のIII族元素を含む２元化合物又はその混晶からなる複数の半導体層のなす表面にエッチング処理を施す際に、そのエッチング処理後の表面モフォロジーを良好なものとすることが可能な半導体デバイスの製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題は、以下の本発明に係る半導体デバイスの製造方法によって達成される。
即ち、本発明に係る半導体デバイスの製造方法は、異なる種類のIII族元素を含むIII-Ｖ族化合物半導体の２元化合物の混晶からなる半導体層の表面にエッチング処理を施す際に、使用するエッチャントに対してエッチングレートが相対的に高い方の２元化合物を構成するIII族元素の原料ガスを、エッチャントと一緒に供給することを特徴とする。
【００１４】
また、異なる種類のIII族元素を含むIII-Ｖ族化合物半導体の２元化合物又はその混晶からなる複数の半導体層のなす表面にエッチング処理を施す際に、使用するエッチャントに対してエッチングレートが相対的に高い方の２元化合物を構成するIII族元素の原料ガスを、エッチャントと一緒に供給することを特徴とする。
【００１５】
なお、本発明に係る半導体デバイスの製造方法において、III族元素の原料ガスの供給量は、異なる種類のIII族元素を含むIII-Ｖ族化合物半導体の２元化合物の、エッチャントに対するエッチングレートの差に対応していることが好適である。
また、エッチング処理を結晶成長装置内において行った後、そのままその結晶成長装置内において、エッチング処理を施した表面上に所定の半導体層を成長させることが望ましい。更に、その際に使用する結晶成長装置としては、有機金属化学気相成長装置を用いることが好適である。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照しつつ説明する。
（第１の実施形態）
図１（ａ）〜（ｂ）はそれぞれ本実施形態に係る半導体デバイスの製造プロセス、即ち２種類のIII族元素Ａ、Ｂを含むIII-Ｖ族３元化合物半導体層であるＡＢＸ層の表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図、図２は図１（ａ）〜（ｂ）に示すプロセスを説明するためのシーケンス図、図３は図２に示すエッチング処理プロセスにおける各III-Ｖ族化合物半導体ＡＸ、ＢＸのエッチングレートの差を示すグラフである。
【００１７】
先ず、図１（ａ）に示されるように、半導体基板１１上に、２種類のIII族元素Ａ、ＢとＶ族元素ＸとからなるIII -Ｖ族３元化合物半導体層であるＡＢＸ層１２を結晶成長する。このＡＢＸ層１２は、２種類のIII族元素Ａ、Ｂをそれぞれに含むIII−Ｖ族２元化合物半導体であるＡＸとＢＸとの混晶である。
なお、この結晶成長の後、例えば何らかの加工処理等を行う際にＡＢＸ層１２表面を大気中に晒すと、ＡＢＸ層１２表面には表面酸化によって形成される自然酸化膜１３が生成する。特に、これら２種類のIII族元素Ａ、Ｂの何れか一方が酸化され易いＡｌの場合には、その酸化膜であるＡｌＯX膜が自然酸化膜１３として容易に生成する。
【００１８】
次いで、このＡＢＸ層１２が形成された半導体基板１１を例えばＭＯＣＶＤ装置のリアクタ内にセットし、図２に示されるように、Ｘを含有するＶ族原料ガスを供給しつつ、その雰囲気下において加熱し所定の高温度にまで昇温させる。なお、ここでＸを含有するＶ族原料ガスを供給し、この雰囲気状態を次のエッチング処理プロセス時にも維持するのは、高温状態においてＡＢＸ層１２からＸが脱離することを防止するためである（昇温プロセス）。
【００１９】
次いで、図２に示されるように、同一のリアクタ内に所定のエッチングガスを導入する。そして、図１（ｂ）に示されるように、このエッチングガスを用いてＡＢＸ層１２表面をスライト・エッチングすると共に、その表面に生成している自然酸化膜１３を除去する表面処理を施す。但し、このとき、エッチングガスの導入と同時に、２種類のIII族元素Ａ、Ｂのうち、このエッチングガスに対して相対的にエッチングされ易い方の２元化合物を構成するIII族元素を含有するIII族原料ガスを導入する。
【００２０】
即ち、図３に示されるように、エッチングガスの供給量ｅ（ｍｏｌ／ｍｉｎ）における２元化合物ＡＸ、ＢＸのエッチングレートをそれぞれａ（ｎｍ／ｍｉｎ）、ｂ（ｎｍ／ｍｉｎ）とするとき、ａ＜ｂが成立する場合には、ＢＸを構成するＢを含有するIII族原料ガスを供給する。また、このＢを含有するIII族原料ガスの供給量は、２元化合物ＡＸ、ＢＸのエッチングレートの差ｃ＝（ｂ−ａ）に対応する量に設定する。
【００２１】
このようにＡＢＸ層１２表面にエッチング処理を施す際に、所定のエッチングガスに対してエッチングレートが相対的に高いＢＸを構成するＢを含有するIII族原料ガスを供給して、ＡＸとＢＸのエッチングレートが実効的に等しくなるようにする。このため、両者のエッチングレートの差に起因するエッチング表面の荒れや格子不整合が抑制されて、良好なモフォロジーをもつＡＢＸ層１２表面が得られる（エッチング処理プロセス）。
【００２２】
次いで、図２に示されるように、エッチングガスの供給を停止した後、同一のリアクタ内において連続的にＣＹ層の結晶成長を行う。具体的には、Ｘを含有するＶ族原料ガスの供給をＶ族元素Ｙを含有するＶ族原料ガスの供給に切り替ると共に、Ｂを含有するIII族原料ガスの供給をIII族元素Ｃを含有するIII族原料ガスの供給に切り替える。こうして図１（ｃ）に示されるように、Ｃを含有するIII族原料ガスとＹを含有するＶ族原料ガスとの熱分解反応により、露出したＡＢＸ層１２上にIII-Ｖ族２元化合物半導体ＣＹ層１４を形成する（結晶成長プロセス）。
【００２３】
このとき、下地をなすＡＢＸ層１２の良好なモフォロジーをもつエッチング表面が再成長界面となるため、この再成長界面上に形成されるＣＹ層１４の品質は充分に良好なものとなると共に、その表面も従来のような凹凸などの荒れのない平滑な面となり、良好なモフォロジーを得ることが可能になる。従って、このようなプロセス技術を用いて作製する半導体デバイスの特性や信頼性を向上することができる。
【００２４】
（第２の実施形態）
図４は本発明の第２の実施形態に係る半導体デバイスの製造プロセス、即ち２種類のIII族元素Ａ、Ｂをそれぞれに含む複数のIII-Ｖ族２元化合物半導体層であるＡＸ層及びＢＸのなす表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図である。なお、上記第１の実施形態の図２及び図３は本実施形態の説明においてもそのまま流用する。
【００２５】
先ず、図４（ａ）に示されるように、半導体基板２１上に、III族元素ＡとＶ族元素ＸとからなるIII -Ｖ族２元化合物半導体層であるＡＸ層２２、及びIII族元素ＢとＶ族元素ＸとからなるIII -Ｖ族２元化合物半導体層であるＢＸ層２３を順に結晶成長する。続いて、上層のＢＸ層２３上に、所定の形状にパターニングしたマスク材２４を形成した後、このマスク材２４を用いたウエットエッチングによりＢＸ層２３及びＡＸ層２２を半導体基板２１表面が露出するまで選択エッチングして、ＢＸ層２３及びＡＸ層２２が積層されたメサ形状を形成する。
【００２６】
なお、このエッチングの終了後、そのエッチング面を大気中に晒すと、半導体基板２１、ＡＸ層２２、及びＢＸ層２３の露出した表面には表面酸化によって形成される自然酸化膜２５が生成する。
次いで、このＢＸ層２３及びＡＸ層２２からなるメサ形状の積層体が形成された半導体基板２１を例えばＭＯＣＶＤ装置のリアクタ内にセットし、上記第１の実施形態の場合と同様に、Ｘを含有するＶ族原料ガスを供給しつつ加熱し、所定の高温度にまで昇温させる（昇温プロセス）。
【００２７】
続いて、図２に示されるように、同一のリアクタ内に所定のエッチングガスを導入し、図４（ｂ）に示されるように、ＡＸ層２２及びＢＸ層２３の側壁面並びに半導体基板２１表面をスライト・エッチングすると共に、その表面に生成している自然酸化膜１３を除去する表面処理を施すが、このときも、上記第１の実施形態の場合と同様にして、エッチングガスの導入と同時に、２種類のIII族元素Ａ、Ｂのうち、このエッチングガスに対して相対的にエッチングされ易い方の２元化合物を構成するIII族元素を含有するIII族原料ガスを導入する。
【００２８】
こうして、ＡＸ層２２とＢＸ層２３のエッチングレートが実効的に等しくなるようにし、従来のような両者の側壁面に対する横方向のエッチングレートの差に起因する両者の側壁部の境界における段差の発生を抑制する（エッチング処理プロセス）。
次いで、上記第１の実施形態の場合と同様、エッチングガスの供給を停止した後、Ｘを含有するＶ族原料ガスの供給をＶ族元素Ｙを含有するＶ族原料ガスの供給に切り替ると共に、Ｂを含有するIII族原料ガスの供給をIII族元素Ｃを含有するIII族原料ガスの供給に切り替える。こうして図４（ｃ）に示されるように、Ｃを含有するIII族原料ガスとＹを含有するＶ族原料ガスとの熱分解反応により、露出したＡＸ層２２及びＢＸ層２３の側壁面並びに半導体基板２１表面を被覆するIII-Ｖ族２元化合物半導体ＣＹ層２６を形成する（結晶成長プロセス）。
【００２９】
このとき、下地をなすＢＸ層２４及びＡＸ層２２の側壁面が両者の境界における段差の形成を抑制した再成長界面となるため、この上に形成されたＣＹ層２６の品質は従来のような両者の境界に形成される段差に起因する結晶欠陥等のない良好なものにすることが可能になる。従って、このようなプロセス技術を用いて作製する半導体デバイスの特性を向上することができる。
【００３０】
なお、上記第１及び第２の実施形態の結晶成長プロセスにおいてＣＹ層１４、２６を形成する代わりに、III-Ｖ族２元化合物半導体ＢＹ層を形成する場合には、Ｘを含有するＶ族原料ガスの供給をＹを含有するＶ族原料ガスの供給に切り替るだけで、Ｂを含有するIII族原料ガスの供給は切り替えることなくそのまま継続すればよい。また、III-Ｖ族２元化合物半導体ＣＸ層を形成する場合には、Ｘを含有するＶ族原料ガスの供給はそのまま継続して、Ｂを含有するIII族原料ガスの供給をＣを含有するIII族原料ガスの供給に切り替えるだけで。また、ＢＸ層を形成する場合には、Ｘを含有するＶ族原料ガスの供給もＢを含有するIII族原料ガスの供給も共にそのまま継続すればよい。
【００３１】
【実施例】
（第１の実施例）
本実施例は、上記第１の実施形態に対応するものである。
先ず、図５（ａ）に示されるように、ＩｎＰ基板３１上に、２種類のIII族元素Ａｌ、Ｉｎをそれぞれに含むIII−Ｖ族２元化合物半導体であるＡｌＡｓとＩｎＡｓとの混晶であるIII -Ｖ族３元化合物半導体ＡｌＩｎＡｓ層３２を厚さ１００ｎｍに結晶成長した後、大気中に放置した。このため、ＡｌＩｎＡｓ層３２表面には、表面酸化によって自然酸化膜のＡｌＯX膜３３が形成された。
【００３２】
次いで、このＡｌＩｎＡｓ層３２が形成されたＩｎＰ基板３１をＭＯＣＶＤ装置のリアクタ内にセットし、Ｖ族原料ガスであるＡｓＨ3を供給しつつ、その雰囲気下において加熱し６００℃まで昇温させた。
次いで、同一のリアクタ内に、ハロゲン系のエッチングガスとしてのＣＢｒ4を導入すると同時に、このＣＢｒ4に対して相対的にエッチングされ易い方の２元化合物ＩｎＡｓを構成するＩｎを含有するIII族原料ガスとしてＴＭＩｎを導入した。こうして、図５（ｂ）に示されるように、ＡｌＩｎＡｓ層３２表面をスライト・エッチングすると共に、その表面に生成している自然酸化膜１３を除去する表面処理を施した。なお、このときのＡｓＨ3圧下におけるＣＢｒ4の供給量は、０．４μｍｏｌ／ｍｉｎに設定した。また、ＡｌＩｎＡｓ層３２表面のエッチング除去された部分を符号３４で表す。
【００３３】
次いで、ＡｌＩｎＡｓ層３２のエッチング表面のモフォロジーを評価するために、図５（ｃ）に示されるように、エッチング処理終了後、連続して同一のリアクタ内において、ＡｌＩｎＡｓ層３２のエッチング表面を再成長界面とし、その上にＧａＩｎＡｓＰ系のＭＱＷ（多重量子井戸）層３５、及び厚さ３００ｎｍのＩｎＰ層３６を順に結晶成長させて、発光デバイス用の積層構造を作製した。
【００３４】
これは、この積層構造のＭＱＷのＰＬ（Photoluminescence）光強度や半値幅の測定がＡｌＩｎＡｓ層３２のエッチング表面のモフォロジーを評価する手段になり得るためである。即ち、積層構造のＧａＩｎＡｓＰ系のＭＱＷ層３５から発光される例えば波長１５５０ｎｍのＰＬ光がその下地をなすＡｌＩｎＡｓ層３２の表面モフォロジーによる影響を受け、その平滑性や荒れの程度によってＰＬ光強度や半値幅が大幅に変化することを利用して、そのＰＬ光強度や半値幅の測定結果からＡｌＩｎＡｓ層３２のエッチング表面のモフォロジーを評価することができる。
【００３５】
先ず、ＭＱＷのＰＬ光強度とエッチング時におけるＴＭＩｎの供給量との関係から、ＰＬ光強度のＴＭＩｎ供給量依存性を調べた。その結果、図６のグラフに示されるように、エッチング時間を５ｍｉｎに設定し、ＴＭＩｎの供給量を０〜１．２μｍｏｌ／ｍｉｎの範囲で変化させたところ、ＴＭＩｎの供給量が０．６μｍｏｌ／ｍｉｎのときにＰＬ光強度が最大となった。
【００３６】
このことから、ＡｌＩｎＡｓ層３２表面のエッチングの際、供給量０．６μｍｏｌ／ｍｉｎのＴＭＩｎから供給されるＩｎの量が、エッチングによって表面から脱離するＩｎＡｓとＡｌＡｓとの差、即ち相対的に大きなＩｎＡｓの脱離量から相対的に小さなＡｌＡｓの脱離量を引いた値と略一致するためであると推測される。なお、Ｖ族元素のＡｓは雰囲気ガスＡｓＨ3から充分な量が供給されている。
【００３７】
また、比較のために、ＩｎＰ基板上に厚さ１００ｎｍのＡｌＩｎＡｓ層を結晶成長した後、大気中に曝露することなく連続して、このＡｌＩｎＡｓ層３２表面上にＧａＩｎＡｓＰ系のＭＱＷ層及びＩｎＰ層を結晶成長させて同一の積層構造を作製し、そのＰＬ光強度を測定した。この場合、ＡｌＩｎＡｓ層表面はＡｌＯX等の酸化膜が形成されていない理想的な状態と考えられる。そして、本実施例のＴＭＩｎの供給量が０．６μｍｏｌ／ｍｉｎの場合のＰＬ光強度をこの比較例の場合のＰＬ光強度と比較したところ、全く遜色のないものであった。
【００３８】
従って、本実施例のエッチング処理の際に、ＴＭＩｎを供給し、その供給量を０．６μｍｏｌ／ｍｉｎとすることにより、そのエッチング表面（再成長界面）を略理想的なモフォロジーとすることが可能となり、その上に成長させたＭＱＷ層３５の結晶性等の品質の向上や光学的特性の向上を確認することができた。
続いて、ＭＱＷのＰＬ光強度のエッチング時間依存性を調べた。その結果、図７のグラフに示されるように、ＴＭＩｎの供給量を０．６μｍｏｌ／ｍｉｎに設定し、エッチング時間を０〜２２ｍｉｎの範囲で変化させところ、エッチング時間が３〜１５ｍｉｎの範囲において高い光強度レベルを維持し、５ｍｉｎに達するとＰＬ光強度は最大強度レベルになり、１５ｍｉｎ以上になるとＰＬ光強度は明らかに低減する傾向を示した。
【００３９】
このように、エッチング時間については、３〜１５ｍｉｎといったある程度の時間エッチングすれば、ＡｌＩｎＡｓ層３２のエッチング表面は非常に良好なモフォロジーとなり、その上に成長させたＭＱＷ層３５の結晶性等の品質の向上やその光学的特性の向上を確認することができた。
更に、ＡｌＩｎＡｓ層３２のエッチング表面における各種の不純物濃度について、ＳＩＭＳを用いて測定した。その結果、酸素については、弐桁以上の低減が見られた。また、炭素については、エッチングガスＣＢｒ4からの汚染を危惧したが、ＣＢｒ4の供給量に対する依存性は全く見られず、問題ないことが判明した。また、他の不純物、例えばシリコン等についても、全く問題ないことが判明した。
【００４０】
（第２の実施例）
本実施例は、上記第２の実施形態に対応するものである。
先ず、図８（ａ）に示されるように、III族元素Ｇａを含むIII -Ｖ族化合物半導体基板であるｎ−ＧａＡｓ基板４１上に、２種類のIII族元素Ａｌ、Ｇａをそれぞれに含むIII -Ｖ族の３元又は２元化合物半導体層である厚さ１５００ｎｍのｎ−ＡｌＧａＡｓ（Ａｌ＝０．５）層及び厚さ３０ｎｍのｎ−ＡｌＧａＡｓ（Ａｌ＝０．３）層を順に積層したｎ−ＡｌＧａＡｓ層４２、厚さ５ｎｍのＧａＡｓ井戸層と厚さ１０ｎｍのＡｌＧａＡｓ障壁層とを交互に積層した井戸数５のＧａＡｓ／ＡｌＧａＡｓ系のＭＱＷ層４３、厚さ３０ｎｍのｐ−ＡｌＧａＡｓ（Ａｌ＝０．３）層及び厚さ１５００ｎｍのｐ−ＡｌＧａＡｓ（Ａｌ＝０．５）層を順に積層したｐ−ＡｌＧａＡｓ層４４、並びに厚さ３００ｎｍのｐ−ＧａＡｓ層４５を順に結晶成長した。
【００４１】
続いて、このｐ−ＧａＡｓ層４５上にＳｉＮ膜４６を堆積した後、このＳｉＮ膜４６を幅５μｍのストライプ状にパターニングした。そして、このストライプ状のＳｉＮ膜４６をマスクとし、硫酸系エッチャントを用いたウエットエッチングにより、積層されたｐ−ＧａＡｓ層４５、ｐ−ＡｌＧａＡｓ層４４、ＭＱＷ層４３、及びｎ−ＡｌＧａＡｓ層４２をｎ−ＧａＡｓ基板４１表面に達するまで選択的にエッチングして、図面の奥行き方向に延在するリッジ構造４７を形成した。なお、このウエットエッチング後に、露出するエッチング面を大気に曝露した際の表面酸化によって形成される自然酸化膜は、その図示を省略する。
【００４２】
次いで、このリッジ構造４７が形成されたｎ−ＧａＡｓ基板４１をＭＯＣＶＤ装置のリアクタ内にセットし、Ｖ族原料ガスであるＡｓＨ3を供給しつつ、その雰囲気下において加熱し６５０℃まで昇温させた。
次いで、同一のリアクタ内に、ハロゲン系のエッチングガスとしてのＣＢｒ4を導入すると同時に、このＣＢｒ4に対して相対的にエッチングされ易い方の２元化合物ＧａＡｓを構成するＧａを含有するIII族原料ガスとしてＴＭＧａ（TriMethyl Gallium：トリメチルガリウム）を導入した。こうして、図８（ｂ）に示されるように、リッジ構造４７の側壁表面をスライト・エッチングすると共に、その表面に生成している酸化膜を除去する表面処理を施した。なお、このときのＡｓＨ3圧下におけるＣＢｒ4の供給量は、０．４μｍｏｌ／ｍｉｎに設定し、エッチング時間は５ｍｉｎとした。また、リッジ構造４７の側壁表面及びｎ−ＧａＡｓ基板４１表面のエッチング除去された部分を符号４８で表す。
【００４３】
このエッチング処理プロセスにおいて、一般にはＧａＡｓのエッチングレートがＡｌＡｓのエッチングレートよりも高いものの、ここでは雰囲気ガスとしてのＡｓＨ3から充分な量のＡｓが供給されると共に、ＧａＡｓとＡｌＡｓとのエッチングレートの差に対応する量のＧａを含有するＴＭＧａが供給されることから、ＧａＡｓとＡｌＡｓのエッチングレートは実効的に等しくなっている。このため、リッジ構造４７の積層された化合物半導体層の各境界に形成される段差を極めて微小なものに抑制することができる。
【００４４】
このことは、リッジ構造４７の側壁表面の状態を従来のプロセスの場合を示す図９と比較するとより明確になる。即ち、図９においては、ＴＭＧａが供給されないため、ＧａＡｓのエッチングレートがＡｌＡｓのエッチングレートよりも高いことをそのまま反映して、リッジ構造４７におけるｐ−ＧａＡｓ層４５、ＭＱＷ層４３及びｎ−ＧａＡｓ基板４１の側壁表面に対するサイドエッチングの進行がｐ−ＡｌＧａＡｓ層４４及びｎ−ＡｌＧａＡｓ層４２の側壁表面に対するそれよりも速くなり、前者の側壁表面に大きな窪みが形成される。従って、リッジ構造４７の積層された化合物半導体層の各境界に大きな段差が形成されることになる。なお、図９における符号４８ａは、リッジ構造４７の側壁表面及びｎ−ＧａＡｓ基板４１表面のエッチング除去された部分を表す。
【００４５】
勿論、理論的にはリッジ構造４７の側壁表面における微小な段差をも完全になくし、積層された化合物半導体層の各境界が完全に面一状態となるようにすることが可能であるが、実際の製造プロセスにおいては、ＣＢｒ4の供給量を高精度に制御して、段差が完全になくなった理想的な表面状態を実現することは容易ではない。そして、段差を完全になくさなくとも、本実施例のようにきわめて微小なものに抑制することによっても、後述する従来のような大きな段差に起因する結晶欠陥等の発生を充分に抑制することは可能である。
【００４６】
次いで、図８（ｃ）に示されるように、同一のリアクタ内において、ＳｉＮ膜４６をマスクとする選択的な結晶成長を行い、リッジ構造４７を挟む両側にｐ−ＡｌＧａＡｓ層４９ａ及びｎ−ＡｌＧａＡｓ層４９ｂを順に積層して、ｐｎキャリアブロック層４９を埋め込み形成する。
このとき、下地をなすリッジ構造４７の側壁表面の積層された化合物半導体層の各境界における段差は極めて微小なものに抑制されているため、このような下地表面を再成長界面として結晶成長したｐｎキャリアブロック層４９の品質は、従来のような大きな段差に起因する結晶欠陥等のない良好なものとすることが可能になる。
【００４７】
その後、ＳｉＮ膜４６を除去し、更にリッジ構造４７のｐ−ＧａＡｓ層４５上面にｐ側電極（図示せず）を形成し、ｎ−ＧａＡｓ基板４１裏面にｎ側電極（図示せず）を形成して、発光デバイスを作製した。
そして、こうして作製した発光デバイスについて動作試験を行い、その信頼性を調べたところ、上記図９に示されるような従来の方法を用いて作製したものよりも優れた信頼性が得られることを確認することができた。
【００４８】
なお、上記第１及び第２の実施例におけるＴＭＩｎ及びＴＭＧａの供給量及びエッチング時間についての最適値は、例えばＭＯＣＶＤ装置のリアクタの室内形状、エッチングガスの種類、エッチング温度、ＴＭＩｎ及びＴＭＧａ以外の各種ガスの供給量などの様々な要件や条件によって変化するものである。そのため、具体的に最適条件を求めるためには、それぞれの場合における各種条件を考慮することが必要である。但し、その場合であっても、基本的な考え方は全く同じである。
【００４９】
また、上記第１の実施例においては、異なる種類のIII族元素を含むIII -Ｖ族３元化合物半導体層であるＡｌＩｎＡｓ層３２の表面にエッチング処理を施す場合について説明したが、例えばＡｌＧａＡｓ層や、ＧａＩｎＡｓ層や、ＡｌＩｎＰ層などのように、異なる種類のIII族元素として、Ａｌ及びＩｎの代わりに、Ａｌ及びＧａや、Ｇａ及びＩｎを含み、Ｖ族元素としてＡｓの代わりにＰを含んでいるIII -Ｖ族３元化合物半導体層の表面にエッチング処理を施す場合にも、更には、例えばＧａＩｎＡｓＰ層などのように、Ｖ族元素を１種類ではなく２種類含んでいるIII -Ｖ族４元化合物半導体層の表面にエッチング処理を施す場合にも、本発明を適用することができる。
【００５０】
また、例えばＡｌＧａＩｎＡｓ層などのように、III族元素を２種類ではなく３種類含んでいるIII -Ｖ族４元化合物半導体層の表面にエッチング処理を施す場合であっても同様である。この場合には、ＣＢｒ4などのハロゲン系のエッチングガスを含めて多くのエッチングガスによる２元化合物のエッチングレートを求めると、ＩｎＡｓ、ＧａＡｓ、ＡｌＡｓの順にエッチングレートが高い。このため、ＩｎＡｓとＡｌＡｓとのエッチングレートの差に対応する量のＩｎを含有するIII族元素原料ガス（例えばＴＭＩｎ）及びＧａＡｓとＡｌＡｓとのエッチングレートの差に対応する量のＧａを含有するIII族元素原料ガス（例えばＴＭＧａ）をそのエッチング処理プロセスにおいて供給すればよい。
【００５１】
更に、上記第２の実施例においては、異なる種類のIII族元素をそれぞれに含む複数のIII -Ｖ族化合物半導体層であるｎ−ＡｌＧａＡｓ層４２、ＧａＡｓ／ＡｌＧａＡｓ系のＭＱＷ層４３、ｐ−ＡｌＧａＡｓ層４４、及びｐ−ＧａＡｓ層４５がｐ−ＧａＡｓ層４５上に順に積層されてなるリッジ構造４７の側壁表面にエッチング処理を施す場合について説明したが、このようにＧａＡｓ層とＡｌＧａＡｓ層とのなす表面にエッチング処理を施す場合に限定されず、上記第１の実施例の変形例において例示したような各種類のIII族元素とＶ族元素とが種々に組み合わされた複数の２元又は３元以上のIII−Ｖ族化合物半導体層のなす表面にエッチング処理を施す場合にも、本発明を適用することができる。
【００５２】
【発明の効果】
以上の説明で明らかなように、本発明に係る半導体デバイスの製造方法によれば、次のような効果を奏することができる。
即ち、本発明に係る半導体デバイスの製造方法によれば、異なる種類のIII族元素を含む２元化合物の混晶からなる半導体層の表面にエッチング処理を施す際に、異なる種類のIII族元素を含む２元化合物のエッチングレートを実効的に等しくすることが可能になるため、エッチング表面の荒れや格子不整合を抑制して、良好なモフォロジーをもつ半導体層表面を得ることが可能になる。
【００５３】
また、本発明に係る半導体デバイスの製造方法によれば、異なる種類のIII族元素を含む２元化合物又はその混晶からなる複数の半導体層のなす表面にエッチング処理を施す際に、異なる種類のIII族元素を含む２元化合物のエッチングレートを実効的に等しくすることが可能になるため、複数の半導体層の境界に形成される段差を極めて微小なものに抑制した半導体層表面を得ることが可能になる。
【００５４】
また、本発明に係る半導体デバイスの製造方法によれば、上記発明におけるエッチング処理後、そのまま同一の結晶成長装置内において、エッチング処理を施した表面上に所定の半導体層を成長させるため、この半導体層の品質を結晶欠陥等のない良好なものにすると共に、その表面も凹凸などの荒れのない平滑な面となる良好なモフォロジーを得ることが可能になる。
【００５５】
従って、このような本発明に係る半導体デバイスの製造方法を用いて作製する半導体デバイスの特性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体デバイスの製造プロセス、即ち２種類のIII族元素を含むIII-Ｖ族３元化合物半導体層の表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図である。
【図２】図１に示すプロセスを説明するためのシーケンス図である。
【図３】図２に示すエッチング処理プロセスにおける各III-Ｖ族化合物半導体ＡＸ、ＢＸのエッチングレートの差を示すグラフである。
【図４】本発明の第２の実施形態に係る半導体デバイスの製造プロセス、即ち２種類のIII族元素をそれぞれに含む複数のIII-Ｖ族２元化合物半導体層のなす表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図である。
【図５】第１の実施例に係る２種類のIII族元素を含むIII-Ｖ族化合物半導体層の表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図である。
【図６】ＭＱＷのＰＬ光強度とエッチング時のＴＭＩｎの供給量との関係を示すグラフである。
【図７】ＭＱＷのＰＬ光強度とエッチング時間との関係を示すグラフである。
【図８】第２の実施例に係る２種類のIII族元素をそれぞれに含む複数のIII-Ｖ族化合物半導体層のなす表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図である。
【図９】第２の実施例との比較のために従来のプロセスを説明するための概略工程断面図である。
【図１０】従来の２種類のIII族元素Ａ、Ｂを含むIII-Ｖ族化合物半導体層であるＡＢＸ層の表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図である。
【図１１】図１０に示すプロセスを説明するためのシーケンス図である。
【符号の説明】
１１ 半導体基板
１２ ＡＢＸ層
１３ 自然酸化膜
１４ ＣＹ層
２１ 半導体基板
２２ ＡＸ層
２３ ＢＸ層
２４ マスク材
２５ 自然酸化膜
２６ ＣＹ層
３１ ＩｎＰ基板
３２ ＡｌＩｎＡｓ層
３３ ＡｌＯX膜
３４ ＡｌＩｎＡｓ層表面のエッチング除去された部分
３５ ＧａＩｎＡｓＰ系のＭＱＷ層
３６ ＩｎＰ層
４１ ｎ−ＧａＡｓ基板
４２ ｎ−ＡｌＧａＡｓ層
４３ ＧａＡｓ／ＡｌＧａＡｓ系のＭＱＷ層
４４ ｐ−ＡｌＧａＡｓ層
４５ ｐ−ＧａＡｓ層
４６ ＳｉＮ膜
４７ リッジ構造
４８、４８ａ リッジ構造の側壁表面及びｎ−ＧａＡｓ基板表面のエッチング除去された部分
４９ａ ｐ−ＡｌＧａＡｓ層
４９ｂ ｎ−ＡｌＧａＡｓ層
４９ ｐｎキャリアブロック層
５１ ＩｎＰ基板
５２ ＡｌＩｎＡｓ層
５３ ＡｌＯX膜
５４ ＩｎＰ層
【発明の属する技術分野】
本発明は、半導体デバイスの製造方法に係り、更に詳しくはＡｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等のIII族元素を含むIII-Ｖ族化合物半導体を用いた半導体デバイスの製造方法に関する。
【０００２】
【従来の技術】
半導体デバイスの製造プロセスにおいて、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ；有機金属化学気相成長）装置を用いて半導体層を結晶成長させる際にその下地表面に対して行うスライト・エッチング処理、いわゆる表面処理は、その半導体層の良否を左右し、延いてはデバイスの特性や信頼性に大きな影響を与える点から、非常に重要な技術である。
【０００３】
特に、Ａｌを含むIII-Ｖ族化合物半導体層が下地表面に露出している場合、大気や酸化雰囲気による表面酸化によって容易にＡｌの自然酸化膜（ＡｌＯX膜）が形成されることになり、このようにＡｌＯX膜が形成された表面上に半導体層を結晶成長させても、その結晶性が著しく低下する。しかも、このＡｌＯX膜は、半導体結晶成長前に通常行われる高温でのサーマルクリーニングによっても充分に除去することは困難であり、却って高温処理によるデバイス特性の劣化を招くことにもなる。
【０００４】
このような問題を回避するための表面処理方法として、半導体結晶成長を行うＭＯＣＶＤ装置の同一リアクタ内において、その結晶成長直前に例えばＨＣｌやＣＢｒ4等のハロゲン系エッチングガスを用いて下地表面のスライト・エッチングを行う、いわゆるiｎ−situ（その場での）エッチング法がある。
以下、III-Ｖ族化合物半導体層に対するiｎ−situエッチングによる表面処理及びその後の結晶成長について、図１０の工程断面図及び図１１のシーケンス図を用いて説明する。
【０００５】
いま、例えばＩｎＰ基板上にIII−Ｖ族３元化合物半導体であるＡｌＩｎＡｓ層が形成されているサンプルに対して、そのＡｌＩｎＡｓ層上にＩｎＰ層の結晶成長を行うものとする。ここで、結晶成長前のサンプルが大気中に晒された状態に置かれていたとすると、通常の場合、図１０（ａ）に示されるように、ＩｎＰ基板５１上に形成されているＡｌＩｎＡｓ層５２表面には、その表面酸化によって形成されたＡｌの自然酸化膜であるＡｌＯX膜５３が生成した状態となる。
【０００６】
このようなサンプルを例えばＭＯＣＶＤ装置のリアクタ内にセットし、図１１に示されるように、例えばＡｓＨ3（アルシン）等のＶ族原料ガスを供給しつつ、その雰囲気下において加熱し６００〜７００℃程度の高温にまで昇温させる（昇温プロセス）。
次いで、同一のリアクタ内に例えばハロゲン系のエッチングガスを導入する。そして、図１０（ｂ）に示されるように、このエッチングガスを用いてＡｌＩｎＡｓ層５２表面をスライト・エッチングすると共に、その表面に生成しているＡｌＯX膜５３を除去する表面処理を行う（エッチング処理プロセス）。
【０００７】
次いで、エッチングガスの供給を停止した後、同一のリアクタ内において、連続的に結晶成長を行う。具体的には、例えばＴＭＩｎ（TriMethylIndium：トリメチルインジウム）等のIII族原料ガスを供給すると共に、ＡｓＨ3の供給をＰＨ3の供給に切り替え、ＴＭＩｎとＰＨ3との熱分解反応により、図１０（ｃ）に示されるように、ＡｌＩｎＡｓ層５２上にＩｎＰ層５４を形成する（結晶成長プロセス）。
【０００８】
【発明が解決しようとする課題】
しかし、上記した従来のIII-Ｖ族３元化合物半導体に対するiｎ−situエッチングによる表面処理及びその後の結晶成長においては、ＡｌＩｎＡｓ層５２表面をエッチングする際に、ＡｌＯX膜５３は除去されるものの、図１０（ｂ）に示されるように、ＡｌＩｎＡｓ層５２表面が凹凸状にひどく荒れた状態になってしまう。これは、次のようなことに起因するものと考えられる。
【０００９】
即ち、III−Ｖ族３元化合物半導体であるＡｌＩｎＡｓ層５２は、２種類のIII−Ｖ族２元化合物半導体であるＡｌＡｓとＩｎＡｓとの混晶であり、これらＡｌＡｓとＩｎＡｓのハロゲン系のエッチングガスに対するエッチングレートは互いに異なる。一般に、ＩｎＡｓのエッチングがＡｌＡｓのエッチングよりも速く進行する。このため、ＡｌＩｎＡｓ層５２表面をエッチングする際に、ＩｎＡｓは表面から深い領域までエッチング除去されるが、ＡｌＡｓは表面付近の浅い領域のみエッチング除去される現象が生じる。
【００１０】
特に、Ａｌ−Ｏの結合が強固でエッチングされ難い性質を持つＡｌＯX膜５３がＡｌＩｎＡｓ層５２表面に形成されていて、そのＡｌＯX膜５３を除去するためにエッチング時間を充分に長くする必要がある場合には、上記の現象は更に顕著になり、ＩｎＡｓとＡｌＡｓとのエッチング除去される程度の差は非常に大きなものとなる。このため、エッチング後のＡｌＩｎＡｓ層５２表面のモフォロジーは凹凸状のひどく荒れた状態となる。また、このＡｌＩｎＡｓ層５２のエッチング表面においては、Ａｌの量が相対的に少なくなり、Ｉｎの量が相対的に多くなる結果、格子不整合量も非常に大きなものとなる。
【００１１】
従って、図１０（ｃ）に示されるように、こうした表面状態のＡｌＩｎＡｓ層５２上に結晶成長させたＩｎＰ層５４は良好な品質が得られず、そのＩｎＰ層５４表面も下地のＡｌＩｎＡｓ層５２表面のモフォロジーを反映して凹凸状の荒れが生じたものとなる。その結果、このようなプロセスを用いて半導体デバイスを作成した場合、その特性や信頼性が損なわれる恐れが生じるという問題があった。
【００１２】
本発明は上記事情を考慮してなされたものであり、異なる種類のIII族元素を含むIII-Ｖ族化合物半導体の２元化合物の混晶からなる半導体層の表面又は異なる種類のIII族元素を含む２元化合物又はその混晶からなる複数の半導体層のなす表面にエッチング処理を施す際に、そのエッチング処理後の表面モフォロジーを良好なものとすることが可能な半導体デバイスの製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題は、以下の本発明に係る半導体デバイスの製造方法によって達成される。
即ち、本発明に係る半導体デバイスの製造方法は、異なる種類のIII族元素を含むIII-Ｖ族化合物半導体の２元化合物の混晶からなる半導体層の表面にエッチング処理を施す際に、使用するエッチャントに対してエッチングレートが相対的に高い方の２元化合物を構成するIII族元素の原料ガスを、エッチャントと一緒に供給することを特徴とする。
【００１４】
また、異なる種類のIII族元素を含むIII-Ｖ族化合物半導体の２元化合物又はその混晶からなる複数の半導体層のなす表面にエッチング処理を施す際に、使用するエッチャントに対してエッチングレートが相対的に高い方の２元化合物を構成するIII族元素の原料ガスを、エッチャントと一緒に供給することを特徴とする。
【００１５】
なお、本発明に係る半導体デバイスの製造方法において、III族元素の原料ガスの供給量は、異なる種類のIII族元素を含むIII-Ｖ族化合物半導体の２元化合物の、エッチャントに対するエッチングレートの差に対応していることが好適である。
また、エッチング処理を結晶成長装置内において行った後、そのままその結晶成長装置内において、エッチング処理を施した表面上に所定の半導体層を成長させることが望ましい。更に、その際に使用する結晶成長装置としては、有機金属化学気相成長装置を用いることが好適である。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照しつつ説明する。
（第１の実施形態）
図１（ａ）〜（ｂ）はそれぞれ本実施形態に係る半導体デバイスの製造プロセス、即ち２種類のIII族元素Ａ、Ｂを含むIII-Ｖ族３元化合物半導体層であるＡＢＸ層の表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図、図２は図１（ａ）〜（ｂ）に示すプロセスを説明するためのシーケンス図、図３は図２に示すエッチング処理プロセスにおける各III-Ｖ族化合物半導体ＡＸ、ＢＸのエッチングレートの差を示すグラフである。
【００１７】
先ず、図１（ａ）に示されるように、半導体基板１１上に、２種類のIII族元素Ａ、ＢとＶ族元素ＸとからなるIII -Ｖ族３元化合物半導体層であるＡＢＸ層１２を結晶成長する。このＡＢＸ層１２は、２種類のIII族元素Ａ、Ｂをそれぞれに含むIII−Ｖ族２元化合物半導体であるＡＸとＢＸとの混晶である。
なお、この結晶成長の後、例えば何らかの加工処理等を行う際にＡＢＸ層１２表面を大気中に晒すと、ＡＢＸ層１２表面には表面酸化によって形成される自然酸化膜１３が生成する。特に、これら２種類のIII族元素Ａ、Ｂの何れか一方が酸化され易いＡｌの場合には、その酸化膜であるＡｌＯX膜が自然酸化膜１３として容易に生成する。
【００１８】
次いで、このＡＢＸ層１２が形成された半導体基板１１を例えばＭＯＣＶＤ装置のリアクタ内にセットし、図２に示されるように、Ｘを含有するＶ族原料ガスを供給しつつ、その雰囲気下において加熱し所定の高温度にまで昇温させる。なお、ここでＸを含有するＶ族原料ガスを供給し、この雰囲気状態を次のエッチング処理プロセス時にも維持するのは、高温状態においてＡＢＸ層１２からＸが脱離することを防止するためである（昇温プロセス）。
【００１９】
次いで、図２に示されるように、同一のリアクタ内に所定のエッチングガスを導入する。そして、図１（ｂ）に示されるように、このエッチングガスを用いてＡＢＸ層１２表面をスライト・エッチングすると共に、その表面に生成している自然酸化膜１３を除去する表面処理を施す。但し、このとき、エッチングガスの導入と同時に、２種類のIII族元素Ａ、Ｂのうち、このエッチングガスに対して相対的にエッチングされ易い方の２元化合物を構成するIII族元素を含有するIII族原料ガスを導入する。
【００２０】
即ち、図３に示されるように、エッチングガスの供給量ｅ（ｍｏｌ／ｍｉｎ）における２元化合物ＡＸ、ＢＸのエッチングレートをそれぞれａ（ｎｍ／ｍｉｎ）、ｂ（ｎｍ／ｍｉｎ）とするとき、ａ＜ｂが成立する場合には、ＢＸを構成するＢを含有するIII族原料ガスを供給する。また、このＢを含有するIII族原料ガスの供給量は、２元化合物ＡＸ、ＢＸのエッチングレートの差ｃ＝（ｂ−ａ）に対応する量に設定する。
【００２１】
このようにＡＢＸ層１２表面にエッチング処理を施す際に、所定のエッチングガスに対してエッチングレートが相対的に高いＢＸを構成するＢを含有するIII族原料ガスを供給して、ＡＸとＢＸのエッチングレートが実効的に等しくなるようにする。このため、両者のエッチングレートの差に起因するエッチング表面の荒れや格子不整合が抑制されて、良好なモフォロジーをもつＡＢＸ層１２表面が得られる（エッチング処理プロセス）。
【００２２】
次いで、図２に示されるように、エッチングガスの供給を停止した後、同一のリアクタ内において連続的にＣＹ層の結晶成長を行う。具体的には、Ｘを含有するＶ族原料ガスの供給をＶ族元素Ｙを含有するＶ族原料ガスの供給に切り替ると共に、Ｂを含有するIII族原料ガスの供給をIII族元素Ｃを含有するIII族原料ガスの供給に切り替える。こうして図１（ｃ）に示されるように、Ｃを含有するIII族原料ガスとＹを含有するＶ族原料ガスとの熱分解反応により、露出したＡＢＸ層１２上にIII-Ｖ族２元化合物半導体ＣＹ層１４を形成する（結晶成長プロセス）。
【００２３】
このとき、下地をなすＡＢＸ層１２の良好なモフォロジーをもつエッチング表面が再成長界面となるため、この再成長界面上に形成されるＣＹ層１４の品質は充分に良好なものとなると共に、その表面も従来のような凹凸などの荒れのない平滑な面となり、良好なモフォロジーを得ることが可能になる。従って、このようなプロセス技術を用いて作製する半導体デバイスの特性や信頼性を向上することができる。
【００２４】
（第２の実施形態）
図４は本発明の第２の実施形態に係る半導体デバイスの製造プロセス、即ち２種類のIII族元素Ａ、Ｂをそれぞれに含む複数のIII-Ｖ族２元化合物半導体層であるＡＸ層及びＢＸのなす表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図である。なお、上記第１の実施形態の図２及び図３は本実施形態の説明においてもそのまま流用する。
【００２５】
先ず、図４（ａ）に示されるように、半導体基板２１上に、III族元素ＡとＶ族元素ＸとからなるIII -Ｖ族２元化合物半導体層であるＡＸ層２２、及びIII族元素ＢとＶ族元素ＸとからなるIII -Ｖ族２元化合物半導体層であるＢＸ層２３を順に結晶成長する。続いて、上層のＢＸ層２３上に、所定の形状にパターニングしたマスク材２４を形成した後、このマスク材２４を用いたウエットエッチングによりＢＸ層２３及びＡＸ層２２を半導体基板２１表面が露出するまで選択エッチングして、ＢＸ層２３及びＡＸ層２２が積層されたメサ形状を形成する。
【００２６】
なお、このエッチングの終了後、そのエッチング面を大気中に晒すと、半導体基板２１、ＡＸ層２２、及びＢＸ層２３の露出した表面には表面酸化によって形成される自然酸化膜２５が生成する。
次いで、このＢＸ層２３及びＡＸ層２２からなるメサ形状の積層体が形成された半導体基板２１を例えばＭＯＣＶＤ装置のリアクタ内にセットし、上記第１の実施形態の場合と同様に、Ｘを含有するＶ族原料ガスを供給しつつ加熱し、所定の高温度にまで昇温させる（昇温プロセス）。
【００２７】
続いて、図２に示されるように、同一のリアクタ内に所定のエッチングガスを導入し、図４（ｂ）に示されるように、ＡＸ層２２及びＢＸ層２３の側壁面並びに半導体基板２１表面をスライト・エッチングすると共に、その表面に生成している自然酸化膜１３を除去する表面処理を施すが、このときも、上記第１の実施形態の場合と同様にして、エッチングガスの導入と同時に、２種類のIII族元素Ａ、Ｂのうち、このエッチングガスに対して相対的にエッチングされ易い方の２元化合物を構成するIII族元素を含有するIII族原料ガスを導入する。
【００２８】
こうして、ＡＸ層２２とＢＸ層２３のエッチングレートが実効的に等しくなるようにし、従来のような両者の側壁面に対する横方向のエッチングレートの差に起因する両者の側壁部の境界における段差の発生を抑制する（エッチング処理プロセス）。
次いで、上記第１の実施形態の場合と同様、エッチングガスの供給を停止した後、Ｘを含有するＶ族原料ガスの供給をＶ族元素Ｙを含有するＶ族原料ガスの供給に切り替ると共に、Ｂを含有するIII族原料ガスの供給をIII族元素Ｃを含有するIII族原料ガスの供給に切り替える。こうして図４（ｃ）に示されるように、Ｃを含有するIII族原料ガスとＹを含有するＶ族原料ガスとの熱分解反応により、露出したＡＸ層２２及びＢＸ層２３の側壁面並びに半導体基板２１表面を被覆するIII-Ｖ族２元化合物半導体ＣＹ層２６を形成する（結晶成長プロセス）。
【００２９】
このとき、下地をなすＢＸ層２４及びＡＸ層２２の側壁面が両者の境界における段差の形成を抑制した再成長界面となるため、この上に形成されたＣＹ層２６の品質は従来のような両者の境界に形成される段差に起因する結晶欠陥等のない良好なものにすることが可能になる。従って、このようなプロセス技術を用いて作製する半導体デバイスの特性を向上することができる。
【００３０】
なお、上記第１及び第２の実施形態の結晶成長プロセスにおいてＣＹ層１４、２６を形成する代わりに、III-Ｖ族２元化合物半導体ＢＹ層を形成する場合には、Ｘを含有するＶ族原料ガスの供給をＹを含有するＶ族原料ガスの供給に切り替るだけで、Ｂを含有するIII族原料ガスの供給は切り替えることなくそのまま継続すればよい。また、III-Ｖ族２元化合物半導体ＣＸ層を形成する場合には、Ｘを含有するＶ族原料ガスの供給はそのまま継続して、Ｂを含有するIII族原料ガスの供給をＣを含有するIII族原料ガスの供給に切り替えるだけで。また、ＢＸ層を形成する場合には、Ｘを含有するＶ族原料ガスの供給もＢを含有するIII族原料ガスの供給も共にそのまま継続すればよい。
【００３１】
【実施例】
（第１の実施例）
本実施例は、上記第１の実施形態に対応するものである。
先ず、図５（ａ）に示されるように、ＩｎＰ基板３１上に、２種類のIII族元素Ａｌ、Ｉｎをそれぞれに含むIII−Ｖ族２元化合物半導体であるＡｌＡｓとＩｎＡｓとの混晶であるIII -Ｖ族３元化合物半導体ＡｌＩｎＡｓ層３２を厚さ１００ｎｍに結晶成長した後、大気中に放置した。このため、ＡｌＩｎＡｓ層３２表面には、表面酸化によって自然酸化膜のＡｌＯX膜３３が形成された。
【００３２】
次いで、このＡｌＩｎＡｓ層３２が形成されたＩｎＰ基板３１をＭＯＣＶＤ装置のリアクタ内にセットし、Ｖ族原料ガスであるＡｓＨ3を供給しつつ、その雰囲気下において加熱し６００℃まで昇温させた。
次いで、同一のリアクタ内に、ハロゲン系のエッチングガスとしてのＣＢｒ4を導入すると同時に、このＣＢｒ4に対して相対的にエッチングされ易い方の２元化合物ＩｎＡｓを構成するＩｎを含有するIII族原料ガスとしてＴＭＩｎを導入した。こうして、図５（ｂ）に示されるように、ＡｌＩｎＡｓ層３２表面をスライト・エッチングすると共に、その表面に生成している自然酸化膜１３を除去する表面処理を施した。なお、このときのＡｓＨ3圧下におけるＣＢｒ4の供給量は、０．４μｍｏｌ／ｍｉｎに設定した。また、ＡｌＩｎＡｓ層３２表面のエッチング除去された部分を符号３４で表す。
【００３３】
次いで、ＡｌＩｎＡｓ層３２のエッチング表面のモフォロジーを評価するために、図５（ｃ）に示されるように、エッチング処理終了後、連続して同一のリアクタ内において、ＡｌＩｎＡｓ層３２のエッチング表面を再成長界面とし、その上にＧａＩｎＡｓＰ系のＭＱＷ（多重量子井戸）層３５、及び厚さ３００ｎｍのＩｎＰ層３６を順に結晶成長させて、発光デバイス用の積層構造を作製した。
【００３４】
これは、この積層構造のＭＱＷのＰＬ（Photoluminescence）光強度や半値幅の測定がＡｌＩｎＡｓ層３２のエッチング表面のモフォロジーを評価する手段になり得るためである。即ち、積層構造のＧａＩｎＡｓＰ系のＭＱＷ層３５から発光される例えば波長１５５０ｎｍのＰＬ光がその下地をなすＡｌＩｎＡｓ層３２の表面モフォロジーによる影響を受け、その平滑性や荒れの程度によってＰＬ光強度や半値幅が大幅に変化することを利用して、そのＰＬ光強度や半値幅の測定結果からＡｌＩｎＡｓ層３２のエッチング表面のモフォロジーを評価することができる。
【００３５】
先ず、ＭＱＷのＰＬ光強度とエッチング時におけるＴＭＩｎの供給量との関係から、ＰＬ光強度のＴＭＩｎ供給量依存性を調べた。その結果、図６のグラフに示されるように、エッチング時間を５ｍｉｎに設定し、ＴＭＩｎの供給量を０〜１．２μｍｏｌ／ｍｉｎの範囲で変化させたところ、ＴＭＩｎの供給量が０．６μｍｏｌ／ｍｉｎのときにＰＬ光強度が最大となった。
【００３６】
このことから、ＡｌＩｎＡｓ層３２表面のエッチングの際、供給量０．６μｍｏｌ／ｍｉｎのＴＭＩｎから供給されるＩｎの量が、エッチングによって表面から脱離するＩｎＡｓとＡｌＡｓとの差、即ち相対的に大きなＩｎＡｓの脱離量から相対的に小さなＡｌＡｓの脱離量を引いた値と略一致するためであると推測される。なお、Ｖ族元素のＡｓは雰囲気ガスＡｓＨ3から充分な量が供給されている。
【００３７】
また、比較のために、ＩｎＰ基板上に厚さ１００ｎｍのＡｌＩｎＡｓ層を結晶成長した後、大気中に曝露することなく連続して、このＡｌＩｎＡｓ層３２表面上にＧａＩｎＡｓＰ系のＭＱＷ層及びＩｎＰ層を結晶成長させて同一の積層構造を作製し、そのＰＬ光強度を測定した。この場合、ＡｌＩｎＡｓ層表面はＡｌＯX等の酸化膜が形成されていない理想的な状態と考えられる。そして、本実施例のＴＭＩｎの供給量が０．６μｍｏｌ／ｍｉｎの場合のＰＬ光強度をこの比較例の場合のＰＬ光強度と比較したところ、全く遜色のないものであった。
【００３８】
従って、本実施例のエッチング処理の際に、ＴＭＩｎを供給し、その供給量を０．６μｍｏｌ／ｍｉｎとすることにより、そのエッチング表面（再成長界面）を略理想的なモフォロジーとすることが可能となり、その上に成長させたＭＱＷ層３５の結晶性等の品質の向上や光学的特性の向上を確認することができた。
続いて、ＭＱＷのＰＬ光強度のエッチング時間依存性を調べた。その結果、図７のグラフに示されるように、ＴＭＩｎの供給量を０．６μｍｏｌ／ｍｉｎに設定し、エッチング時間を０〜２２ｍｉｎの範囲で変化させところ、エッチング時間が３〜１５ｍｉｎの範囲において高い光強度レベルを維持し、５ｍｉｎに達するとＰＬ光強度は最大強度レベルになり、１５ｍｉｎ以上になるとＰＬ光強度は明らかに低減する傾向を示した。
【００３９】
このように、エッチング時間については、３〜１５ｍｉｎといったある程度の時間エッチングすれば、ＡｌＩｎＡｓ層３２のエッチング表面は非常に良好なモフォロジーとなり、その上に成長させたＭＱＷ層３５の結晶性等の品質の向上やその光学的特性の向上を確認することができた。
更に、ＡｌＩｎＡｓ層３２のエッチング表面における各種の不純物濃度について、ＳＩＭＳを用いて測定した。その結果、酸素については、弐桁以上の低減が見られた。また、炭素については、エッチングガスＣＢｒ4からの汚染を危惧したが、ＣＢｒ4の供給量に対する依存性は全く見られず、問題ないことが判明した。また、他の不純物、例えばシリコン等についても、全く問題ないことが判明した。
【００４０】
（第２の実施例）
本実施例は、上記第２の実施形態に対応するものである。
先ず、図８（ａ）に示されるように、III族元素Ｇａを含むIII -Ｖ族化合物半導体基板であるｎ−ＧａＡｓ基板４１上に、２種類のIII族元素Ａｌ、Ｇａをそれぞれに含むIII -Ｖ族の３元又は２元化合物半導体層である厚さ１５００ｎｍのｎ−ＡｌＧａＡｓ（Ａｌ＝０．５）層及び厚さ３０ｎｍのｎ−ＡｌＧａＡｓ（Ａｌ＝０．３）層を順に積層したｎ−ＡｌＧａＡｓ層４２、厚さ５ｎｍのＧａＡｓ井戸層と厚さ１０ｎｍのＡｌＧａＡｓ障壁層とを交互に積層した井戸数５のＧａＡｓ／ＡｌＧａＡｓ系のＭＱＷ層４３、厚さ３０ｎｍのｐ−ＡｌＧａＡｓ（Ａｌ＝０．３）層及び厚さ１５００ｎｍのｐ−ＡｌＧａＡｓ（Ａｌ＝０．５）層を順に積層したｐ−ＡｌＧａＡｓ層４４、並びに厚さ３００ｎｍのｐ−ＧａＡｓ層４５を順に結晶成長した。
【００４１】
続いて、このｐ−ＧａＡｓ層４５上にＳｉＮ膜４６を堆積した後、このＳｉＮ膜４６を幅５μｍのストライプ状にパターニングした。そして、このストライプ状のＳｉＮ膜４６をマスクとし、硫酸系エッチャントを用いたウエットエッチングにより、積層されたｐ−ＧａＡｓ層４５、ｐ−ＡｌＧａＡｓ層４４、ＭＱＷ層４３、及びｎ−ＡｌＧａＡｓ層４２をｎ−ＧａＡｓ基板４１表面に達するまで選択的にエッチングして、図面の奥行き方向に延在するリッジ構造４７を形成した。なお、このウエットエッチング後に、露出するエッチング面を大気に曝露した際の表面酸化によって形成される自然酸化膜は、その図示を省略する。
【００４２】
次いで、このリッジ構造４７が形成されたｎ−ＧａＡｓ基板４１をＭＯＣＶＤ装置のリアクタ内にセットし、Ｖ族原料ガスであるＡｓＨ3を供給しつつ、その雰囲気下において加熱し６５０℃まで昇温させた。
次いで、同一のリアクタ内に、ハロゲン系のエッチングガスとしてのＣＢｒ4を導入すると同時に、このＣＢｒ4に対して相対的にエッチングされ易い方の２元化合物ＧａＡｓを構成するＧａを含有するIII族原料ガスとしてＴＭＧａ（TriMethyl Gallium：トリメチルガリウム）を導入した。こうして、図８（ｂ）に示されるように、リッジ構造４７の側壁表面をスライト・エッチングすると共に、その表面に生成している酸化膜を除去する表面処理を施した。なお、このときのＡｓＨ3圧下におけるＣＢｒ4の供給量は、０．４μｍｏｌ／ｍｉｎに設定し、エッチング時間は５ｍｉｎとした。また、リッジ構造４７の側壁表面及びｎ−ＧａＡｓ基板４１表面のエッチング除去された部分を符号４８で表す。
【００４３】
このエッチング処理プロセスにおいて、一般にはＧａＡｓのエッチングレートがＡｌＡｓのエッチングレートよりも高いものの、ここでは雰囲気ガスとしてのＡｓＨ3から充分な量のＡｓが供給されると共に、ＧａＡｓとＡｌＡｓとのエッチングレートの差に対応する量のＧａを含有するＴＭＧａが供給されることから、ＧａＡｓとＡｌＡｓのエッチングレートは実効的に等しくなっている。このため、リッジ構造４７の積層された化合物半導体層の各境界に形成される段差を極めて微小なものに抑制することができる。
【００４４】
このことは、リッジ構造４７の側壁表面の状態を従来のプロセスの場合を示す図９と比較するとより明確になる。即ち、図９においては、ＴＭＧａが供給されないため、ＧａＡｓのエッチングレートがＡｌＡｓのエッチングレートよりも高いことをそのまま反映して、リッジ構造４７におけるｐ−ＧａＡｓ層４５、ＭＱＷ層４３及びｎ−ＧａＡｓ基板４１の側壁表面に対するサイドエッチングの進行がｐ−ＡｌＧａＡｓ層４４及びｎ−ＡｌＧａＡｓ層４２の側壁表面に対するそれよりも速くなり、前者の側壁表面に大きな窪みが形成される。従って、リッジ構造４７の積層された化合物半導体層の各境界に大きな段差が形成されることになる。なお、図９における符号４８ａは、リッジ構造４７の側壁表面及びｎ−ＧａＡｓ基板４１表面のエッチング除去された部分を表す。
【００４５】
勿論、理論的にはリッジ構造４７の側壁表面における微小な段差をも完全になくし、積層された化合物半導体層の各境界が完全に面一状態となるようにすることが可能であるが、実際の製造プロセスにおいては、ＣＢｒ4の供給量を高精度に制御して、段差が完全になくなった理想的な表面状態を実現することは容易ではない。そして、段差を完全になくさなくとも、本実施例のようにきわめて微小なものに抑制することによっても、後述する従来のような大きな段差に起因する結晶欠陥等の発生を充分に抑制することは可能である。
【００４６】
次いで、図８（ｃ）に示されるように、同一のリアクタ内において、ＳｉＮ膜４６をマスクとする選択的な結晶成長を行い、リッジ構造４７を挟む両側にｐ−ＡｌＧａＡｓ層４９ａ及びｎ−ＡｌＧａＡｓ層４９ｂを順に積層して、ｐｎキャリアブロック層４９を埋め込み形成する。
このとき、下地をなすリッジ構造４７の側壁表面の積層された化合物半導体層の各境界における段差は極めて微小なものに抑制されているため、このような下地表面を再成長界面として結晶成長したｐｎキャリアブロック層４９の品質は、従来のような大きな段差に起因する結晶欠陥等のない良好なものとすることが可能になる。
【００４７】
その後、ＳｉＮ膜４６を除去し、更にリッジ構造４７のｐ−ＧａＡｓ層４５上面にｐ側電極（図示せず）を形成し、ｎ−ＧａＡｓ基板４１裏面にｎ側電極（図示せず）を形成して、発光デバイスを作製した。
そして、こうして作製した発光デバイスについて動作試験を行い、その信頼性を調べたところ、上記図９に示されるような従来の方法を用いて作製したものよりも優れた信頼性が得られることを確認することができた。
【００４８】
なお、上記第１及び第２の実施例におけるＴＭＩｎ及びＴＭＧａの供給量及びエッチング時間についての最適値は、例えばＭＯＣＶＤ装置のリアクタの室内形状、エッチングガスの種類、エッチング温度、ＴＭＩｎ及びＴＭＧａ以外の各種ガスの供給量などの様々な要件や条件によって変化するものである。そのため、具体的に最適条件を求めるためには、それぞれの場合における各種条件を考慮することが必要である。但し、その場合であっても、基本的な考え方は全く同じである。
【００４９】
また、上記第１の実施例においては、異なる種類のIII族元素を含むIII -Ｖ族３元化合物半導体層であるＡｌＩｎＡｓ層３２の表面にエッチング処理を施す場合について説明したが、例えばＡｌＧａＡｓ層や、ＧａＩｎＡｓ層や、ＡｌＩｎＰ層などのように、異なる種類のIII族元素として、Ａｌ及びＩｎの代わりに、Ａｌ及びＧａや、Ｇａ及びＩｎを含み、Ｖ族元素としてＡｓの代わりにＰを含んでいるIII -Ｖ族３元化合物半導体層の表面にエッチング処理を施す場合にも、更には、例えばＧａＩｎＡｓＰ層などのように、Ｖ族元素を１種類ではなく２種類含んでいるIII -Ｖ族４元化合物半導体層の表面にエッチング処理を施す場合にも、本発明を適用することができる。
【００５０】
また、例えばＡｌＧａＩｎＡｓ層などのように、III族元素を２種類ではなく３種類含んでいるIII -Ｖ族４元化合物半導体層の表面にエッチング処理を施す場合であっても同様である。この場合には、ＣＢｒ4などのハロゲン系のエッチングガスを含めて多くのエッチングガスによる２元化合物のエッチングレートを求めると、ＩｎＡｓ、ＧａＡｓ、ＡｌＡｓの順にエッチングレートが高い。このため、ＩｎＡｓとＡｌＡｓとのエッチングレートの差に対応する量のＩｎを含有するIII族元素原料ガス（例えばＴＭＩｎ）及びＧａＡｓとＡｌＡｓとのエッチングレートの差に対応する量のＧａを含有するIII族元素原料ガス（例えばＴＭＧａ）をそのエッチング処理プロセスにおいて供給すればよい。
【００５１】
更に、上記第２の実施例においては、異なる種類のIII族元素をそれぞれに含む複数のIII -Ｖ族化合物半導体層であるｎ−ＡｌＧａＡｓ層４２、ＧａＡｓ／ＡｌＧａＡｓ系のＭＱＷ層４３、ｐ−ＡｌＧａＡｓ層４４、及びｐ−ＧａＡｓ層４５がｐ−ＧａＡｓ層４５上に順に積層されてなるリッジ構造４７の側壁表面にエッチング処理を施す場合について説明したが、このようにＧａＡｓ層とＡｌＧａＡｓ層とのなす表面にエッチング処理を施す場合に限定されず、上記第１の実施例の変形例において例示したような各種類のIII族元素とＶ族元素とが種々に組み合わされた複数の２元又は３元以上のIII−Ｖ族化合物半導体層のなす表面にエッチング処理を施す場合にも、本発明を適用することができる。
【００５２】
【発明の効果】
以上の説明で明らかなように、本発明に係る半導体デバイスの製造方法によれば、次のような効果を奏することができる。
即ち、本発明に係る半導体デバイスの製造方法によれば、異なる種類のIII族元素を含む２元化合物の混晶からなる半導体層の表面にエッチング処理を施す際に、異なる種類のIII族元素を含む２元化合物のエッチングレートを実効的に等しくすることが可能になるため、エッチング表面の荒れや格子不整合を抑制して、良好なモフォロジーをもつ半導体層表面を得ることが可能になる。
【００５３】
また、本発明に係る半導体デバイスの製造方法によれば、異なる種類のIII族元素を含む２元化合物又はその混晶からなる複数の半導体層のなす表面にエッチング処理を施す際に、異なる種類のIII族元素を含む２元化合物のエッチングレートを実効的に等しくすることが可能になるため、複数の半導体層の境界に形成される段差を極めて微小なものに抑制した半導体層表面を得ることが可能になる。
【００５４】
また、本発明に係る半導体デバイスの製造方法によれば、上記発明におけるエッチング処理後、そのまま同一の結晶成長装置内において、エッチング処理を施した表面上に所定の半導体層を成長させるため、この半導体層の品質を結晶欠陥等のない良好なものにすると共に、その表面も凹凸などの荒れのない平滑な面となる良好なモフォロジーを得ることが可能になる。
【００５５】
従って、このような本発明に係る半導体デバイスの製造方法を用いて作製する半導体デバイスの特性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体デバイスの製造プロセス、即ち２種類のIII族元素を含むIII-Ｖ族３元化合物半導体層の表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図である。
【図２】図１に示すプロセスを説明するためのシーケンス図である。
【図３】図２に示すエッチング処理プロセスにおける各III-Ｖ族化合物半導体ＡＸ、ＢＸのエッチングレートの差を示すグラフである。
【図４】本発明の第２の実施形態に係る半導体デバイスの製造プロセス、即ち２種類のIII族元素をそれぞれに含む複数のIII-Ｖ族２元化合物半導体層のなす表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図である。
【図５】第１の実施例に係る２種類のIII族元素を含むIII-Ｖ族化合物半導体層の表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図である。
【図６】ＭＱＷのＰＬ光強度とエッチング時のＴＭＩｎの供給量との関係を示すグラフである。
【図７】ＭＱＷのＰＬ光強度とエッチング時間との関係を示すグラフである。
【図８】第２の実施例に係る２種類のIII族元素をそれぞれに含む複数のIII-Ｖ族化合物半導体層のなす表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図である。
【図９】第２の実施例との比較のために従来のプロセスを説明するための概略工程断面図である。
【図１０】従来の２種類のIII族元素Ａ、Ｂを含むIII-Ｖ族化合物半導体層であるＡＢＸ層の表面に対するiｎ−situエッチングによる表面処理及びその後の結晶成長のプロセスを説明するための概略工程断面図である。
【図１１】図１０に示すプロセスを説明するためのシーケンス図である。
【符号の説明】
１１ 半導体基板
１２ ＡＢＸ層
１３ 自然酸化膜
１４ ＣＹ層
２１ 半導体基板
２２ ＡＸ層
２３ ＢＸ層
２４ マスク材
２５ 自然酸化膜
２６ ＣＹ層
３１ ＩｎＰ基板
３２ ＡｌＩｎＡｓ層
３３ ＡｌＯX膜
３４ ＡｌＩｎＡｓ層表面のエッチング除去された部分
３５ ＧａＩｎＡｓＰ系のＭＱＷ層
３６ ＩｎＰ層
４１ ｎ−ＧａＡｓ基板
４２ ｎ−ＡｌＧａＡｓ層
４３ ＧａＡｓ／ＡｌＧａＡｓ系のＭＱＷ層
４４ ｐ−ＡｌＧａＡｓ層
４５ ｐ−ＧａＡｓ層
４６ ＳｉＮ膜
４７ リッジ構造
４８、４８ａ リッジ構造の側壁表面及びｎ−ＧａＡｓ基板表面のエッチング除去された部分
４９ａ ｐ−ＡｌＧａＡｓ層
４９ｂ ｎ−ＡｌＧａＡｓ層
４９ ｐｎキャリアブロック層
５１ ＩｎＰ基板
５２ ＡｌＩｎＡｓ層
５３ ＡｌＯX膜
５４ ＩｎＰ層
Claims (6)
- 異なる種類のIII族元素を含む複数のIII-Ｖ族２元化合物半導体の混晶からなる半導体層の表面にエッチング処理を施すエッチング処理工程を含む半導体デバイスの製造方法において、
前記複数のIII-Ｖ族２元化合物半導体は、使用するエッチャントに対してそれぞれのエッチングレートが異なり、
前記エッチング処理工程は、前記複数のIII-Ｖ族２元化合物半導体の各原料ガスの中から、前記複数のIII-Ｖ族２元化合物半導体の内で前記エッチャントに対してエッチングレートが相対的に高い方のIII-Ｖ族２元化合物半導体を構成するIII族元素の原料ガスのみを、前記エッチャントと一緒に供給する工程を含むことを特徴とする半導体デバイスの製造方法。 - 異なる種類のIII族元素を含む複数のIII-Ｖ族２元化合物半導体又はそれらの異なる混晶からなる互いに異なる複数の半導体層の側壁面にエッチング処理を施すエッチング処理工程を含む半導体デバイスの製造方法において、
前記複数のIII-Ｖ族２元化合物半導体は、使用するエッチャントに対してそれぞれのエッチングレートが異なり、
前記エッチング処理工程は、前記複数のIII-Ｖ族２元化合物半導体の各原料ガスの中から、前記複数のIII-Ｖ族２元化合物半導体の内で前記エッチャントに対してエッチングレートが相対的に高い方のIII-Ｖ族２元化合物半導体を構成するIII族元素の原料ガスのみを、前記エッチャントと一緒に供給する工程を含むことを特徴とする半導体デバイスの製造方法。 - 前記エッチング処理工程は、前記III族元素の原料ガスの供給量を、前記異なる種類のIII族元素を含む前記複数のIII-Ｖ族２元化合物半導体間の、前記エッチャントに対する前記エッチングレートの差に対応する量に設定する工程を含むことを特徴とする請求項１又は２に記載の半導体デバイスの製造方法。
- 前記エッチング処理を結晶成長装置内において行った後、そのまま前記結晶成長装置内において、前記エッチング処理を施した前記半導体層の前記表面上に所定の異なる半導体層を成長させることを特徴とする請求項１又は３に記載の半導体デバイスの製造方法。
- 前記エッチング処理を結晶成長装置内において行った後、そのまま前記結晶成長装置内において、前記エッチング処理を施した前記半導体層の前記側壁面上に所定の異なる半導体層を成長させることを特徴とする請求項２又は３に記載の半導体デバイスの製造方法。
- 前記結晶成長装置として、有機金属化学気相成長装置を用いることを特徴とする請求項４又は５記載の半導体デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001257882A JP4833456B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001257882A JP4833456B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003068715A JP2003068715A (ja) | 2003-03-07 |
| JP4833456B2 true JP4833456B2 (ja) | 2011-12-07 |
Family
ID=19085485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001257882A Expired - Lifetime JP4833456B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4833456B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7968362B2 (en) | 2001-03-27 | 2011-06-28 | Ricoh Company, Ltd. | Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system |
| JP5346443B2 (ja) | 2007-04-16 | 2013-11-20 | ローム株式会社 | 半導体発光素子およびその製造方法 |
| JP5981493B2 (ja) * | 2014-07-16 | 2016-08-31 | ローム株式会社 | 半導体発光素子 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63241932A (ja) * | 1987-03-28 | 1988-10-07 | Res Dev Corp Of Japan | 半導体材料のエツチング方法 |
| JP2982453B2 (ja) * | 1991-12-20 | 1999-11-22 | 日本電気株式会社 | Ｉｉｉ−ｖ族化合物半導体のガスエッチング方法 |
| JPH06232099A (ja) * | 1992-09-10 | 1994-08-19 | Mitsubishi Electric Corp | 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法 |
| US5346581A (en) * | 1993-04-01 | 1994-09-13 | At&T Bell Laboratories | Method of making a compound semiconductor device |
-
2001
- 2001-08-28 JP JP2001257882A patent/JP4833456B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003068715A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3816942B2 (ja) | 半導体素子の製造方法 | |
| US6586819B2 (en) | Sapphire substrate, semiconductor device, electronic component, and crystal growing method | |
| US6709513B2 (en) | Substrate including wide low-defect region for use in semiconductor element | |
| JP2000040858A (ja) | 光半導体装置、その製造方法、および半導体ウェハ | |
| US6927149B2 (en) | Nitride semiconductor device and fabrication method thereof, and method for forming nitride semiconductor substrate | |
| JP2008198952A (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP2008187044A (ja) | 半導体レーザ | |
| JP2005294416A (ja) | 窒化物系半導体素子の製造方法及び窒化物系半導体素子 | |
| JP2003332688A (ja) | Ｉｉｉ族窒化物系化合物半導体レーザ | |
| JP2000082863A (ja) | 半導体発光素子の製造方法 | |
| JP4751124B2 (ja) | 半導体発光素子を作製する方法 | |
| JP2008226865A (ja) | 半導体レーザダイオード | |
| JP4833456B2 (ja) | 半導体デバイスの製造方法 | |
| JP4608731B2 (ja) | 半導体レーザの製造方法 | |
| JP3988961B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP2002008980A (ja) | 半導体層の成長方法および半導体発光素子の製造方法 | |
| JP3963233B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP2004158500A (ja) | 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法 | |
| JP4186489B2 (ja) | 清浄処理方法および半導体装置の製造方法 | |
| JP2010182977A (ja) | 窒化物半導体発光素子およびその製造方法 | |
| JP4104234B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2009212343A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| US8021985B2 (en) | Method to form semiconductor laser diode | |
| JP2002359436A (ja) | 窒化物半導体レーザダイオード、並びにその製造方法 | |
| JP4394800B2 (ja) | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050928 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110922 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4833456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |