JP2005294416A - 窒化物系半導体素子の製造方法及び窒化物系半導体素子 - Google Patents

窒化物系半導体素子の製造方法及び窒化物系半導体素子 Download PDF

Info

Publication number
JP2005294416A
JP2005294416A JP2004105135A JP2004105135A JP2005294416A JP 2005294416 A JP2005294416 A JP 2005294416A JP 2004105135 A JP2004105135 A JP 2004105135A JP 2004105135 A JP2004105135 A JP 2004105135A JP 2005294416 A JP2005294416 A JP 2005294416A
Authority
JP
Japan
Prior art keywords
nitride
based semiconductor
dislocation
groove
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004105135A
Other languages
English (en)
Other versions
JP5013661B2 (ja
Inventor
Takashi Kano
隆司 狩野
Tsutomu Yamaguchi
勤 山口
Hiroaki Izu
博昭 伊豆
Masayuki Hata
雅幸 畑
Yasuhiko Nomura
康彦 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004105135A priority Critical patent/JP5013661B2/ja
Priority to CNB2005100084737A priority patent/CN100470970C/zh
Priority to CN2009100005593A priority patent/CN101459318B/zh
Priority to US11/080,398 priority patent/US7405096B2/en
Publication of JP2005294416A publication Critical patent/JP2005294416A/ja
Priority to US12/216,928 priority patent/US7807490B2/en
Application granted granted Critical
Publication of JP5013661B2 publication Critical patent/JP5013661B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】 表面から裏面に貫通したストライプ状の転位集中領域を有するGaN基板の表面に窒化物系半導体各層を均一な膜厚で積層する窒化物系半導体素子の製造方法を提供する。
【解決手段】
窒化物系半導体基板、例えば、GaN基板102の表面103の転位集中領域106に沿って、転位集中領域106の近傍の非転位集中領域110に溝108を形成する。この溝108が形成されたGaN基板102の表面103に窒化物系半導体の各層を結晶成長層104として形成する。
【選択図】 図1

Description

本発明は、窒化物系半導体素子の製造方法および窒化物系半導体素子に関する。
窒化物系半導体素子は、次世代の大容量光ディスク用光源として利用される半導体レーザ素子等として、その開発が盛んに行われている。例えば、特許文献1が参照される。
窒化物系半導体素子は、窒化物系半導体基板上に有機金属気相堆積法によって、窒化物系半導体各層を結晶成長させることによって製造される。
図17は、窒化物系半導体基板を模式的に示した斜視図である。
窒化物系半導体基板1701は、その表面1702と裏面1703とを貫通したストライプ状の結晶欠陥の集中した転位集中領域1704,1705,1706,1707と正常な結晶領域からなる非転位集中領域1708,1709,1710とからなる。非転位集中領域1708、1709、1710の幅、即ち転位集中領域間の間隔は、例えば、約400μmである。
この窒化物系半導体基板1701の表面1702に窒化物系半導体を例えば、有機金属気相堆積法(MOCVD:Metalorganic Chemical Vapor Deposition)により結晶成長させて、窒化物系半導体の積層構造を得る。
図18は、このようにして得られた従来の窒化物系半導体の積層構造を転位集中領域の延在方向と直角方向から視た模式図である。窒化物系半導体基板1701の表面1702には、結晶成長層1801、1802、1803が形成されている。これらの結晶成長層1801、1802、1803において、膜厚は、一定でなく、例えば、転位集中領域1704、1705近くの端部1804、1805で厚く、中央部1806で薄く、不均一となっている。
このような結晶成長層1801、1802、1803を有する窒化物系半導体から窒化物系半導体レーザ素子を作製するためには、光閉じ込め構造を得るのに、ストライプ状の光導波路を形成する必要がある。光導波路形成には様々な方法があるが、リッジ型光導波路は、深さや幅を百分の一μm程度の精度で精密に制御したエッチング技術により形成される。
国際公開公報 WO 03/038957A1
ところが、膜厚不均一な結晶成長層を有する窒化物系半導体レーザ素子では、光導波路の形成工程でのエッチングのムラの原因となり、特性悪化や歩留まり低下を招くことになる。
そこで、本発明は、窒化物系半導体基板の非転位集中領域の表面に、窒化物系半導体の積層構造を膜厚が均一な結晶成長層を有する窒化物系半導体素子及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は、ストライプ状の転位集中領域と非転位集中領域とが交互に存在し、転位集中領域が表面から裏面に貫通している窒化物半導体基板を用いた窒化物系半導体素子の製造方法であって、前記窒化物系半導体基板の非転位集中領域の表面に窒化物系半導体層を積層する積層工程に先立って、窒化物系半導体基板の表面に前記転位集中領域に沿った近傍の非転位集中領域に溝を形成する溝形成工程を設けたこととしている。
上述のような方法によって、積層工程で積層する窒化物系半導体各層の膜厚の均一性を担保することができ、素子特性の改善および製品歩留まりの向上を図ることができる。
また、前記溝形成工程は、前記窒化物系半導体基板の表面に前記転位集中領域に沿った近傍の非転位集中領域を除く非転位集中領域にエッチングマスクを形成するマスク形成サブ工程と、前記転位集中領域を含み、転位集中領域に沿った非転位集中領域をエッチングするエッチングサブ工程と、前記マスク形成サブ工程で形成されたエッチングマスクを除去するマスク除去サブ工程とを有することとしている。
このような方法によって、転位集中領域に沿って、転位集中領域を含む非転位集中領域に溝を形成することが可能となる。
また、前記マスク形成サブ工程で形成されるエッチングマスクは、SiO2から成り、前記エッチングサブ工程は、Cl2ガスを用いた反応性イオンエッチングであることとしている。
このような方法によって、溝を確実に形成することができる。
また、前記マスク形成サブ工程で形成されたエッチングマスク間の距離で決まるエッチングサブ工程で形成される溝の幅と、前記エッチングサブ工程で形成される溝の深さとは、後続の積層工程で転位集中領域の表面に積層されるべき窒化物系半導体層の非転位集中領域へのマイグレーションを抑制できる幅と深さとに形成されることとしている。
このような方法によって、積層される窒化物系半導体の吸着種のマイグレーションが抑制され、膜厚の均一性が担保される。
また、前記溝形成工程で形成される溝は、異方性エッチングで形成され、非転位集中領域の段部が窒化物系半導体基板の表面から溝底方向に略直角に形成されることとしている。
このような方法によって、転移集中領域を含んだ溝を容易に形成することができる。
また、前記溝形成工程で形成される溝は、非転位集中領域の段部の斜面が窒化物系半導体基板の表面から溝底方向に転位集中領域側に傾斜したメサ形状に形成されることとしている。
このような方法によって、エッジ効果が低減して膜厚の均一性を更に高めることができる。
また、前記溝形成工程で形成される溝は、非転位集中領域の段部の斜面が窒化物系半導体基板の表面から溝底方向に非転位集中領域側に傾斜した逆メサ形状に形成されることとしている。
このような方法によって、吸着種のマイグレーションを更に抑制することができる。
また、前記溝形成工程で形成される溝と同時に、非転位集中領域に前記溝と直角方向に延在する直角溝を間隔を開けて形成する直角溝形成工程を更に有することとしている。
このような方法によって、溝を2方向に形成することによって、膜厚の均一性を更に完全なものとすることができ、また、窒化物系半導体素子の分離が容易となる。
また、前記窒化物系半導体基板の表面は、(0001)結晶面からなることとしている。
このような方法によって、窒化物系半導体素子を分離する際、劈開により容易にすることができる。
本発明は、ストライプ状の転位集中領域を有する窒化物系半導体基板を用いた窒化物系半導体素子であって、窒化物系半導体基板の非転位集中領域の少なくとも一端部に段部が形成され、当該段部の底部には転位集中領域が延在し、前記非転位集中領域の表面に窒化物系半導体各層が形成されていることとしている。
このような構成によって、窒化物系半導体素子を構成する窒化物系半導体各層の膜厚を均一にすることができ、半導体特性の優れた、製品歩留まりの良好な窒化物系半導体素子を得ることができる。
以下、本発明に係る窒化物系半導体素子及びその製造方法の実施の形態について、図面を用いて説明する。
(実施の形態1)
図1は、本発明に係る窒化物系半導体素子の製造方法の実施の形態1でGaN基板に形成された積層構造の膜厚を説明するための断面図である。
この窒化物系半導体素子101は、窒化物系半導体基板であるGaN基板102の表面103に窒化物系半導体の結晶成長層104からなる積層構造を形成してなる。
GaN基板102には、表面103と裏面105とを貫通したストライプ状の結晶欠陥の集中した転位集中領域106、107が形成されている。この転位集中領域106、107の延在方向に沿って溝108、109が形成されている。
この溝108、109の形成されたGaN基板102の表面103にMOCVD法によってGa、Al、InなどのIII族元素とN元素とを含む結晶成長原料を供給して結晶成長層104を形成する。
ところで、これらのIII族元素とN元素との吸着種は、転位集中領域106、107の表面には、殆ど吸着しない。本来、転位集中領域106、107に吸着すべき吸着種は、GaN基板102に形成された溝108、109に堆積する。また、溝108、109は表面103から深さdを有して形成されているので、溝108、109の非転位集中領域に堆積された吸着種が溝108、109外の非転位集中領域110の表面103にマイグレーションすることが抑制される。
この結果、非転位集中領域110の表面103に形成された結晶成長膜104の膜厚の均一性が高まる。
なお、溝108、109がエッチングにより形成されているので、溝108、109と表面103との境界に角が形成される。角の立っている部分に吸着種が吸着されやすい(エッジ効果)ので、角部分111、112では、結晶成長層104に若干の盛り上がり勾配113、114が形成されている。
次に、本実施の形態の窒化物系半導体基板の溝形成工程について説明する。
図2(a)に示すように、GaN基板102の(0001)結晶面を表面103として、溝が形成される転位集中領域106、107に沿う(図の紙面を貫く方向)非転位集中領域以外の非転位集中領域110の表面103にSiO2層をマスク201としてPCVD法(Plasma Chemical Vaper Deposition)で形成する。なお、マスク201の材料としてNi(ニッケル)、フォトレジスト、Al23、SiNなどの絶緑材料を用いてもよい。マスク201の膜厚は、例えば、0.36μmとされる。
SiO2層201の形成されたGaN基板102をRIE(Reactive Ion Etching)法を用いて転位集中領域106、107とその近傍の非転位集中領域を選択的にエッチングする。このエッチング条件は、例えば、Cl2ガスを用い、ガス圧を25mTorrとし、流量を25sccm、プラズマ励起パワー200W、エッチレート0.135μm/minとする。これによって、GaN基板102の表面103から深さd=1μmの深さの溝を形成する。なお、エッチングに用いるガスに関してはBCl3などの塩素を含むガスを用いてもよい。
このエッチング工程の後、マスクとして形成したSiO2層を除去する。
図2(b)は、溝形成工程で得られたGaN基板102の断面図である。GaN基板102の表面103には、深さd=1μm、幅w=100μmの溝108、109が形成されている。
図3は、図2(b)の上方からGaN基板102を模式的に示した上面図である。GaN基板102の表面103には、ストライプ状の転位集中領域106、107、・・・に沿った溝108、109、・・・が形成されている。この溝108、109の中心間の間隔は、例えば、400μmである。
次に、溝形成工程が終了したGaN基板102に窒化物系半導体素子である窒化物系半導体レーザ素子の積層工程を説明する。なお、説明を簡単にするため、GaN基板102がn型導電性である場合について説明し、断面図は、溝108、109の中心間についてのみ記載する。
図4は、積層工程を説明するための断面図である。以下の積層工程は、MOCVD法により行う。
(1)n型導電性のGaN基板102上にバッファ層401を形成する。このバッファ層形成工程は、GaN基板102を水素および窒素雰囲気の反応炉の中に入れ、窒化物系半導体層の窒化原料であるNH3ガスを供給した状態でGaN基板102を1000℃付近にまで加熱する。GaN基板102の温度が約1000℃に到達した時点で、Ga原料であるTMGa(トリメチルガリウム)およびAl原料であるTMAl(トリメチルアルミニウム)を含んだ水素ガスを反応炉内に供給し、GaN基板102上にアンドープのAl0.01Ga0.99N層をバッファ層401として形成する。このバッファ層401は、例えば、1.0μmの厚さに形成され、この上層に形成される窒化物系半導体レーザ構造とGaN基板102とのバッファ層としての役目をする。
(2)n型クラッド層402をバッファ層401上に形成する。
このクラッド層形成工程は、Ga原料であるTMGa(トリメチルガリウム)およびTMAl(トリメチルアルミニウム)、n型導電性を得るためのGe不純物の原料であるGeH4(モノゲルマン)を含んだ水素ガスを反応炉内に供給し、GeドープAl0.07Ga0.93Nからなるn型クラッド層402を約1.5μmの厚さで形成する。
(3)n側キャリアブロック層403をn型クラッド層402上に形成する。
このキャリアブロック層形成工程は、Ga原料であるTMGaおよびAl原料であるTMAlを含んだ水素ガスを反応炉内に供給し、Al0.2Ga0.8Nからなるn側キャリアブロック層403を約20nmの厚さで形成する。
(4)発光層404をn側キャリアブロック層403上に形成する。
この発光層形成工程は、GaN基板102の温度を約800℃付近まで下げ、NH3ガスを供給した窒素雰囲気の反応炉にGa原料であるTEGa(トリエチルガリウム)およびIn原料であるTMIn(トリメチルインジウム)を供給し、多重量子井戸(MQW:Multiple Quantum Well)構造を有するMQW活性層を形成する。MQW活性層は、約3.5nmの厚さを有するアンドープのInxGa1-XNからなる3つの量子井戸層と約20nmの厚さを有するアンドープのInyGa1-yNからなる3つの量子障壁層とが交互に積層されている。
ここで、x>yであり、x=0.15、y=0.03である。
MQW活性層の上面には、同様にTEGaおよびTMInを供給し、約0.1μmの膜厚を有するアンドープのIn0.01Ga0.99Nからなるp側光ガイド層を形成する。
p側光ガイド層の上面にGa原料であるTMGaおよびAl原料であるTMAlを反応炉に供給し、約20nmの膜厚を有するAl0.25Ga0.75Nからなるp側キャリアブロック層を形成する。
発光層404は、これらのMQW活性層とp側光ガイド層とキャリアブロック層とからなる。
(5)p型クラッド層405を発光層404上に形成する。
このクラッド層形成工程は、再びGaN基板102の温度を1000℃付近まで加熱し、反応炉内にNH3ガスを供給した水素および窒素雰囲気中で、p型不純物であるMgの原料であるMg(C552(シクロペンタジェニルマグネシウム)、Ga原料であるTMGaおよびAl原料であるTMAlを反応炉に供給し、MgドープAl0.07Ga0.93Nからなるp型クラッド層405を約0.5μmの膜厚で形成する。
(6)p側コンタクト層406をp型クラッド層405上に形成する。
このコンタクト層形成工程は、再度GaN基板温度を800℃付近まで下げ、反応炉にNH3ガスを供給した窒素雰囲気中で、Ga原料であるTEGaおよびIn原料であるTMInを供給し、約2nmの厚さのアンドープのIn0.07Ga0.93Nからなるp側コンタクト層406を形成する。
以上の各工程で、GaN基板102上に窒化物系半導体レーザ素子の積層工程を完了し、基板407の温度を室温付近まで冷却し、基板407を反応炉より取り出す。
次に、窒化物系半導体レーザ素子の積層構造を形成した基板407に光導波路を形成する。
光導波路形成工程は、図5に示すように、基板407のp側コンタクト層406上のほぼ中央に転位集中領域106、107の延在方向とほぼ平行に幅約1.5μmの帯状のSiO2層からなるマスク501の形成と、Cl2ガスを用いたRIE法によるリッジ形成エッチングとを含む。
リッジ形成エッチングでは、図6に示すように、マスク501が形成された領域以外の領域のp側コンタクト層406の全部とp型クラッド層405の膜厚の約90%をエッチングにより除去する。これによって、p型クラッド層601に膜厚約0.45μmの突状部602を形成する。
次に、p型クラッド層601の平坦部とこの突状部602の側面にSiO2層からなる電流ブロック層701を図7に示すように形成し、マスク501を除去する。この電流ブロック層は、約0.2μmの膜厚に形成される。マスク501が除去された部分は、帯状溝702となる。
図8に示すように、マスク501を除去した帯状溝702にp側コンタクト層406上にp側オーミック電極801を形成した後、上面全面を覆うp側パッド電極802を形成する。
更にGaN基板102の裏面105を劈開し易い厚さまで研磨した後、GaN基板102の裏面105にn側オーミック電極803とn側パッド電極804とを形成し、窒化物系半導体レーザ素子を生成する。
以上のような製造方法によると、窒化物系半導体レーザ素子の積層工程での膜厚が非転位集中領域110でほぼ均一となるので、光導波路形成工程でのリッジ形成エッチングのような精度を要するエッチングにおいても、不良品を製造することなく、製品の歩留まりを向上することができる。
なお、上記実施の形態では、GaN基板102の転位集中領域106等に沿った溝108等を形成させたけれども、他の溝形成パターンとして、図9に示すような溝を形成させてもよい。
図9は、GaN基板102の上面図である。溝108,109等と直角方向の直角溝901、902等を非転位集中領域110の表面103に形成するようにしてもよい。この直角溝901、902の間隔Dは、間隔Dから直角溝901等の溝幅を減じた長さを窒化物系半導体レーザ素子の光路長又はその光路長の整数倍の長さとなるように形成するとよい。このようにすると、この直角溝を基準として一つの窒化物系半導体レーザ素子を分離することが容易となる。
また、上記実施の形態では、溝108等は、異方性エッチングにより断面を長方形としたけれども、溝断面を以下のようにしてもよい。
図10は、溝断面1001をメサ形状としている。このような形状にすることによって、エッジ効果を低減することができる。このとき、溝深さを2μmとしている。
図11は、溝断面1101を逆メサ形状としている。このような形状にすると、溝内から溝外への吸着種のマイグレーションは更に少なくなる。
更に、図12に示すように、溝断面1201を階段状としてもよい。
また、上記各溝108等は、転位集中領域106等を含めたけれども、転位集中領域106をエッチングすることなく、転位集中領域106の両側の非転位集中領域に一対の溝1301、1302を形成するようにしてもよい。
また、上記実施の形態では、n型GaN基板102を用いて説明したけれども、p型GaN基板を用いてよいのは勿論である。
なお、上記では、リッジ型光導波路構造を有する半導体レーザを例に説明したが、本発明によると窒化物系半導体各層の膜厚を均一にすることができるので、他の光導波路構造を有する半導体レーザに適用しても、素子特性の改善および製品歩留りの向上を図ることができる。例えば、イオン注入により光導波路を形成する場合、半導体各層の膜厚が不均一であると、積層方向における発光層位置に対するイオン注入深さが不均一になるため、横方向の光閉じ込めが不均一になり、素子特性に悪影響を及ぼす虞があるが、本願発明によると、窒化物系半導体各層の膜厚を均一にすることができるので、前記イオン注入深さを均一にすることができる。この結果、横方向の光閉じ込めを均一にできるので、素子特性の改善および製品歩留りの向上を図ることができる。
また、ストライプ状の電極を形成することにより光導波路を設ける電極ストライプ構造(前記したリッジ型光導波路構造とは異なり、リッジ部を形成しない構造)の場合、半導体各層の膜厚が不均一であると、その面上に形成する電極の付着力が低下する虞がある。さらに、この電極ストライプ構造を有する素子を該電極側からサブマウント等の基台に取り付ける、所謂ジャンクションダウン組み立てを行う場合に、半導体各層の膜厚が不均一であると放熱特性が劣化したり、発光点位置制御が困難になる虞がある。この結果、素子特性の劣化、製品歩留りの悪化を招く虞がある。しかしながら、本願発明によると、窒化物系半導体各層の膜厚を均一にすることができるので、このような問題を解決できるので、素子特性の改善および製品歩留りの向上を図ることができる。
なお、上記実施の形態では、窒化物系半導体基板としてGaN基板を用いて説明したけれども、これに限ることはなく、AlGaN、AlN、AlGaInNを含む窒化物系半導体基板であってもよく、これらにBを加えた一般式AlGaInBN基板を用いてもよいのは勿論である。
また、上記実施の形態では、窒化物系半導体各層の結晶成長をMOCVD法を用いて行ったけれども、この方法に限ることはなく、HVPE(ハライドベイパーフェイズエピタキシー)法、または、Al、Ga、In、NH3、SiH4、GeH4およびMg(C552などを原料ガスとして用いるガスソースMBE(モレキュラービームエピタキシー)法、Al、Ga、In、GeH4、Mgとラジカル窒素またはヒドラジンを用いたMBE法などを用いて結晶成長を行ってもよい。
また、上記実施の形態では、GaN基板の(0001)結晶面上に窒化物系半導体の各層を積層したけれども、他の方向に積層してもよい。例えば、(1−100)や(11−20)結晶面などの(H、K、−H−K、0)結晶面上に窒化物系半導体の各層を積層してもよい。この場合、発光層にピエゾ電場が発生しないので、発光層の発光効率を向上させることができる。
また、(0001)結晶面から1.0°以下の範囲でオフした窒化物系半導体基板を用いてもよい。
また、上記実施の形態では、発光層としてMQW構造を用いたけれども、発光層は単一量子井戸構造であっても同様の効果を得ることができる。
また、本発明の内容は膜厚の均一性を向上する技術に関するものであるので発光層の膜厚などを均一にするなどの観点から発光ダイオードや受光素子にも有効である。更には複雑なエッチングパターンや電極パターンを有するFETなどの能動素子においても有効である。
次に、上記実施の形態でのGaN基板上の窒化物系半導体の積層構造の結晶成長層の膜厚の均一性を従来技術の転位集中領域に沿った溝を形成しない場合と比較した実験データを示す。
図14は、膜厚の均一性を比較するための膜厚測定方法を示している。結晶成長層の最大膜厚部分と最小膜厚部分との膜厚差を△tとする。
平均膜厚を3μmとしたときの比較例を図15に示す。
比較例には、従来例のように溝を形成しない場合と、実施の形態1で説明した図3に示した溝パターンと、図9に示した溝パターンとの3種類で比較した。第1欄に膜厚差を示し、第2欄に膜厚差を平均膜厚で除した値を%表示している。
この図から、窒化物系半導体の結晶成長層を形成する前に、溝形成をすることによって、吸着種のマイグレーションが抑制され、膜厚の均一性が向上することが理解される。特に、溝パターンを転位集中領域に沿った方向とその直角方向との2方向に形成させたとき、膜厚の均一性は完全に保たれる。
次に、この膜厚の均一性と、溝の深さと溝の幅(半値)との関係を図16のグラフに示す。横軸に溝の半値幅を、縦軸に溝の深さをμmの単位で示している。なお、この平均膜厚は3μmである。図中の×印は、膜厚不均一な点を示し、△印は、膜厚の均一性が確保される境界点を示し、○印は、膜厚の均一性が良好な点を示している。この結果、曲線の上方(クロス線部分)で、膜厚の均一性が確保されることが実験結果から得られた。
溝の半値幅を大きくすると、非転位集中領域の効率的な利用が阻害されるし、溝の深さを大きくすると、エッチング処理の効率が悪化する。
したがって、溝の深さを0.7μm〜2.5μmの範囲とし、溝の半値幅をそれに応じて70μm〜20μmの範囲とするのが効率的である。
本発明に係る窒化物系半導体素子の製造方法及び窒化物系半導体素子は、半導体レーザ特性の優れた、かつ、製造段階で歩留まりの向上した窒化物系半導体素子として、大容量光ディスク用光源等の分野で活用される。
本発明に係る窒化物系半導体素子の実施の形態1のGaN基板に形成された結晶成長層の膜厚を説明するための断面図である。 (a)、(b)は、上記実施の形態の溝形成工程を説明するための断面図である。 上記実施の形態の溝のパターンを説明するための上面図である。 上記実施の形態の窒化物系半導体レーザ素子の製造工程を説明するための断面図(その1)である。 上記実施の形態の窒化物系半導体レーザ素子の製造工程を説明するための断面図(その2)である。 上記実施の形態の窒化物系半導体レーザ素子の製造工程を説明するための断面図(その3)である。 上記実施の形態の窒化物系半導体レーザ素子の製造工程を説明するための断面図(その4)である。 上記実施の形態の窒化物系半導体レーザ素子の断面図である。 本発明に係る窒化物系半導体素子の他の実施の形態の溝パターンを説明するための上面図である。 他の実施の形態の溝断面を示す断面図(その1)である。 他の実施の形態の溝断面を示す断面図(その2)である。 他の実施の形態の溝断面を示す断面図(その3)である。 他の実施の形態の溝断面を示す断面図(その4)である。 GaN基板に形成された結晶成長層の膜厚のバラツキを見積もるための説明図である。 上記実施の形態と従来例との膜厚のバラツキの比較例を示す図である。 上記実施の形態1の溝の深さと幅とGaN基板に形成された結晶成長層の膜厚均一性との関係を示す図である。 ストライプ状の転位集中領域を有する窒化物系半導体基板を模式的に示した斜視図である。 従来の窒化物系半導体の積層構造の断面の模式図である。
符号の説明
101 窒化物系半導体素子
102 GaN基板
103 表面
104 結晶成長層
105 裏面
106,107 転位集中領域
108,109 溝
201 マスク
401 バッファ層
402 n型クラッド層
403 n側キャリアブロック層
404 発光層
405 p型クラッド層
406 p型コンタクト層
407 基板
501 マスク
601 p型クラッド層
602 突状部
701 電流ブロック層
702 帯状溝
801 p側オーミック電極
802 p側パッド電極
803 n側オーミック電極
804 n側パッド電極
901,902 直角溝
1001 メサ型溝
1101 逆メサ型溝
1201 階段状溝
1301,1302 一対の溝

Claims (10)

  1. ストライプ状の転位集中領域と非転位集中領域とが交互に存在し、転位集中領域が表面から裏面に貫通している窒化物半導体基板を用いた窒化物系半導体素子の製造方法であって、
    前記窒化物系半導体基板の非転位集中領域の表面に窒化物系半導体層を積層する積層工程に先立って、
    窒化物系半導体基板の表面に前記転位集中領域に沿った近傍の非転位集中領域に溝を形成する溝形成工程を設けたことを特徴とする窒化物系半導体素子の製造方法。
  2. 前記溝形成工程は、
    前記窒化物系半導体基板の表面に前記転位集中領域に沿った近傍の非転位集中領域を除く非転位集中領域にエッチングマスクを形成するマスク形成サブ工程と、
    前記転位集中領域を含み、転位集中領域に沿った非転位集中領域をエッチングするエッチングサブ工程と、
    前記マスク形成サブ工程で形成されたエッチングマスクを除去するマスク除去サブ工程とを有することを特徴とする請求項1記載の窒化物系半導体素子の製造方法。
  3. 前記マスク形成サブ工程で形成されるエッチングマスクは、SiO2から成り、
    前記エッチングサブ工程は、Cl2ガスを用いた反応性イオンエッチングであることを特徴とする請求項2記載の窒化物系半導体素子の製造方法。
  4. 前記マスク形成サブ工程で形成されたエッチングマスク間の距離で決まるエッチングサブ工程で形成される溝の幅と、前記エッチングサブ工程で形成される溝の深さとは、後続の積層工程で転位集中領域の表面に積層されるべき窒化物系半導体層の非転位集中領域へのマイグレーションを抑制できる幅と深さとに形成されることを特徴とする請求項3記載の窒化物系半導体素子の製造方法。
  5. 前記溝形成工程で形成される溝は、異方性エッチングで形成され、非転位集中領域の段部が窒化物系半導体基板の表面から溝底方向に略直角に形成されることを特徴とする請求項2記載の窒化物系半導体素子の製造方法。
  6. 前記溝形成工程で形成される溝は、非転位集中領域の段部の斜面が窒化物系半導体基板の表面から溝底方向に転位集中領域側に傾斜したメサ形状に形成されることを特徴とする請求項2記載の窒化物系半導体素子の製造方法。
  7. 前記溝形成工程で形成される溝は、非転位集中領域の段部の斜面が窒化物系半導体基板の表面から溝底方向に非転位集中領域側に傾斜した逆メサ形状に形成されることを特徴とする請求項2記載の窒化物系半導体素子の製造方法。
  8. 前記溝形成工程で形成される溝と同時に、非転位集中領域に前記溝と直角方向に延在する直角溝を間隔を開けて形成する直角溝形成工程を更に有することを特徴とする請求項1記載の窒化物系半導体素子の製造方法。
  9. 前記窒化物系半導体基板の表面は、
    (0001)結晶面からなることを特徴とする請求項1記載の窒化物系半導体素子の製造方法。
  10. ストライプ状の転位集中領域を有する窒化物系半導体基板を用いた窒化物系半導体素子であって、
    窒化物系半導体基板の非転位集中領域の少なくとも一端部に段部が形成され、当該段部の底部には転位集中領域が延在し、
    前記非転位集中領域の表面に窒化物系半導体各層が形成されていることを特徴とする窒化物系半導体素子。

JP2004105135A 2004-03-31 2004-03-31 窒化物系半導体素子の製造方法及び窒化物系半導体素子 Expired - Fee Related JP5013661B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004105135A JP5013661B2 (ja) 2004-03-31 2004-03-31 窒化物系半導体素子の製造方法及び窒化物系半導体素子
CNB2005100084737A CN100470970C (zh) 2004-03-31 2005-02-21 氮化物系半导体元件的制造方法及氮化物系半导体元件
CN2009100005593A CN101459318B (zh) 2004-03-31 2005-02-21 氮化物系半导体元件的制造方法和氮化物系半导体元件
US11/080,398 US7405096B2 (en) 2004-03-31 2005-03-16 Manufacturing method of nitride semiconductor device and nitride semiconductor device
US12/216,928 US7807490B2 (en) 2004-03-31 2008-07-14 Manufacturing method of nitride semiconductor device and nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004105135A JP5013661B2 (ja) 2004-03-31 2004-03-31 窒化物系半導体素子の製造方法及び窒化物系半導体素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010100713A Division JP5389728B2 (ja) 2010-04-26 2010-04-26 窒化物系半導体素子の製造方法及び窒化物系半導体素子

Publications (2)

Publication Number Publication Date
JP2005294416A true JP2005294416A (ja) 2005-10-20
JP5013661B2 JP5013661B2 (ja) 2012-08-29

Family

ID=35050149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004105135A Expired - Fee Related JP5013661B2 (ja) 2004-03-31 2004-03-31 窒化物系半導体素子の製造方法及び窒化物系半導体素子

Country Status (3)

Country Link
US (2) US7405096B2 (ja)
JP (1) JP5013661B2 (ja)
CN (2) CN101459318B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353808A (ja) * 2004-06-10 2005-12-22 Sharp Corp 半導体素子、半導体装置及びその製造方法
JP2006066583A (ja) * 2004-08-26 2006-03-09 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2006093548A (ja) * 2004-09-27 2006-04-06 Sharp Corp 窒化物半導体発光素子、及びその製造方法
JP2008016584A (ja) * 2006-07-05 2008-01-24 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2008091890A (ja) * 2006-09-04 2008-04-17 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JP2008235466A (ja) * 2007-03-19 2008-10-02 Nichia Corp 窒化物半導体素子およびその製造方法
JP2009032891A (ja) * 2007-07-26 2009-02-12 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法
JP2009123939A (ja) * 2007-11-15 2009-06-04 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2010062213A (ja) * 2008-09-01 2010-03-18 Sharp Corp 窒化物半導体発光素子およびその製造方法
US7772611B2 (en) 2004-05-10 2010-08-10 Sharp Kabushiki Kaisha Nitride semiconductor device with depressed portion
JP2011035125A (ja) * 2009-07-31 2011-02-17 Sharp Corp 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
JP2013115112A (ja) * 2011-11-25 2013-06-10 Sumitomo Electric Ind Ltd 複合基板の製造方法および半導体デバイスの製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4322187B2 (ja) * 2004-08-19 2009-08-26 シャープ株式会社 窒化物半導体発光素子
JP4963060B2 (ja) * 2005-11-30 2012-06-27 シャープ株式会社 窒化物系半導体レーザ素子及びその製造方法
US20070221932A1 (en) * 2006-03-22 2007-09-27 Sanyo Electric Co., Ltd. Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
JP4884866B2 (ja) * 2006-07-25 2012-02-29 三菱電機株式会社 窒化物半導体装置の製造方法
JP5041902B2 (ja) * 2007-07-24 2012-10-03 三洋電機株式会社 半導体レーザ素子
JP2009200478A (ja) * 2008-01-21 2009-09-03 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
CN104241473A (zh) * 2013-06-21 2014-12-24 晶能光电(江西)有限公司 一种氮化镓基led外延片的生长方法
DE102014117510A1 (de) * 2014-11-28 2016-06-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124573A (ja) * 2001-10-12 2003-04-25 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法、半導体素子の製造方法、素子の製造方法、窒化物系iii−v族化合物半導体層の成長方法、半導体層の成長方法および層の成長方法
JP2004356454A (ja) * 2003-05-30 2004-12-16 Sharp Corp 窒化物半導体発光素子
JP2005197347A (ja) * 2004-01-05 2005-07-21 Sharp Corp 窒化物半導体レーザ素子及び、その製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
US6566231B2 (en) * 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
JP3946427B2 (ja) * 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP2002076522A (ja) * 2000-09-01 2002-03-15 Nec Corp 窒化物半導体レーザ
JP2003017808A (ja) 2001-07-04 2003-01-17 Sony Corp 窒化ガリウム系半導体発光素子
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
US7498608B2 (en) * 2001-10-29 2009-03-03 Sharp Kabushiki Kaisha Nitride-composite semiconductor laser element, its manufacturing method, and semiconductor optical device
JP2003179311A (ja) 2001-12-12 2003-06-27 Sony Corp GaN系半導体レーザ素子及びその作製方法
US6812496B2 (en) * 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
US7279718B2 (en) * 2002-01-28 2007-10-09 Philips Lumileds Lighting Company, Llc LED including photonic crystal structure
JP2004000328A (ja) 2002-05-31 2004-01-08 Sanyo Electric Co Ltd 足浴器
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
JP3916584B2 (ja) * 2003-04-24 2007-05-16 シャープ株式会社 窒化物半導体レーザ装置
US7462882B2 (en) * 2003-04-24 2008-12-09 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
JP4390640B2 (ja) * 2003-07-31 2009-12-24 シャープ株式会社 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
JP4201725B2 (ja) * 2004-02-20 2008-12-24 シャープ株式会社 窒化物半導体発光素子の製造方法
US20050221515A1 (en) * 2004-03-30 2005-10-06 Katsunori Yanashima Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type III-V group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP4322187B2 (ja) * 2004-08-19 2009-08-26 シャープ株式会社 窒化物半導体発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124573A (ja) * 2001-10-12 2003-04-25 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法、半導体素子の製造方法、素子の製造方法、窒化物系iii−v族化合物半導体層の成長方法、半導体層の成長方法および層の成長方法
JP2004356454A (ja) * 2003-05-30 2004-12-16 Sharp Corp 窒化物半導体発光素子
JP2005197347A (ja) * 2004-01-05 2005-07-21 Sharp Corp 窒化物半導体レーザ素子及び、その製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288794B2 (en) 2004-05-10 2012-10-16 Sharp Kabushiki Kaisha Nitride semiconductor layers on substrate having ridge portions with inflow prevention walls near engraved regions
US7772611B2 (en) 2004-05-10 2010-08-10 Sharp Kabushiki Kaisha Nitride semiconductor device with depressed portion
JP2005353808A (ja) * 2004-06-10 2005-12-22 Sharp Corp 半導体素子、半導体装置及びその製造方法
JP4651312B2 (ja) * 2004-06-10 2011-03-16 シャープ株式会社 半導体素子の製造方法
US7763527B2 (en) 2004-06-10 2010-07-27 Sharp Kabushiki Kaisha Semiconductor element, semiconductor device, and method for fabrication thereof
JP2006066583A (ja) * 2004-08-26 2006-03-09 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2006093548A (ja) * 2004-09-27 2006-04-06 Sharp Corp 窒化物半導体発光素子、及びその製造方法
JP4679867B2 (ja) * 2004-09-27 2011-05-11 シャープ株式会社 窒化物半導体発光素子、及びその製造方法
JP2008016584A (ja) * 2006-07-05 2008-01-24 Sanyo Electric Co Ltd 半導体素子およびその製造方法
US7830940B2 (en) 2006-09-04 2010-11-09 Nichia Corporation Nitride semiconductor laser element having nitride semiconductor substrate and nitride semiconductor layer laminated thereon with nitride semiconductor substrate and nitride semiconductor layer having recesses formed in high dislocation density region of nitride semiconductor substrate and nitride semiconductor layer having portions with different film thicknesses
JP2008091890A (ja) * 2006-09-04 2008-04-17 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JP2008235466A (ja) * 2007-03-19 2008-10-02 Nichia Corp 窒化物半導体素子およびその製造方法
JP2009032891A (ja) * 2007-07-26 2009-02-12 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法
JP2009123939A (ja) * 2007-11-15 2009-06-04 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2010062213A (ja) * 2008-09-01 2010-03-18 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2011035125A (ja) * 2009-07-31 2011-02-17 Sharp Corp 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
JP2013115112A (ja) * 2011-11-25 2013-06-10 Sumitomo Electric Ind Ltd 複合基板の製造方法および半導体デバイスの製造方法

Also Published As

Publication number Publication date
US7405096B2 (en) 2008-07-29
US20080280445A1 (en) 2008-11-13
JP5013661B2 (ja) 2012-08-29
CN101459318A (zh) 2009-06-17
US20050221590A1 (en) 2005-10-06
US7807490B2 (en) 2010-10-05
CN100470970C (zh) 2009-03-18
CN1677775A (zh) 2005-10-05
CN101459318B (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
JP5013661B2 (ja) 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP4928874B2 (ja) 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
JP2003017791A (ja) 窒化物半導体素子及びこの窒化物半導体素子の製造方法
JP2006066869A (ja) 窒化物半導体レーザ素子及び窒化物半導体素子
US7596160B2 (en) Nitride semiconductor lasers and its manufacturing method
JP2011077418A (ja) 半導体素子、半導体ウェハ、半導体ウェハの製造方法、半導体素子の製造方法
US8896002B2 (en) Method for producing semiconductor laser, semiconductor laser, optical pickup, and optical disk drive
JP2006303471A (ja) 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
JP2009170658A (ja) 半導体レーザ装置の製造方法
JP4608731B2 (ja) 半導体レーザの製造方法
JP2008028375A (ja) 窒化物半導体レーザ素子
JP5389728B2 (ja) 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP4679867B2 (ja) 窒化物半導体発光素子、及びその製造方法
JP4720051B2 (ja) 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP2008187034A (ja) Iii−v族窒化物半導体レーザ素子
JP5532082B2 (ja) 窒化物半導体レーザ素子
JP5160828B2 (ja) 窒化物系半導体素子の製造方法
JP2011124253A (ja) 半導体レーザの製造方法、半導体レーザ、光ディスク装置、半導体装置の製造方法および半導体装置
JP2018101752A (ja) 半導体光素子およびその製造方法
JP2001332796A (ja) 半導体レーザ装置の製造用トレー及びそれを用いた半導体レーザ装置の製造方法
JP2003179314A (ja) 窒化物系半導体発光素子及びその作製方法
JP4240854B2 (ja) 窒化物系半導体発光素子およびその製造方法
JP5679699B2 (ja) 窒化物半導体発光素子
JP2005294297A (ja) 半導体素子の製造方法
JP2006134987A (ja) 半導体レーザおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110419

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110426

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110909

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120328

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5013661

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees