JP2013115112A - 複合基板の製造方法および半導体デバイスの製造方法 - Google Patents
複合基板の製造方法および半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2013115112A JP2013115112A JP2011257611A JP2011257611A JP2013115112A JP 2013115112 A JP2013115112 A JP 2013115112A JP 2011257611 A JP2011257611 A JP 2011257611A JP 2011257611 A JP2011257611 A JP 2011257611A JP 2013115112 A JP2013115112 A JP 2013115112A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- group iii
- iii nitride
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 465
- 239000004065 semiconductor Substances 0.000 title claims abstract description 219
- 239000002131 composite material Substances 0.000 title claims abstract description 153
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 150000004767 nitrides Chemical class 0.000 claims abstract description 288
- 238000005530 etching Methods 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims description 83
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910003465 moissanite Inorganic materials 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 26
- 239000007789 gas Substances 0.000 description 16
- 239000000243 solution Substances 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 14
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 12
- 239000010931 gold Substances 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 12
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910017604 nitric acid Inorganic materials 0.000 description 11
- 238000005498 polishing Methods 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 239000007864 aqueous solution Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- -1 nitride compound Chemical class 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000007716 flux method Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000005092 sublimation method Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 1
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】中間層の一部および支持基板の一部の少なくともいずれかが露出している複合基板であっても、半導体デバイスを歩留まりよく製造することができる複合基板の製造方法を提供する。
【解決手段】本複合基板の製造方法は、支持基板１０と、その主面の少なくとも一部上に配置された中間層２０と、その主面の少なくとも一部上に配置されたＩＩＩ族窒化物層３０ａとを含み、ＩＩＩ族窒化物層３０ａの主面と、中間層２０の主面の一部および支持基板１０の主面の一部の少なくともいずれかと、が露出している第１の複合基板１を準備する工程と、第１の複合基板１の中間層２０の露出部分を選択的にエッチングにより除去することにより第２の複合基板２を得る工程と、第２の複合基板２の支持基板１０の主面の露出部分を所定の深さまで選択的にエッチングにより除去することにより第３の複合基板３を得る工程と、を含む。
【選択図】図１
【解決手段】本複合基板の製造方法は、支持基板１０と、その主面の少なくとも一部上に配置された中間層２０と、その主面の少なくとも一部上に配置されたＩＩＩ族窒化物層３０ａとを含み、ＩＩＩ族窒化物層３０ａの主面と、中間層２０の主面の一部および支持基板１０の主面の一部の少なくともいずれかと、が露出している第１の複合基板１を準備する工程と、第１の複合基板１の中間層２０の露出部分を選択的にエッチングにより除去することにより第２の複合基板２を得る工程と、第２の複合基板２の支持基板１０の主面の露出部分を所定の深さまで選択的にエッチングにより除去することにより第３の複合基板３を得る工程と、を含む。
【選択図】図１
Description
本発明は、支持基板に中間層を介在させてＩＩＩ族窒化物層を積層させた複合基板の製造方法およびこれにより得られた複合基板を用いた半導体デバイスの製造方法に関する。
ＩＩＩ族窒化物半導体を用いた半導体デバイスは種々の方法で形成されている。一つの方法は、ＩＩＩ族窒化物半導体基板上に、少なくとも１層のＩＩＩ族窒化物半導体層をエピタキシャル成長させる方法である。しかし、かかる方法は、ＩＩＩ族窒化物半導体基板が非常に高価であるため、得られる半導体デバイスも非常に高価となる。
このため、ＩＩＩ族窒化物半導体とは化学組成が異なる支持基板上にＩＩＩ族窒化物半導体層を積層させた複合基板のＩＩＩ族窒化物半導体層上にＩＩＩ族窒化物半導体層をエピタキシャル成長させる方法が好適に用いられている。
たとえば、特開２００６−２１０６６０号公報（特許文献１）は、積層された半導体基板の製造方法として、第１の窒化物半導体基板の表面近傍にイオンを注入する工程と、その第１の窒化物半導体基板の表面側を第２の基板に重ね合わせる工程と、重ね合わせた上記２枚の基板を熱処理する工程と、イオン注入された層を境として上記第１の窒化物半導体基板の大部分を上記第２の窒化物半導体基板から引き剥がす工程と含む製造方法を開示する。
また、特開２００８−３００５６２号公報（特許文献２）は、ＩＩＩ族窒化物半導体層貼り合わせ基板として、ＩＩＩ族窒化物半導体基板と下地基板とが貼り合わされている基板であって、ＩＩＩ族窒化物半導体層の熱膨張係数と下地基板の熱膨張係数との差が４．５×１０-6Ｋ-1以下と小さく、下地基板の熱伝導率が５０Ｗ・ｍ-1・Ｋ-1以上と高い貼り合わせ基板を開示する。また、かかるＩＩＩ族窒化物半導体層貼り合わせ基板上に形成されている少なくとも１層のＩＩＩ族窒化物半導体エピタキシャル層を含む半導体デバイスを開示する。
また、特開２０１０−１６５９２７号公報（特許文献３）は、発光素子用基板として、波長が４００ｎｍ以上６００ｎｍ以下の光に対して透明な透明基板と、透明基板の一方の主面上に接合により形成された窒化物系化合物半導体薄膜とを備え、透明基板の主表面に垂直な方向における透明基板の熱膨張係数をα１、窒化物系化合物半導体薄膜の熱膨張係数をα２とすれば、（α１−α２）／α２が−０．５以上１．０以下と小さい基板が開示されている。
上記の特開２００６−２１０６６０号公報（特許文献１）、特開２００８−３００５６２号公報（特許文献２）および特開２０１０−１６５９２７号公報（特許文献３）に開示された複合基板は、いずれも支持基板としての下地基板とＩＩＩ族窒化物層とを直接貼り合わせたものであり、支持基板（下地基板）の種類によってはＩＩＩ族窒化物層との接合強度が必ずしも十分でない場合があった。
このため、支持基板とＩＩＩ族窒化物半導体層との接合強度を高めるため、支持基板とＩＩＩ族窒化物層とをそれらの間に中間層を介在させて貼り合わせた複合基板が検討されつつある。
しかしながら、現在の実際の製造において得られる支持基板とＩＩＩ族窒化物層との間に中間層を介在させて積層された複合基板上にＩＩＩ族窒化物半導体層をエピタキシャル成長させると、複合基板の主面の一部上にエピタキシャル成長とは異なり異常な成長、具体的には、膜厚や組成、結晶方位、成長モードなどが不均一な成長が発生するため、半導体デバイスの歩留まりが低下するという問題点がある。これにより、複合基板の主面上に数百ｎｍ〜数十μｍの凹凸が形成される。この凹凸は、たとえば、半導体デバイス作製時の樹脂(レジスト)成膜時に樹脂厚みの不均一の原因となったり、別の保持基板へ貼り替える際に面内一様な密着を阻害する原因となったりすることで、半導体デバイスの歩留まりが低下するという問題を引き起こす。
本発明者らは、上記問題点の原因について鋭意調査研究した結果、複合基板上のＩＩＩ族窒化物層の一部が欠落して中間層および支持基板の主面の少なくとも一部が露出しており、複合基板のＩＩＩ族窒化物層上にＩＩＩ族窒化物半導体層をエピタキシャル成長させる際に、この露出部上にＩＩＩ族窒化物が不均一成長などの異常成長を引き起こすことをつきとめた。本発明は、上記の知見に基づき、中間層の一部および支持基板の一部の少なくともいずれかが露出している複合基板であっても、それに適切な処理を加えることにより、半導体デバイスを歩留まり良く製造することができる複合基板の製造方法および半導体デバイスの製造方法を提供することを目的とする。
本発明は、支持基板と、支持基板の主面の少なくとも一部上に配置された中間層と、中間層の主面の少なくとも一部上に配置されたＩＩＩ族窒化物層とを含み、ＩＩＩ族窒化物層の主面と、中間層の主面の一部および支持基板の主面の一部の少なくともいずれかと、が露出している第１の複合基板を準備する工程と、第１の複合基板の中間層の主面が露出している部分を選択的にエッチングにより除去することにより第２の複合基板を得る工程と、第２の複合基板の支持基板の主面が露出している部分を所定の深さまで選択的にエッチングにより除去することにより第３の複合基板を得る工程と、を含む複合基板の製造方法である。
本発明にかかる複合基板の製造方法において、中間層は、その上におけるＩＩＩ族窒化物半導体の成長が不均一であるものとすることができる。さらに、中間層は、ケイ素酸化物、ケイ素窒化物、金属酸化物、金属窒化物およびこれらの複合物からなる群から選ばれる少なくとも一つを含むことができる。また、支持基板は、その上におけるＩＩＩ族窒化物半導体の成長が不均一であるものとすることができる。さらに、支持基板は、ケイ素酸化物、金属酸化物、多結晶ＧａＮ、多結晶ＳｉＣ、Ｃｕ、ＷおよびＭｏからなる群から選ばれる少なくとも一つを含むことができる。
また、本発明は、上記の複合基板の製造方法により得られた第３の複合基板のＩＩＩ族窒化物層の主面上に少なくとも１層のＩＩＩ族窒化物半導体層をエピタキシャル成長させる工程を含む半導体デバイスの製造方法である。
本発明にかかる半導体デバイスの製造方法において、ＩＩＩ族窒化物層の厚さと、中間層のエッチングにより除去された部分の厚さと、支持基板のエッチングにより除去された部分により形成されたエッチング窪みの深さとの和を、エピタキシャル成長させるＩＩＩ族窒化物半導体層の厚さより大きくすることができる。また、ＩＩＩ族窒化物層の厚さと、中間層のエッチングにより除去された部分の厚さと、支持基板のエッチングにより除去された部分により形成されたエッチング窪みの深さと、エピタキシャル成長させたＩＩＩ族窒化物半導体層の厚さとの和を、ＩＩＩ族窒化物半導体層のエピタキシャル成長の際に支持基板のエッチング窪み上に不均一に成長したＩＩＩ族窒化物半導体の最大高さよりも大きくすることができる。
本発明によれば、中間層の一部および支持基板の一部の少なくともいずれかが露出している複合基板であっても、それに適切な処理を加えることにより、半導体デバイスを歩留まり良く製造することができる複合基板の製造方法および半導体デバイスの製造方法を提供できる。
［実施形態１］
図１を参照して、本発明の一実施形態である複合基板の製造方法は、支持基板１０と、支持基板１０の主面の少なくとも一部上に配置された中間層２０と、中間層２０の主面の少なくとも一部上に配置されたＩＩＩ族窒化物層３０ａとを含み、ＩＩＩ族窒化物層３０ａの主面と、中間層２０の主面の一部および支持基板１０の主面の一部の少なくともいずれかと、が露出している第１の複合基板１を準備する工程（図１（Ａ））と、第１の複合基板１の中間層２０の主面が露出している部分を選択的にエッチングにより除去することにより第２の複合基板２を得る工程（図１（Ｂ））と、第２の複合基板２の支持基板１０の主面が露出している部分を所定の深さまで選択的にエッチングにより除去することにより第３の複合基板３を得る工程（図１（Ｃ））と、を含む。
図１を参照して、本発明の一実施形態である複合基板の製造方法は、支持基板１０と、支持基板１０の主面の少なくとも一部上に配置された中間層２０と、中間層２０の主面の少なくとも一部上に配置されたＩＩＩ族窒化物層３０ａとを含み、ＩＩＩ族窒化物層３０ａの主面と、中間層２０の主面の一部および支持基板１０の主面の一部の少なくともいずれかと、が露出している第１の複合基板１を準備する工程（図１（Ａ））と、第１の複合基板１の中間層２０の主面が露出している部分を選択的にエッチングにより除去することにより第２の複合基板２を得る工程（図１（Ｂ））と、第２の複合基板２の支持基板１０の主面が露出している部分を所定の深さまで選択的にエッチングにより除去することにより第３の複合基板３を得る工程（図１（Ｃ））と、を含む。
本実施形態の複合基板の製造方法により得られる第３の複合基板３は、そのＩＩＩ族窒化物層３０ａ上に少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる際に、支持基板１０のエッチングにより除去された部分により形成されるエッチング窪み１０ｅ上にＩＩＩ族窒化物半導体４０ｐが不均一に成長するが、不均一に成長したＩＩＩ族窒化物半導体４０ｐの最高高さＴPよりも、支持基板１０のエッチング窪み１０ｅの深さＴ1、中間層２０のエッチングにより除去された厚さＴ2、ＩＩＩ族窒化物層３０ａの厚さＴ3およびＩＩＩ族窒化物半導体層４０の厚さＴ4の和Ｔ（Ｔ＝Ｔ1＋Ｔ2＋Ｔ3＋Ｔ4）を大きくすることが可能となり、このため、品質の高い半導体デバイスを歩留まり良く製造することができる。
｛第１複合基板の準備工程｝
図１（Ａ）、図２および図３を参照して、本実施形態の複合基板の製造方法は、まず、支持基板１０と、支持基板１０の主面の少なくとも一部上に配置された中間層２０と、中間層２０の主面の少なくとも一部上に配置されたＩＩＩ族窒化物層３０ａとを含み、ＩＩＩ族窒化物層３０ａの主面と、中間層２０の主面の一部および支持基板１０の主面の一部の少なくともいずれかと、が露出している第１の複合基板１を準備する工程を含む。
図１（Ａ）、図２および図３を参照して、本実施形態の複合基板の製造方法は、まず、支持基板１０と、支持基板１０の主面の少なくとも一部上に配置された中間層２０と、中間層２０の主面の少なくとも一部上に配置されたＩＩＩ族窒化物層３０ａとを含み、ＩＩＩ族窒化物層３０ａの主面と、中間層２０の主面の一部および支持基板１０の主面の一部の少なくともいずれかと、が露出している第１の複合基板１を準備する工程を含む。
ここで、図３を参照して、第１の複合基板を準備する工程は、特に制限はなく、たとえば、支持基板１０に中間層２０ａを形成するサブ工程（図３（Ａ））、ＩＩＩ族窒化物基板に中間層およびイオン注入領域を形成するサブ工程（図３（Ｂ））、支持基板とＩＩＩ族窒化物基板とを貼り合わせるサブ工程（図３（Ｃ））およびＩＩＩ族窒化物基板をイオン注入領域で分離することにより第１の複合基板を形成するサブ工程（図３（Ｄ）〜（Ｅ））を含む。
（支持基板に中間層を形成するサブ工程）
図３（Ａ）を参照して、支持基板１０の主面１０ｍ上に中間層２０ａを形成する。支持基板１０は、それに接合されるＩＩＩ族窒化物層３０ａを支持できる基板であれば特に制限はないが、ＩＩＩ族窒化物の熱膨張係数と同一または近似の熱膨張係数を有することが好ましく、さらに、本発明が特に有効なのはその上におけるＩＩＩ族窒化物半導体の成長が不均一である支持基板１０が用いられる場合である観点から、ケイ素酸化物、金属酸化物、多結晶ＧａＮ、多結晶ＳｉＣ、Ｃｕ、ＷおよびＭｏからなる群から選ばれる少なくとも一つを含むことが好ましく、ケイ素酸化物含有基板、金属酸化物含有基板、ケイ素酸化物および金属酸化物のうち複数の種類の酸化物である複合酸化物を含有する基板、多結晶ＧａＮ含有基板、多結晶ＳｉＣ含有基板およびＭｏ含有基板などが好ましく挙げられる。ここで、ケイ素酸化物としては、ＳｉＯ2などが挙げられる。金属酸化物としては、Ａｌ2Ｏ3、ＴｉＯ2、ＺｒＯ2、Ｇａ2Ｏ3、ＭｇＯ、Ｙ2Ｏ3などが挙げられる。複合酸化物としてはムライト（３Ａｌ2Ｏ3・２ＳｉＯ2〜２Ａｌ2Ｏ3・ＳｉＯ2）、ジルコン（ＺｒＯ2・ＳｉＯ2）、スピネル（ＭｇＯ・Ａｌ2Ｏ3）などが挙げられる。
図３（Ａ）を参照して、支持基板１０の主面１０ｍ上に中間層２０ａを形成する。支持基板１０は、それに接合されるＩＩＩ族窒化物層３０ａを支持できる基板であれば特に制限はないが、ＩＩＩ族窒化物の熱膨張係数と同一または近似の熱膨張係数を有することが好ましく、さらに、本発明が特に有効なのはその上におけるＩＩＩ族窒化物半導体の成長が不均一である支持基板１０が用いられる場合である観点から、ケイ素酸化物、金属酸化物、多結晶ＧａＮ、多結晶ＳｉＣ、Ｃｕ、ＷおよびＭｏからなる群から選ばれる少なくとも一つを含むことが好ましく、ケイ素酸化物含有基板、金属酸化物含有基板、ケイ素酸化物および金属酸化物のうち複数の種類の酸化物である複合酸化物を含有する基板、多結晶ＧａＮ含有基板、多結晶ＳｉＣ含有基板およびＭｏ含有基板などが好ましく挙げられる。ここで、ケイ素酸化物としては、ＳｉＯ2などが挙げられる。金属酸化物としては、Ａｌ2Ｏ3、ＴｉＯ2、ＺｒＯ2、Ｇａ2Ｏ3、ＭｇＯ、Ｙ2Ｏ3などが挙げられる。複合酸化物としてはムライト（３Ａｌ2Ｏ3・２ＳｉＯ2〜２Ａｌ2Ｏ3・ＳｉＯ2）、ジルコン（ＺｒＯ2・ＳｉＯ2）、スピネル（ＭｇＯ・Ａｌ2Ｏ3）などが挙げられる。
中間層２０ａは、特に制限はないが、支持基板１０とＩＩＩ族窒化物基板３０との接合強度を高め、さらに、本発明が特に有効なのはその上におけるＩＩＩ族窒化物半導体の成長が不均一である中間層２０，２０ａ，２０ｂが用いられる場合である観点から、ケイ素酸化物、ケイ素窒化物、金属酸化物、金属窒化物およびこれらの複合物からなる群から選ばれる少なくとも一つを含むことが好ましく、ケイ素酸化物層、ケイ素窒化物層、金属酸化物層、金属窒化物層およびこれらの複合物層からなる群から選ばれる少なくとも一つであることがより好ましい。ケイ素酸化物としては、ＳｉＯ2などが挙げられる。ケイ素窒化物としては、Ｓｉ3Ｎ4などが挙げられる。金属酸化物としてはＴｉＯ2、ＺｎＯ、Ｉｎ2Ｏ3、ＳｎＯ2、Ａｌ2Ｏ3，ＺｒＯ2、Ｇａ2Ｏ3，ＮｉＯ、Ｓｂ2Ｏ3、Ｙ2Ｏ3、ＮｂＯ、ＷＯ3、ＭｏＯ2などが挙げられる。金属窒化物としては、ＴｉＮ、ＡｌＮなどが挙げられる。
中間層２０ａを形成する方法は、その中間層２０ａの形成に適している限り特に制限はないが、品質のよい中間層２０ａを効率的に形成する観点から、スパッタ法、ＣＶＤ（化学気相堆積）法、ＰＬＤ（パルスレーザ堆積）法、ＭＢＥ（分子線成長）法、電子線蒸着法などが好ましい。
さらに、中間層２０ａは、支持基板１０とＩＩＩ族窒化物基板との接合強度を高める観点から、その主面を鏡面（たとえば、ＪＩＳ Ｂ ０６０１：２００１に規定される算術平均粗さＲａが１０ｎｍ以下の鏡面）に研磨することが好ましい。中間層２０ａの主面を研磨する方法は、特に制限はなく、たとえばＣＭＰ（化学機械的研磨）などが用いられる。
（ＩＩＩ族窒化物基板に中間層およびイオン注入領域を形成するサブ工程）
図３（Ｂ）を参照して、ＩＩＩ族窒化物基板３０の主面３０ｎ上に中間層２０ｂを形成し、ＩＩＩ族窒化物基板３０の主面３０ｎから所定の深さの位置にイオン注入領域３０ｉを形成する。
図３（Ｂ）を参照して、ＩＩＩ族窒化物基板３０の主面３０ｎ上に中間層２０ｂを形成し、ＩＩＩ族窒化物基板３０の主面３０ｎから所定の深さの位置にイオン注入領域３０ｉを形成する。
ＩＩＩ族窒化物基板３０は、後工程における分離によりＩＩＩ族窒化物層３０ａを形成させるものであり、ＩＩＩ族窒化物層３０ａと同様に、少なくともｃ軸方向に配向しているＩＩＩ族窒化物結晶（好ましくはＩＩＩ族窒化物単結晶）で形成されている。かかるＩＩＩ族窒化物基板３０を準備する方法は、特に制限はないが、結晶性のよいＩＩＩ族窒化物基板３０を得る観点から、ＨＶＰＥ（ハイドライド気相成長）法、ＭＯＶＰＥ（有機金属気相成長）法、ＭＢＥ法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などが好適である。
中間層２０ｂおよび中間層２０ｂを形成する方法は、上記の中間層２０ａおよび中間層２０ａを形成する方法とそれぞれ同様であるため、ここでは繰り返さない。
ＩＩＩ族窒化物基板３０の主面３０ｎから所定の深さの位置にイオン注入領域３０ｉを形成することは、ＩＩＩ族窒化物基板３０の主面３０ｎ上に形成された中間層２０ｂ側からイオンＩを注入することにより行なう。注入するイオンＩは、イオン注入されるＩＩＩ族窒化物層３０ａの結晶性の低下を抑制する観点から、質量の小さいイオンが好ましく、たとえば水素イオン、ヘリウムイオンなどが好ましい。また、イオンＩが注入される所定の深さは、１０ｎｍ以上１０００ｎｍ以下が好ましい。
さらに、ＩＩＩ族窒化物基板３０にイオン注入領域３０ｉを形成した後、中間層２０ｂは、支持基板１０とＩＩＩ族窒化物基板との接合強度を高める観点から、その主面を鏡面（たとえば、ＪＩＳ Ｂ ０６０１：２００１に規定される算術平均粗さＲａが１０ｎｍ以下の鏡面）に研磨することが好ましい。中間層２０ｂの主面を研磨する方法は、特に制限はなく、たとえばＣＭＰ（化学機械的研磨）などが用いられる。
なお、図３（Ａ）に示す支持基板１０に中間層２０ａを形成するサブ工程と、図３（Ｂ）に示すＩＩＩ族窒化物基板３０に中間層２０ｂおよびイオン注入領域３０ｉを形成するサブ工程とは、いずれのサブ工程を先に行なってもよく、併行して行なってもよく、また、同時に行なってもよい。
（支持基板とＩＩＩ族窒化物基板とを貼り合わせるサブ工程）
図３（Ｃ）を参照して、次いで、支持基板１０に形成された中間層２０ａとＩＩＩ族窒化物基板３０に形成された中間層２０ｂとを貼り合わせる。その貼り合わせ方法は、特に制限はなく、貼り合わせ面を洗浄しそのまま貼り合わせた後６００℃〜１２００℃程度に昇温して接合する直接接合法、貼り合わせ面を洗浄しプラズマやイオンなどで活性させた後に室温（たとえば２５℃）〜４００℃程度の低温で接合する表面活性化法などが好適である。かかる貼り合わせにより、中間層２０ａと中間層２０ｂとが接合により一体化して中間層２０が形成され、支持基板１０とＩＩＩ族窒化物基板３０とが中間層２０を介在させて接合される。
図３（Ｃ）を参照して、次いで、支持基板１０に形成された中間層２０ａとＩＩＩ族窒化物基板３０に形成された中間層２０ｂとを貼り合わせる。その貼り合わせ方法は、特に制限はなく、貼り合わせ面を洗浄しそのまま貼り合わせた後６００℃〜１２００℃程度に昇温して接合する直接接合法、貼り合わせ面を洗浄しプラズマやイオンなどで活性させた後に室温（たとえば２５℃）〜４００℃程度の低温で接合する表面活性化法などが好適である。かかる貼り合わせにより、中間層２０ａと中間層２０ｂとが接合により一体化して中間層２０が形成され、支持基板１０とＩＩＩ族窒化物基板３０とが中間層２０を介在させて接合される。
本実施形態においては、支持基板１０およびＩＩＩ族窒化物基板３０のそれぞれに中間層２０ａ，２０ｂを形成した後貼り合わせる方法を示したが、支持基板１０およびＩＩＩ族窒化物基板３０のいずれかのみに中間層を形成した後貼り合わせてもよい。
（第１のＩＩＩ族窒化物複合基板を形成する工程）
図３（Ｄ）を参照して、次いで、ＩＩＩ族窒化物基板３０をイオン注入領域３０ｉにおいてＩＩＩ族窒化物層３０ａと残りのＩＩＩ族窒化物基板３０ｂとに分離することにより、支持基板１０上に中間層２０を介在させてＩＩＩ族窒化物層３０ａが接合されたＩＩＩ族窒化物複合基板を形成する。
図３（Ｄ）を参照して、次いで、ＩＩＩ族窒化物基板３０をイオン注入領域３０ｉにおいてＩＩＩ族窒化物層３０ａと残りのＩＩＩ族窒化物基板３０ｂとに分離することにより、支持基板１０上に中間層２０を介在させてＩＩＩ族窒化物層３０ａが接合されたＩＩＩ族窒化物複合基板を形成する。
ＩＩＩ族窒化物基板３０をイオン注入領域３０ｉにおいて分離する方法は、ＩＩＩ族窒化物基板３０のイオン注入領域３０ｉに何らかのエネルギーを与える方法であれば特に制限はなく、イオン注入領域３０ｉに、応力を加える方法、熱を加える方法、光を照射する方法、および超音波を印加する方法の少なくともいずれかの方法が可能である。
かかるイオン注入領域３０ｉは、注入されたイオンにより脆化しているため、上記エネルギーを受けることにより、ＩＩＩ族窒化物基板３０は、支持基板１０上の中間層２０上に貼りあわされたＩＩＩ族窒化物層３０ａと、残りのＩＩＩ族窒化物基板３０ｂと、に容易に分離される。
上記のようにして、支持基板１０上の中間層２０上にＩＩＩ族窒化物層３０ａを形成することにより、支持基板１０と、支持基板１０上に配置されている中間層２０と、中間層２０上に配置されているＩＩＩ族窒化物層３０ａと、を含む第１の複合基板１が得られる。
上記のようにして得られる第１の複合基板１は、支持基板１０の反り、中間層２０，２０ａ，２０ｂの不均一、ＩＩＩ族窒化物基板３０へのイオン注入の不均一、支持基板１０、中間層２０，２０ａ，２０ｂおよび／またはＩＩＩ族窒化物基板３０の結晶欠陥、残存した研磨傷および研磨残渣の除去不十分、貼り合わせの際における荷重の不均一、支持基板１０およびＩＩＩ族窒化物基板３０などのハンドリングの際におけるゴミの付着などにより、図１（Ａ）、図２および図３（Ｅ）に示すように、主面の一部において、支持基板１０と中間層２０との間および中間層２０とＩＩＩ族窒化物層３０ａとの間の少なくともいずれかの接合が不十分となるため、ＩＩＩ族窒化物層３０ａの主面と、中間層２０の主面の一部および支持基板１０の主面の一部の少なくともいずれかと、が露出している第１の複合基板１が得られる。
すなわち、上記ようにして、支持基板１０と、支持基板１０の主面の少なくとも一部上に配置された中間層２０と、中間層２０の主面の少なくとも一部上に配置されたＩＩＩ族窒化物層３０ａとを含み、ＩＩＩ族窒化物層３０ａの主面と、中間層２０の主面の一部および支持基板１０の主面の一部の少なくともいずれかと、が露出している第１の複合基板１が準備される。
｛第１の複合基板の中間層の露出部分をエッチング除去することにより第２の複合基板を得る工程｝
図１（Ｂ）を参照して、本実施形態の複合基板の製造方法は、次に、第１の複合基板１の中間層２０の主面が露出している部分を選択的にエッチングにより除去することにより第２の複合基板２を得る工程を含む。かかる工程により、中間層２０の主面が露出している部分が除去され、中間層２０の主面の露出がなくＩＩＩ族窒化物層３０ａの主面と支持基板１０の主面の一部とが露出している第２の複合基板が得られる。このため、第２の複合基板においては、中間層２０の主面上に不均一なＩＩＩ族窒化物半導体が成長するのが防止される。
図１（Ｂ）を参照して、本実施形態の複合基板の製造方法は、次に、第１の複合基板１の中間層２０の主面が露出している部分を選択的にエッチングにより除去することにより第２の複合基板２を得る工程を含む。かかる工程により、中間層２０の主面が露出している部分が除去され、中間層２０の主面の露出がなくＩＩＩ族窒化物層３０ａの主面と支持基板１０の主面の一部とが露出している第２の複合基板が得られる。このため、第２の複合基板においては、中間層２０の主面上に不均一なＩＩＩ族窒化物半導体が成長するのが防止される。
中間層２０の主面が露出している部分をエッチングにより除去する方法は、その部分を選択的にエッチングできる方法であれば特に制限はなく、ドライエッチングであってもウェットエッチングであってもよく、中間層２０の材質に適した方法が適用される。より好ましくは、ＩＩＩ族窒化物層３０ａをエッチングしない方法が適用される。たとえば、中間層２０がケイ素酸化物を含む場合はフッ化水素酸溶液を用いたウェットエッチングが好適に用いられ、中間層２０がケイ素窒化物を含む場合はＣＦ4ガスを用いたドライエッチング（たとえば、ＲＩＥ（反応性イオンエッチング。以下同じ。）が好適に用いられ、中間層２０が金属酸化物を含む場合はフッ化水素酸溶液を用いたウェットエッチングが好適に用いられ、中間層２０が金属窒化物を含む場合はＣＦ4ガスを用いたドライエッチングが好適に用いられる。
｛第２の複合基板の支持基板の露出部分を所定の深さまでエッチング除去することにより第３の複合基板を得る工程｝
図１（Ｃ）を参照して、本実施形態の複合基板の製造方法は、次に、第２の複合基板２の支持基板１０の主面が露出している部分を所定の深さＴ4まで選択的にエッチングにより除去することにより第３の複合基板３を得る工程を含む。かかる工程により、中間層２０の主面の露出がなくＩＩＩ族窒化物層３０ａの主面と支持基板１０の主面の一部が露出しており支持基板１０の主面が露出している部分にエッチング窪み１０ｅが形成された第３の複合基板が得られる。このため、第３の複合基板３においては、中間層２０の主面上に不均一なＩＩＩ族窒化物半導体が成長するのが防止されるとともに、そのＩＩＩ族窒化物層３０ａ上に少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる際に支持基板１０のエッチング窪み１０ｅ上に不均一に成長するＩＩＩ族窒化物半導体を形成することにより、品質の高い半導体デバイスを歩留まり良く製造することができる。
図１（Ｃ）を参照して、本実施形態の複合基板の製造方法は、次に、第２の複合基板２の支持基板１０の主面が露出している部分を所定の深さＴ4まで選択的にエッチングにより除去することにより第３の複合基板３を得る工程を含む。かかる工程により、中間層２０の主面の露出がなくＩＩＩ族窒化物層３０ａの主面と支持基板１０の主面の一部が露出しており支持基板１０の主面が露出している部分にエッチング窪み１０ｅが形成された第３の複合基板が得られる。このため、第３の複合基板３においては、中間層２０の主面上に不均一なＩＩＩ族窒化物半導体が成長するのが防止されるとともに、そのＩＩＩ族窒化物層３０ａ上に少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる際に支持基板１０のエッチング窪み１０ｅ上に不均一に成長するＩＩＩ族窒化物半導体を形成することにより、品質の高い半導体デバイスを歩留まり良く製造することができる。
支持基板１０の主面が露出している部分をエッチングにより除去する方法は、その部分を選択的にエッチングできる方法であれば特に制限はなく、ドライエッチングであってもウェットエッチングであってもよく、支持基板１０の材質に適した方法が適用される。たとえば、支持基板１０がＭｏを含む場合は硝酸溶液を用いたウェットエッチングが好適に用いられ、支持基板１０がケイ素酸化物を含む場合はフッ化水素酸溶液を用いたウェットエッチングが好適に用いられ、支持基板１０が金属酸化物を含む場合はフッ化水素酸を用いたウェットエッチングが好適に用いられ、支持基板１０が多結晶ＧａＮを含む場合は塩素（Ｃｌ2）ガスを用いたドライエッチングが好適に用いられ、支持基板１０が多結晶ＳｉＣを含む場合はＳＦ6ガスを用いたドライエッチングが好適に用いられる。
支持基板１０のエッチング窪みの深さＴPは、品質の高い半導体デバイスを歩留まり良く製造する観点から、以下の条件を満たすことが好ましい。すなわち、第３の複合基板３は、そのＩＩＩ族窒化物層３０ａ上に少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる際に、支持基板１０のエッチングにより除去された部分により形成されるエッチング窪み１０ｅ上にＩＩＩ族窒化物半導体４０ｐが不均一に成長するが、不均一に成長したＩＩＩ族窒化物半導体４０ｐの最高高さＴPよりも、支持基板１０のエッチング窪み１０ｅの深さＴ1、中間層２０のエッチングにより除去された厚さＴ2、ＩＩＩ族窒化物層３０ａの厚さＴ3およびＩＩＩ族窒化物半導体層４０の厚さＴ4の和Ｔ（Ｔ＝Ｔ1＋Ｔ2＋Ｔ3＋Ｔ4）を大きくすること（ＴP＜Ｔ（＝Ｔ1＋Ｔ2＋Ｔ3＋Ｔ4））が好ましい。
また、上記のように、不均一に成長したＩＩＩ族窒化物半導体４０ｐの最高高さＴPより不均一に成長したＩＩＩ族窒化物半導体４０ｐの最高高さＴPよりも、支持基板１０のエッチング窪み１０ｅの深さＴ1、中間層２０のエッチングにより除去された厚さＴ2、ＩＩＩ族窒化物層３０ａの厚さＴ3およびＩＩＩ族窒化物半導体層４０の厚さＴ4の和Ｔ（Ｔ＝Ｔ1＋Ｔ2＋Ｔ3＋Ｔ4）を大きくするために、支持基板１０のエッチング窪み１０ｅの深さＴ1、中間層２０のエッチングにより除去された厚さＴ2およびＩＩＩ族窒化物層３０ａの厚さＴ3の和Ｔ1＋Ｔ2＋Ｔ3を、ＩＩＩ族窒化物層３０ａの主面上にエピタキシャル成長させるＩＩＩ族窒化物半導体層４０の厚さＴ4の１０倍より大きくすることが好ましい。不均一に成長したＩＩＩ族窒化物半導体４０ｐの最高高さＴPは、ＩＩＩ族窒化物層３０ａの主面上にエピタキシャル成長させるＩＩＩ族窒化物半導体層４０の厚さＴ4の１０倍を超えることがほとんどないからである。
［実施形態２］
図１を参照して、本発明の別の実施形態である半導体デバイスの製造方法は、実施形態１の複合基板の製造方法（図１（Ａ）〜（Ｃ））により得られた第３の複合基板３のＩＩＩ族窒化物層３０ａの主面上に少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる工程（図１（Ｄ））を含む。本実施形態の半導体デバイスの製造方法によれば、品質の高い半導体デバイスを歩留まり良く製造することができる。
図１を参照して、本発明の別の実施形態である半導体デバイスの製造方法は、実施形態１の複合基板の製造方法（図１（Ａ）〜（Ｃ））により得られた第３の複合基板３のＩＩＩ族窒化物層３０ａの主面上に少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる工程（図１（Ｄ））を含む。本実施形態の半導体デバイスの製造方法によれば、品質の高い半導体デバイスを歩留まり良く製造することができる。
｛ＩＩＩ族窒化物半導体層のエピタキシャル成長工程｝
図１（Ｄ）を参照して、本実施形態の半導体デバイスの製造方法は、実施形態１の第３の複合基板３のＩＩＩ族窒化物層３０ａの主面上に少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる工程を含む。
図１（Ｄ）を参照して、本実施形態の半導体デバイスの製造方法は、実施形態１の第３の複合基板３のＩＩＩ族窒化物層３０ａの主面上に少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる工程を含む。
ここで、少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる方法は、特に制限はないが、結晶性のよいＩＩＩ族窒化物半導体層をエピタキシャル成長させる観点から、ＭＯＶＰＥ法、ＭＢＥ法、ＨＶＰＥ法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などが好適である。
本実施形態において、第３の複合基板３のＩＩＩ族窒化物層３０ａの主面上に少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させると、支持基板１０のエッチング窪み１０ｅ上にもＩＩＩ族窒化物半導体４０ｐが成長する。このようなＩＩＩ族窒化物半導体４０ｐは、その成長が不均一であるため、ＩＩＩ族窒化物半導体４０ｐの最大高さＴPが、ＩＩＩ族窒化物半導体層４０の厚さＴ4より大きくなる場合が多い。このような場合に、本実施形態の第３の複合基板３は、支持基板１０の主面が露出している部分にエッチング窪み１０ｅが形成されているため、支持基板１０のかかるエッチング窪み１０ｅ上に不均一に成長するＩＩＩ族窒化物半導体４０ｐを形成することにより、ＩＩＩ族窒化物半導体層４０の最表面よりも低い位置にＩＩＩ族窒化物半導体４０ｐを押さえることができ、品質の高い半導体デバイスを歩留まり良く製造するのに適したＩＩＩ族窒化物半導体層４０を形成できるようになる。
ここで、少なくとも１層のＩＩＩ族窒化物半導体層４０の厚さＴ4は、特に制限はないが、品質の高い半導体デバイスを歩留まり良く製造する観点から、以下の条件を満たすことが好ましい。すなわち、第３の複合基板３は、そのＩＩＩ族窒化物層３０ａ上に少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる際に、支持基板１０のエッチングにより除去された部分により形成されるエッチング窪み１０ｅ上にＩＩＩ族窒化物半導体４０ｐが不均一に成長するが、不均一に成長したＩＩＩ族窒化物半導体４０ｐの最高高さＴPよりも、支持基板１０のエッチング窪み１０ｅの深さＴ1、中間層２０のエッチングにより除去された厚さＴ2、ＩＩＩ族窒化物層３０ａの厚さＴ3およびＩＩＩ族窒化物半導体層４０の厚さＴ4の和Ｔ（Ｔ＝Ｔ1＋Ｔ2＋Ｔ3＋Ｔ4）を大きくすること（ＴP＜Ｔ（＝Ｔ1＋Ｔ2＋Ｔ3＋Ｔ4））が好ましい。
また、上記のように、不均一に成長したＩＩＩ族窒化物半導体４０ｐの最高高さＴPより不均一に成長したＩＩＩ族窒化物半導体４０ｐの最高高さＴPよりも、支持基板１０のエッチング窪み１０ｅの深さＴ1、中間層２０のエッチングにより除去された厚さＴ2、ＩＩＩ族窒化物層３０ａの厚さＴ3およびＩＩＩ族窒化物半導体層４０の厚さＴ4の和Ｔ（Ｔ＝Ｔ1＋Ｔ2＋Ｔ3＋Ｔ4）を大きくするために、支持基板１０のエッチング窪み１０ｅの深さＴ1、中間層２０のエッチングにより除去された厚さＴ2およびＩＩＩ族窒化物層３０ａの厚さＴ3の和Ｔ1＋Ｔ2＋Ｔ3を、ＩＩＩ族窒化物層３０ａの主面上にエピタキシャル成長させるＩＩＩ族窒化物半導体層４０の厚さＴ4の１０倍より大きくすることが好ましい。不均一に成長したＩＩＩ族窒化物半導体４０ｐの最高高さＴPは、ＩＩＩ族窒化物層３０ａの主面上にエピタキシャル成長させるＩＩＩ族窒化物半導体層４０の厚さＴ4の１０倍を超えることがほとんどないからである。
ここで、少なくとも１層のＩＩＩ族窒化物半導体層４０は、形成する半導体デバイスの種類に適したものであれば特に制限はなく、たとえば、ＬＥＤ（発光デバイス）の場合、ｎ型ＧａＮ層、ｎ型Ｉｎ0.08Ｇａ0.92Ｎ層、３周期のＩｎ0.14Ｇａ0.86Ｎ井戸層およびＧａＮ障壁層で構成される多重量子井戸構造の活性層、ｐ型Ａｌ0.08Ｇａ0.92Ｎ層ならびにｐ+型ＧａＮ層がこの順に形成される。
｛その他の工程｝
図１（Ｅ）〜（Ｈ）を参照して、本実施形態の半導体デバイスの製造方法は、以下の工程をさらに含むことができる。
図１（Ｅ）〜（Ｈ）を参照して、本実施形態の半導体デバイスの製造方法は、以下の工程をさらに含むことができる。
（第１の導電側オーミック電極の形成工程）
図１（Ｅ）を参照して、第３の複合基板３のＩＩＩ族窒化物層３０ａ上にエピタキシャル成長させた少なくとも１層のＩＩＩ族窒化物半導体層４０の最上層上にたとえばＮｉ層／Ａｕ層をこの順に形成し、さらにアニールにより最上層とオーミック接合させて第１の導電側オーミック電極５０とする。さらに、第１の導電側オーミック電極５０上に、たとえばＴｉ層／Ａｕ層をこの順に形成してパッド層５２とする。このとき、支持基板１０のエッチング窪み１０ｅ上に形成されたＩＩＩ族窒化物半導体４０ｐ上に堆積物５０ｐが形成される。この堆積物５０ｐの厚さは第１の導電側オーミック電極５０の厚さとパッド層５２の厚さの和にほぼ等しいため、パッド層５２の主面は堆積物５０ｐの最高高さより高い位置にある。
図１（Ｅ）を参照して、第３の複合基板３のＩＩＩ族窒化物層３０ａ上にエピタキシャル成長させた少なくとも１層のＩＩＩ族窒化物半導体層４０の最上層上にたとえばＮｉ層／Ａｕ層をこの順に形成し、さらにアニールにより最上層とオーミック接合させて第１の導電側オーミック電極５０とする。さらに、第１の導電側オーミック電極５０上に、たとえばＴｉ層／Ａｕ層をこの順に形成してパッド層５２とする。このとき、支持基板１０のエッチング窪み１０ｅ上に形成されたＩＩＩ族窒化物半導体４０ｐ上に堆積物５０ｐが形成される。この堆積物５０ｐの厚さは第１の導電側オーミック電極５０の厚さとパッド層５２の厚さの和にほぼ等しいため、パッド層５２の主面は堆積物５０ｐの最高高さより高い位置にある。
（デバイス用支持基板の貼り合わせ工程）
図１（Ｆ）を参照して、デバイス用支持基板６０としてたとえばｐ型Ｓｉ基板を準備し、その主面上にたとえばＴｉ層／Ａｕ層／ＡｕＳｎ層をこの順に形成してパッド層６２とする。第３の複合基板３のＩＩＩ族窒化物層３０ａ上に形成されたＩＩＩ族窒化物半導体層４０上に形成された第１の導電側オーミック電極５０上に形成されたパッド層５２とデバイス用支持基板６０上に形成されたパッド層６２とを貼り合わせることにより、第３の複合基板３とＩＩＩ族窒化物半導体層４０とデバイス用支持基板６０とが貼り合わされた積層基板４が得られる。
図１（Ｆ）を参照して、デバイス用支持基板６０としてたとえばｐ型Ｓｉ基板を準備し、その主面上にたとえばＴｉ層／Ａｕ層／ＡｕＳｎ層をこの順に形成してパッド層６２とする。第３の複合基板３のＩＩＩ族窒化物層３０ａ上に形成されたＩＩＩ族窒化物半導体層４０上に形成された第１の導電側オーミック電極５０上に形成されたパッド層５２とデバイス用支持基板６０上に形成されたパッド層６２とを貼り合わせることにより、第３の複合基板３とＩＩＩ族窒化物半導体層４０とデバイス用支持基板６０とが貼り合わされた積層基板４が得られる。
（支持基板の除去工程）
図１（Ｆ）および（Ｇ）を参照して、積層基板４から第３の複合基板３の支持基板１０をエッチングにより除去する。支持基板１０は、たとえばＭｏ基板の場合、硝酸溶液を用いたウェットエッチングにより除去できる。さらに第３の複合基板３の中間層２０をエッチングにより除去する。中間層２０は、たとえばケイ素酸化物を含む場合はフッ化水素酸溶液を用いたウェットエッチングにより除去でき、ケイ酸窒化物を含む場合はドライエッチングの一種であるＣＦ4ガスを用いたＲＩＥ（反応性イオンエッチング）により除去できる。このようにして、デバイス用支持基板６０上にパッド層６２，５２および第１の導電側オーミック電極５０を介在させて少なくとも１層のＩＩＩ族窒化物半導体層４０およびＩＩＩ族窒化物層３０ａが形成された半導体ウエハ５が得られる。
図１（Ｆ）および（Ｇ）を参照して、積層基板４から第３の複合基板３の支持基板１０をエッチングにより除去する。支持基板１０は、たとえばＭｏ基板の場合、硝酸溶液を用いたウェットエッチングにより除去できる。さらに第３の複合基板３の中間層２０をエッチングにより除去する。中間層２０は、たとえばケイ素酸化物を含む場合はフッ化水素酸溶液を用いたウェットエッチングにより除去でき、ケイ酸窒化物を含む場合はドライエッチングの一種であるＣＦ4ガスを用いたＲＩＥ（反応性イオンエッチング）により除去できる。このようにして、デバイス用支持基板６０上にパッド層６２，５２および第１の導電側オーミック電極５０を介在させて少なくとも１層のＩＩＩ族窒化物半導体層４０およびＩＩＩ族窒化物層３０ａが形成された半導体ウエハ５が得られる。
図１（Ｇ）および（Ｈ）を参照して、半導体ウエハ５からＩＩＩ族窒化物層３０ａをエッチングにより除去する。ＩＩＩ族窒化物層３０ａは、たとえばドライエッチングの一種であるＣｌ2ガスを用いたＲＩＥにより除去できる。このようにして、デバイス用支持基板６０上にパッド層６２，５２および第１の導電側オーミック電極５０を介在させて少なくとも１層のＩＩＩ族窒化物半導体層４０が形成された半導体ウエハ６が得られる。
（電極の形成工程）
図１（Ｈ）および（Ｉ）を参照して、半導体ウエハ６のＩＩＩ族窒化物半導体層４０上にたとえばＴｉ層／Ａｌ層／Ｔｉ層／Ａｕ層をこの順に形成して第２の導電側電極７０とする。また、半導体ウエハ６のデバイス用支持基板６０を分割が容易な厚さまで研磨した後、デバイス用支持基板６０のパッド層６２が形成されていない側の主面上にたとえばＴｉ層／Ａｕ層をこの順に形成してパッド電極６４とする。第１の導電側オーミック電極５０、パッド層５２，６２、デバイス用支持基板６０およびパッド電極６４により第１の導電側電極８０が構成される。こうして、デバイス用支持基板６０を含む第１の導電側電極８０と、少なくとも１層のＩＩＩ族窒化物半導体層４０と、ＩＩＩ族窒化物層３０ａと、第２の導電側電極７０とを含む半導体デバイス７が歩留まり良く得られる。
図１（Ｈ）および（Ｉ）を参照して、半導体ウエハ６のＩＩＩ族窒化物半導体層４０上にたとえばＴｉ層／Ａｌ層／Ｔｉ層／Ａｕ層をこの順に形成して第２の導電側電極７０とする。また、半導体ウエハ６のデバイス用支持基板６０を分割が容易な厚さまで研磨した後、デバイス用支持基板６０のパッド層６２が形成されていない側の主面上にたとえばＴｉ層／Ａｕ層をこの順に形成してパッド電極６４とする。第１の導電側オーミック電極５０、パッド層５２，６２、デバイス用支持基板６０およびパッド電極６４により第１の導電側電極８０が構成される。こうして、デバイス用支持基板６０を含む第１の導電側電極８０と、少なくとも１層のＩＩＩ族窒化物半導体層４０と、ＩＩＩ族窒化物層３０ａと、第２の導電側電極７０とを含む半導体デバイス７が歩留まり良く得られる。
（チップ化工程）
図１（Ｉ）を参照して、半導体デバイス７を所定の大きさのチップに分割することにより、半導体デバイスチップ７ｃが得られる。半導体デバイス７をチップ化する方法は、特に制限はなく、たとえば半導体デバイス７のデバイス用支持基板６０側にスクライブラインを形成し、そのスクライブラインに沿った劈開面Ｐで劈開することができる。
図１（Ｉ）を参照して、半導体デバイス７を所定の大きさのチップに分割することにより、半導体デバイスチップ７ｃが得られる。半導体デバイス７をチップ化する方法は、特に制限はなく、たとえば半導体デバイス７のデバイス用支持基板６０側にスクライブラインを形成し、そのスクライブラインに沿った劈開面Ｐで劈開することができる。
（実施例１）
１．第１の複合基板の準備
図３（Ａ）を参照して、支持基板１０として直径２インチ（５０．８ｍｍ）で厚さ４００μｍのＭｏ基板を準備した。Ｍｏ基板（支持基板１０）は、純度が９９．９９質量％以上で、充填率が９９％以上（すなわち空隙率が１％以下）であり、その少なくとも一方の主面１０ｍがＣＭＰ（化学機械的研磨）されて算術平均粗さＲａが５ｎｍ以下の鏡面であった。Ｍｏ基板（支持基板１０）の鏡面化された主面１０ｍ上にプラズマＣＶＤ法により中間層２０ａとして厚さ３００ｎｍのＳｉＯ2層を形成した。次いで、ＳｉＯ2層（中間層２０ａ）をＣＭＰしてその厚さを１５０ｎｍとし、その主面を算術平均粗さＲａが１ｎｍ以下の鏡面とした。
１．第１の複合基板の準備
図３（Ａ）を参照して、支持基板１０として直径２インチ（５０．８ｍｍ）で厚さ４００μｍのＭｏ基板を準備した。Ｍｏ基板（支持基板１０）は、純度が９９．９９質量％以上で、充填率が９９％以上（すなわち空隙率が１％以下）であり、その少なくとも一方の主面１０ｍがＣＭＰ（化学機械的研磨）されて算術平均粗さＲａが５ｎｍ以下の鏡面であった。Ｍｏ基板（支持基板１０）の鏡面化された主面１０ｍ上にプラズマＣＶＤ法により中間層２０ａとして厚さ３００ｎｍのＳｉＯ2層を形成した。次いで、ＳｉＯ2層（中間層２０ａ）をＣＭＰしてその厚さを１５０ｎｍとし、その主面を算術平均粗さＲａが１ｎｍ以下の鏡面とした。
また、図３（Ｂ）を参照して、ＩＩＩ族窒化物基板３０として直径２インチ（５０．８ｍｍ）で厚さ３００μｍのＧａＮ基板を準備した。ＧａＮ基板（ＩＩＩ族窒化物基板３０）は、その窒素原子面側の主面３０ｎがＣＭＰされて算術平均粗さＲａが５ｎｍ以下の鏡面であった。ＧａＮ基板（ＩＩＩ族窒化物基板３０）の鏡面化された主面３０ｎ上にプラズマＣＶＤ法により中間層２０ｂとして厚さ３００ｎｍのＳｉＯ2層を形成した。次いで、ＧａＮ基板（ＩＩＩ族窒化物基板３０）の主面３０ｎに形成されたＳｉＯ2層（中間層２０ｂ）側からイオン注入装置により水素イオン（プロトン）を注入することにより、主面３０ｎから３００ｎｍの深さの位置のＧａＮ基板（ＩＩＩ族窒化物基板３０）内にイオン注入領域３０ｉを形成した。次いで、ＳｉＯ2層（中間層２０ｂ）をＣＭＰして、その厚さを１５０ｎｍとし、その主面を算術平均粗さＲａが１ｎｍ以下の鏡面とした。
次に、図３（Ｃ）〜（Ｅ）を参照して、Ｍｏ基板（支持基板１０）上に形成されたＳｉＯ2層（中間層２０ａ）と、ＧａＮ基板（ＩＩＩ族窒化物基板３０）上に形成されたＳｉＯ2層（中間層２０ｂ）と、を重ね合わせて、７ＭＰａの荷重を加えることにより機械的に貼り合わせて接合させた。２つのＳｉＯ2層（中間層２０ａ，２０ｂ）は一体化して１つのＳｉＯ2層（中間層２０）が形成された。これによりＭｏ基板（支持基板１０）とＧａＮ基板（ＩＩＩ族窒化物基板３０）とがＳｉＯ2層（中間層２０）を介在させて貼り合わされた接合基板が得られた。
次に、図３（Ｄ）および図１（Ａ）を参照して、支持基板（支持基板１０）およびＧａＮ基板（ＩＩＩ族窒化物基板３０）の上記接合基板を５００℃に加熱して熱応力をかけることにより、ＧａＮ基板（ＩＩＩ族窒化物基板３０）をそのイオン注入領域３０ｉでＧａＮ層（ＩＩＩ族窒化物層３０ａ）と残りのＧａＮ基板（残りのＩＩＩ族窒化物基板３０ｂ）とに分離することにより、厚さ４００μｍのＭｏ基板（支持基板１０）と、Ｍｏ基板（支持基板１０）の主面の少なくとも一部上に配置された厚さ３００ｎｍのＳｉＯ2層（中間層２０）と、ＳｉＯ2層（中間層２０）の主面の少なくとも一部上に配置された厚さ３００ｎｍのＧａＮ層（ＩＩＩ族窒化物層３０ａ）とを含む主面の直径が２インチ（５０．８ｍｍ）の第１の複合基板１が得られた。
図１（Ａ）を参照して、このようにして得られた第１の複合基板１は、ＳｉＯ2層（中間層２０，２０ａ，２０ｂ）の不均一、ＧａＮ基板（ＩＩＩ族窒化物基板３０）へのイオン注入の不均一、Ｍｏ基板（支持基板１０）、ＳｉＯ2層（中間層２０，２０ａ，２０ｂ）および／またはＧａＮ基板（ＩＩＩ族窒化物基板３０）の結晶欠陥、残存した研磨傷および研磨残渣の除去不十分、貼り合わせの際における荷重の不均一、Ｍｏ基板（支持基板１０）およびＧａＮ基板（ＩＩＩ族窒化物基板３０）などのハンドリングの際におけるゴミの付着などにより、ＧａＮ基板（ＩＩＩ族窒化物基板３０）に由来するＧａＮ層（ＩＩＩ族窒化物層３０ａ）とＭｏ基板（支持基板１０）との間の接合が部分的に不十分となり、第１の複合基板１の主面の一部に、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）の一部が欠落しＳｉＯ2層（中間層２０）の主面の一部が露出した部分および／またはＧａＮ層（ＩＩＩ族窒化物層３０ａ）およびＳｉＯ2層（中間層２０）の一部が欠落しＭｏ基板（支持基板１０）の主面の一部が露出した部分が存在した。第１の複合基板１の主面全体（直径２インチ（５０．８ｍｍ））の面積に対してＧａＮ層（ＩＩＩ族窒化物層３０ａ）が存在している主面の面積は、光学顕微鏡の画像解析により算出したところ、８０％であった。
２．第１の複合基板の中間層の露出部分のエッチングによる第２の複合基板の形成
図１（Ｂ）を参照して、第１の複合基板１を、そのＭｏ基板（支持基板１０）側の主面および側面を、アルコールワックス（たとえば日化精工(株)製アルコワックス５０２２）で覆った（図示せず）後、５０質量％フッ化水素酸水溶液と４０質量％フッ化アンモニウム水溶液を１：５の体積比で混合したバッファードフッ酸（ＢＨＦ）水溶液に７分間浸漬した。これにより、第１の複合基板１においてＧａＮ層（ＩＩＩ族窒化物層３０ａ）が欠落しＳｉＯ2層（中間層２０）の主面が露出している部分がエッチングされて、Ｍｏ基板（支持基板１０）が露出した第２の複合基板２が得られた。一方、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）直下のＳｉＯ2層（中間層２０）は、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）がＢＨＦによりエッチングされないため、エッチングは生じなかった。得られた第２の複合基板２を、純水でリンスしてＢＨＦを除去した後、乾燥させた。
図１（Ｂ）を参照して、第１の複合基板１を、そのＭｏ基板（支持基板１０）側の主面および側面を、アルコールワックス（たとえば日化精工(株)製アルコワックス５０２２）で覆った（図示せず）後、５０質量％フッ化水素酸水溶液と４０質量％フッ化アンモニウム水溶液を１：５の体積比で混合したバッファードフッ酸（ＢＨＦ）水溶液に７分間浸漬した。これにより、第１の複合基板１においてＧａＮ層（ＩＩＩ族窒化物層３０ａ）が欠落しＳｉＯ2層（中間層２０）の主面が露出している部分がエッチングされて、Ｍｏ基板（支持基板１０）が露出した第２の複合基板２が得られた。一方、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）直下のＳｉＯ2層（中間層２０）は、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）がＢＨＦによりエッチングされないため、エッチングは生じなかった。得られた第２の複合基板２を、純水でリンスしてＢＨＦを除去した後、乾燥させた。
３．第２の複合基板の支持基板の支持基板の露出部分を所定の深さまでのエッチングによる第３の複合基板の形成
図１（Ｃ）を参照して、第２の複合基板２を、４０質量％の硝酸水溶液に２分間浸漬した。これにより、第２の複合基板２のＧａＮ層（ＩＩＩ族窒化物層３０ａ）およびＳｉＯ2層（中間層２０）が欠落し、Ｍｏ基板（支持基板１０）の主面の一部が露出している部分では、Ｍｏが等方的にエッチングされて、エッチング窪み１０ｅが形成されて、第３の複合基板３が得られた。エッチング窪み１０ｅの深さは、Ｍｏ基板（支持基板１０）が露出している部分の形状および／またはサイズに依存し、２０μｍ〜３０μｍであった。一方、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）およびＳｉＯ2層（中間層２０）直下のＭｏ基板（支持基板１０）はＧａＮ層およびＳｉＯ2層が硝酸によりエッチングされないため、エッチングは生じなかった。また、第２の複合基板２のＭｏ基板（支持基板１０）側の主面および側面がワックスで保護してあったため、Ｍｏ基板（支持基板１０）はエッチングされなかった。第３の複合基板３を、十分に水洗して硝酸水溶液を除去した後、アセトンでワックスを除去した。さらに、剥離液（東京応化工業社製剥離液５０２）およびＩＰＡ（イソプロピルアルコール）による洗浄で、ワックス残渣を完全に除去した。
図１（Ｃ）を参照して、第２の複合基板２を、４０質量％の硝酸水溶液に２分間浸漬した。これにより、第２の複合基板２のＧａＮ層（ＩＩＩ族窒化物層３０ａ）およびＳｉＯ2層（中間層２０）が欠落し、Ｍｏ基板（支持基板１０）の主面の一部が露出している部分では、Ｍｏが等方的にエッチングされて、エッチング窪み１０ｅが形成されて、第３の複合基板３が得られた。エッチング窪み１０ｅの深さは、Ｍｏ基板（支持基板１０）が露出している部分の形状および／またはサイズに依存し、２０μｍ〜３０μｍであった。一方、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）およびＳｉＯ2層（中間層２０）直下のＭｏ基板（支持基板１０）はＧａＮ層およびＳｉＯ2層が硝酸によりエッチングされないため、エッチングは生じなかった。また、第２の複合基板２のＭｏ基板（支持基板１０）側の主面および側面がワックスで保護してあったため、Ｍｏ基板（支持基板１０）はエッチングされなかった。第３の複合基板３を、十分に水洗して硝酸水溶液を除去した後、アセトンでワックスを除去した。さらに、剥離液（東京応化工業社製剥離液５０２）およびＩＰＡ（イソプロピルアルコール）による洗浄で、ワックス残渣を完全に除去した。
４．ＩＩＩ族窒化物半導体層の成長
図１（Ｄ）を参照して、第３の複合基板３のＧａＮ層（ＩＩＩ族窒化物層３０ａ）の主面上に、ＭＯＶＰＥ法により、ＩＩＩ族窒化物半導体層４０として以下に示す青色ＬＥＤ構造を構成する複数のＧａＮ系半導体層を成長させた。すなわち、ＩＩＩ族窒化物半導体層４０として、第３の複合基板３のＧａＮ層（ＩＩＩ族窒化物層３０ａ）の主面側から順に、厚さ５μｍのｎ型ＧａＮ層、厚さ５０ｎｍのｎ型Ｉｎ0.08Ｇａ0.92Ｎ層、３周期の厚さ３ｎｍのＩｎ0.14Ｇａ0.86Ｎ井戸層および厚さ１５ｎｍのＧａＮ障壁層で構成される多重量子井戸構造の活性層、厚さ２０ｎｍのｐ型Ａｌ0.08Ｇａ0.92Ｎ層ならびに厚さ５０ｎｍのｐ+型ＧａＮ層を成長させた。
図１（Ｄ）を参照して、第３の複合基板３のＧａＮ層（ＩＩＩ族窒化物層３０ａ）の主面上に、ＭＯＶＰＥ法により、ＩＩＩ族窒化物半導体層４０として以下に示す青色ＬＥＤ構造を構成する複数のＧａＮ系半導体層を成長させた。すなわち、ＩＩＩ族窒化物半導体層４０として、第３の複合基板３のＧａＮ層（ＩＩＩ族窒化物層３０ａ）の主面側から順に、厚さ５μｍのｎ型ＧａＮ層、厚さ５０ｎｍのｎ型Ｉｎ0.08Ｇａ0.92Ｎ層、３周期の厚さ３ｎｍのＩｎ0.14Ｇａ0.86Ｎ井戸層および厚さ１５ｎｍのＧａＮ障壁層で構成される多重量子井戸構造の活性層、厚さ２０ｎｍのｐ型Ａｌ0.08Ｇａ0.92Ｎ層ならびに厚さ５０ｎｍのｐ+型ＧａＮ層を成長させた。
このとき、第３の複合基板３のＭｏ基板（支持基板１０）の露出しているエッチング窪み１０ｅ上に、多結晶のＧａＮ半導体（ＩＩＩ族窒化物半導体４０ｐ）が形成された。このＧａＮ半導体（ＩＩＩ族窒化物半導体４０ｐ）は２μｍ〜１０μｍ程度であった。
このため、ＧａＮ半導体（ＩＩＩ族窒化物半導体４０ｐ）の最大高さは、ＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）の最上層の主面よりも低い位置にあった。すなわち、不均一に成長したＩＩＩ族窒化物半導体４０ｐの最高高さＴPよりも、支持基板１０のエッチング窪み１０ｅの深さＴ1、中間層２０のエッチングにより除去された厚さＴ2、ＩＩＩ族窒化物層３０ａの厚さＴ3およびＩＩＩ族窒化物半導体層４０の厚さＴ4の和Ｔ（Ｔ＝Ｔ1＋Ｔ2＋Ｔ3＋Ｔ4）が大きくなった（ＴP＜Ｔ（＝Ｔ1＋Ｔ2＋Ｔ3＋Ｔ4））。
成長させたＧａＮ系層（ＩＩＩ族窒化物半導体層４０）の各層は、その元素組成をＳＩＭＳ（２次イオン質量分析）法により測定したところ、Ｍｏおよびその他の不純物は、検出されず、それらの濃度が分析感度未満であるため、ＬＥＤの性能に悪い影響を与えないものであった。
さらに、図１（Ｅ）を参照して、ＧａＮ系層（ＩＩＩ族窒化物半導体層４０）の最上層の主面の全面に、電子ビーム蒸着法により、Ｎｉ層（厚さ５ｎｍ）／Ａｕ層（厚さ１１ｎｍ）をこの順に形成し、窒素と酸素の混合ガス雰囲気中５００℃でアニールすることにより、ｐ側オーミック電極（第１の導電側オーミック電極５０）とした。さらに、ｐ側オーミック電極（第１の導電側オーミック電極５０）上に、電子ビーム蒸着法により、Ｔｉ層（厚さ２０ｎｍ）／Ａｕ層（厚さ３００ｎｍ）をこの順に形成して、パッド層５２とした。このとき、支持基板１０のエッチング窪み１０ｅ上に形成されたＩＩＩ族窒化物半導体４０ｐ上に堆積物５０ｐが形成された。この堆積物５０ｐの厚さは第１の導電側オーミック電極５０の厚さとパッド層５２の厚さの和にほぼ等しかったため、パッド層５２の主面は堆積物５０ｐの最高高さより高い位置にあった。
５．デバイス用支持基板の貼り合わせ
図１（Ｆ）を参照して、デバイス用支持基板６０として、直径が２インチ（５０．８ｍｍ）で厚さが３００μｍで主面の面方位が（００１）で比抵抗が０．０５Ωｃｍ以下で一方の主面がＣＭＰされて算術平均粗さＲａが５ｎｍ以下の鏡面であるＳｉ基板を準備した。このＳｉ基板（デバイス用支持基板６０）の鏡面化された主面上に、真空加熱蒸着法により、Ｔｉ層（厚さ２０ｎｍ）／Ａｕ層（厚さ３００ｎｍ）／ＡｕＳｎ層（厚さ１．５μｍでＡｕ：Ｓｎの質量比が８：２）をこの順で形成し、パッド層６２とした。
図１（Ｆ）を参照して、デバイス用支持基板６０として、直径が２インチ（５０．８ｍｍ）で厚さが３００μｍで主面の面方位が（００１）で比抵抗が０．０５Ωｃｍ以下で一方の主面がＣＭＰされて算術平均粗さＲａが５ｎｍ以下の鏡面であるＳｉ基板を準備した。このＳｉ基板（デバイス用支持基板６０）の鏡面化された主面上に、真空加熱蒸着法により、Ｔｉ層（厚さ２０ｎｍ）／Ａｕ層（厚さ３００ｎｍ）／ＡｕＳｎ層（厚さ１．５μｍでＡｕ：Ｓｎの質量比が８：２）をこの順で形成し、パッド層６２とした。
次いで、Ｓｉ基板（デバイス用支持基板６０）上に形成したパッド層６２と、Ｍｏ基板（第３の複合基板３）上に順次形成したＧａＮ層（ＩＩＩ族窒化物層３０ａ）、ＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）、ｐ側オーミック電極（第１の導電側オーミック電極５０）およびパッド層５２と、を重ね合わせ、Ｓｉ基板（デバイス用支持基板６０）の（１００）面の結晶方位と、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）およびＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）の（０００１）面の結晶方位とが±０．３°以内になる様に調整した後、真空（０．１Ｐａ未満）中で１００ｋｇｆの荷重を印加しつつ３００℃まで加熱し、パッド層６２のＡｕＳｎとパッド層５２のＡｕとの拡散接合により、Ｓｉ基板（デバイス用支持基板６０）と第３の複合基板３とが接合された積層基板４が得られた。超音波顕微鏡で積層基板４の接合界面の状態を観察したところ、第３の複合基板３を作製したときにＧａＮ層（ＩＩＩ族窒化物層３０ａ）が欠落していた部分とその欠落部の外周から数百μｍの領域では空隙（未接合状態）が観察されたが、ＧａＮ層が存在した部分では、空隙のない均一な接合が得られた。
６．支持基板の除去
図１（Ｆ）および（Ｇ）を参照して、上記の積層基板４を３０質量％硝酸水溶液に４５分間浸漬した。これにより、Ｍｏ基板（支持基板１０）は完全に除去された。積層基板４を水洗し硝酸水溶液を除去した後、上記のＢＨＦ水溶液に１０分間浸漬し、ＳｉＯ2層（中間層２０）を完全に溶解除去した。これにより、Ｓｉ基板（デバイス用支持基板６０）にパッド層６２，５２を介在してＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）およびＧａＮ層（ＩＩＩ族窒化物層３０ａ）がこの順に接合された半導体ウエハ５が得られた。
図１（Ｆ）および（Ｇ）を参照して、上記の積層基板４を３０質量％硝酸水溶液に４５分間浸漬した。これにより、Ｍｏ基板（支持基板１０）は完全に除去された。積層基板４を水洗し硝酸水溶液を除去した後、上記のＢＨＦ水溶液に１０分間浸漬し、ＳｉＯ2層（中間層２０）を完全に溶解除去した。これにより、Ｓｉ基板（デバイス用支持基板６０）にパッド層６２，５２を介在してＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）およびＧａＮ層（ＩＩＩ族窒化物層３０ａ）がこの順に接合された半導体ウエハ５が得られた。
こうして得られた半導体ウエハ５について、その最上層であるＧａＮ層（ＩＩＩ族窒化物層３０ａ）には、クラックなどはみられなかった。また、半導体ウエハ５の主面全体の面積に対するＧａＮ層（ＩＩＩ族窒化物層３０ａ）が存在している面積の比率は、７５％であった。
なお、本発明を適用せずに、第１の複合基板１を用いて作製した半導体ウエハは、その主面全体の面積に対するＧａＮ層（ＩＩＩ族窒化物層３０ａ）が存在している面積の比率が１０％〜２０％であり、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）の欠落部分を起点にして数百μｍ〜数ｍｍにわたりＧａＮ層（ＩＩＩ族窒化物層３０ａ）にクラックが生じている場合があった。
図１（Ｇ）および（Ｈ）を参照して、上記の半導体ウエハ５のＧａＮ層（ＩＩＩ族窒化物層３０ａ）を、Ｃｌ2ガスを用いたＲＩＥにより、除去して、ＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）を露出させた。これにより、Ｓｉ基板（デバイス用支持基板６０）にパッド層６２，５２を介在してＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）が接合された半導体ウエハ６が得られた。
７．電極の形成
図１（Ｈ）および（Ｉ）を参照して、半導体ウエハ６のＧａＮ層（ＩＩＩ族窒化物層３０ａ）上にフォトリソグラフィー法で形成したレジストパターン上に、電子ビーム蒸着法により、Ｔｉ層（厚さ２０ｎｍ）／Ａｌ層（厚さ２００ｎｍ）／Ｔｉ層（厚さ２０ｎｍ）／Ｐｔ層（厚さ２０ｎｍ）／Ａｕ層（厚さ３００ｎｍ）をこの順に形成し、リフトオフ法により後述の半導体デバイスのチップ化された１領域（１チップ領域）である４００μｍ角あたり１つ存在するように形成して、ｎ側電極（第２の導電側電極７０）とした。また、Ｓｉ基板（デバイス用支持基板６０）を、後述のチップ化を容易にするために、厚さが１５０μｍになるまで機械的研磨およびＣＭＰした後に、パッド層６２が形成されていない側の主面の全面に、電子ビーム蒸着法により、Ｔｉ層（厚さ２０ｎｍ）／Ａｕ層（厚さ３００ｎｍ）をこの順に形成し、パッド電極６４とした。このようにして半導体デバイス７が得られた。半導体デバイス７において、ｐ側オーミック電極（第１の導電側オーミック電極５０）、パッド層５２，６２、デバイス用支持基板６０およびパッド電極６４によりｐ側電極（第１の導電側電極８０）が構成された。
図１（Ｈ）および（Ｉ）を参照して、半導体ウエハ６のＧａＮ層（ＩＩＩ族窒化物層３０ａ）上にフォトリソグラフィー法で形成したレジストパターン上に、電子ビーム蒸着法により、Ｔｉ層（厚さ２０ｎｍ）／Ａｌ層（厚さ２００ｎｍ）／Ｔｉ層（厚さ２０ｎｍ）／Ｐｔ層（厚さ２０ｎｍ）／Ａｕ層（厚さ３００ｎｍ）をこの順に形成し、リフトオフ法により後述の半導体デバイスのチップ化された１領域（１チップ領域）である４００μｍ角あたり１つ存在するように形成して、ｎ側電極（第２の導電側電極７０）とした。また、Ｓｉ基板（デバイス用支持基板６０）を、後述のチップ化を容易にするために、厚さが１５０μｍになるまで機械的研磨およびＣＭＰした後に、パッド層６２が形成されていない側の主面の全面に、電子ビーム蒸着法により、Ｔｉ層（厚さ２０ｎｍ）／Ａｕ層（厚さ３００ｎｍ）をこの順に形成し、パッド電極６４とした。このようにして半導体デバイス７が得られた。半導体デバイス７において、ｐ側オーミック電極（第１の導電側オーミック電極５０）、パッド層５２，６２、デバイス用支持基板６０およびパッド電極６４によりｐ側電極（第１の導電側電極８０）が構成された。
８．チップ化
図１（Ｉ）を参照して、半導体デバイス７において、それに形成されたｎ側電極（第２の導電側電極７０）の配置パターンに対応するように、Ｓｉ基板（デバイス用支持基板６０）のパッド電極６４側にダイヤペンで４００μｍ角のスクライブラインを形成し、ブレーカを用いて半導体デバイス７をスクライブラインに沿って劈開することにより、大きさが４００μｍ角の半導体デバイスチップ７ｃが得られた。
図１（Ｉ）を参照して、半導体デバイス７において、それに形成されたｎ側電極（第２の導電側電極７０）の配置パターンに対応するように、Ｓｉ基板（デバイス用支持基板６０）のパッド電極６４側にダイヤペンで４００μｍ角のスクライブラインを形成し、ブレーカを用いて半導体デバイス７をスクライブラインに沿って劈開することにより、大きさが４００μｍ角の半導体デバイスチップ７ｃが得られた。
９．実装
半導体デバイス（発光デバイス）用のステム（または表面実装用パッケージ）（図示せず）の第１の導電側部位に、銀ペーストを用いて半導体デバイスチップ７ｃのｐ側電極（第１の導電側電極８０）を構成するＳｉ基板（デバイス用支持基板６０）のパッド電極６４を電気的に接続した。また、半導体デバイスチップ７ｃのｎ側電極（第２の導電側電極７０）を、金ワイヤを用いて、ステムの第２の導電側部位に電気的に接続した。このように、第３の複合基板３を用いて半導体デバイスチップ７ｃを作製し実装することにより、実装サンプル中の良品の歩留まり率（５Ｖの逆バイアス電圧を印加したときのリーク電流が１００μＡ未満の半導体デバイスチップを良品とする）は、９０％以上となった。
半導体デバイス（発光デバイス）用のステム（または表面実装用パッケージ）（図示せず）の第１の導電側部位に、銀ペーストを用いて半導体デバイスチップ７ｃのｐ側電極（第１の導電側電極８０）を構成するＳｉ基板（デバイス用支持基板６０）のパッド電極６４を電気的に接続した。また、半導体デバイスチップ７ｃのｎ側電極（第２の導電側電極７０）を、金ワイヤを用いて、ステムの第２の導電側部位に電気的に接続した。このように、第３の複合基板３を用いて半導体デバイスチップ７ｃを作製し実装することにより、実装サンプル中の良品の歩留まり率（５Ｖの逆バイアス電圧を印加したときのリーク電流が１００μＡ未満の半導体デバイスチップを良品とする）は、９０％以上となった。
（実施例２）
１．第１の複合基板の準備
図１（Ａ）および図３を参照して、中間層２０，２０ａ，２０ｂとしてＳｉ3Ｎ4層を用いたこと以外は、実施例１と同様にして、厚さ４００μｍのＭｏ基板（支持基板１０）と、Ｍｏ基板（支持基板１０）の主面の少なくとも一部上に配置された厚さ３００ｎｍのＳｉ3Ｎ4層（中間層２０）と、Ｓｉ3Ｎ4層（中間層２０）の主面の少なくとも一部上に配置された厚さ３００ｎｍのＧａＮ層（ＩＩＩ族窒化物層３０ａ）とを含む主面の直径が２インチ（５０．８ｍｍ）の第１の複合基板１が得られた。
１．第１の複合基板の準備
図１（Ａ）および図３を参照して、中間層２０，２０ａ，２０ｂとしてＳｉ3Ｎ4層を用いたこと以外は、実施例１と同様にして、厚さ４００μｍのＭｏ基板（支持基板１０）と、Ｍｏ基板（支持基板１０）の主面の少なくとも一部上に配置された厚さ３００ｎｍのＳｉ3Ｎ4層（中間層２０）と、Ｓｉ3Ｎ4層（中間層２０）の主面の少なくとも一部上に配置された厚さ３００ｎｍのＧａＮ層（ＩＩＩ族窒化物層３０ａ）とを含む主面の直径が２インチ（５０．８ｍｍ）の第１の複合基板１が得られた。
本実施例の第１の複合基板１は、実施例１の第１の複合基板１と同様に、第１の複合基板１の主面の一部に、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）の一部が欠落しＳｉ3Ｎ4層（中間層２０）の主面の一部が露出した部分および／またはＧａＮ層（ＩＩＩ族窒化物層３０ａ）およびＳｉ3Ｎ4層（中間層２０）の一部が欠落しＭｏ基板（支持基板１０）の主面の一部が露出した部分が存在した。第１の複合基板１の主面全体（直径２インチ（５０．８ｍｍ））の面積に対してＧａＮ層（ＩＩＩ族窒化物層３０ａ）が存在している主面の面積は、８０％であった。
２．第１の複合基板の中間層の露出部分のエッチングによる第２の複合基板の形成
図１（Ｂ）を参照して、第１の複合基板１を、ＣＦ4ガスを用いたＲＩＥで処理した。これにより、第１の複合基板１においてＧａＮ層（ＩＩＩ族窒化物層３０ａ）が欠落しＳｉ3Ｎ4層（中間層２０）の主面が露出している部分がエッチングされて、Ｍｏ基板（支持基板１０）が露出した第２の複合基板２が得られた。一方、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）直下のＳｉ3Ｎ4層（中間層２０）は、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）がＣＦ4ガスを用いたＲＩＥによりエッチングされないため、エッチングは生じなかった。
図１（Ｂ）を参照して、第１の複合基板１を、ＣＦ4ガスを用いたＲＩＥで処理した。これにより、第１の複合基板１においてＧａＮ層（ＩＩＩ族窒化物層３０ａ）が欠落しＳｉ3Ｎ4層（中間層２０）の主面が露出している部分がエッチングされて、Ｍｏ基板（支持基板１０）が露出した第２の複合基板２が得られた。一方、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）直下のＳｉ3Ｎ4層（中間層２０）は、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）がＣＦ4ガスを用いたＲＩＥによりエッチングされないため、エッチングは生じなかった。
３．第２の複合基板の支持基板の支持基板の露出部分を所定の深さまでのエッチングによる第３の複合基板の形成
図１（Ｃ）を参照して、得られた第２の複合基板２を、そのＭｏ基板（支持基板１０）側の主面および側面を、アルコールワックス（たとえば日化精工(株)製アルコワックス５０２２）で覆った（図示せず）後、３０質量％の硝酸水溶液に２分間浸漬した。これにより、第２の複合基板２のＧａＮ層（ＩＩＩ族窒化物層３０ａ）およびＳｉ3Ｎ4層（中間層２０）が欠落し、Ｍｏ基板（支持基板１０）の主面の一部が露出している部分では、Ｍｏが等方的にエッチングされて、エッチング窪み１０ｅが形成されて、第３の複合基板３が得られた。エッチング窪み１０ｅの深さは、Ｍｏ基板（支持基板１０）が露出している部分の形状および／またはサイズに依存し、１０μｍ〜３０μｍであった。一方、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）およびＳｉ3Ｎ4層（中間層２０）直下のＭｏ基板（支持基板１０）はＧａＮ層およびＳｉ3Ｎ4層が硝酸によりエッチングされないため、エッチングは生じなかった。また、第２の複合基板２のＭｏ基板（支持基板１０）側の主面および側面がワックスで保護してあったため、Ｍｏ基板（支持基板１０）はエッチングされなかった。第３の複合基板３を、十分に水洗して硝酸水溶液を除去した後、アセトンでワックスを除去した。さらに、剥離液（東京応化工業社製剥離液５０２）およびＩＰＡ（イソプロピルアルコール）による洗浄で、ＣＦ4ガスを用いたＲＩＥで生じた副生成物およびワックス残渣を完全に除去した。
図１（Ｃ）を参照して、得られた第２の複合基板２を、そのＭｏ基板（支持基板１０）側の主面および側面を、アルコールワックス（たとえば日化精工(株)製アルコワックス５０２２）で覆った（図示せず）後、３０質量％の硝酸水溶液に２分間浸漬した。これにより、第２の複合基板２のＧａＮ層（ＩＩＩ族窒化物層３０ａ）およびＳｉ3Ｎ4層（中間層２０）が欠落し、Ｍｏ基板（支持基板１０）の主面の一部が露出している部分では、Ｍｏが等方的にエッチングされて、エッチング窪み１０ｅが形成されて、第３の複合基板３が得られた。エッチング窪み１０ｅの深さは、Ｍｏ基板（支持基板１０）が露出している部分の形状および／またはサイズに依存し、１０μｍ〜３０μｍであった。一方、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）およびＳｉ3Ｎ4層（中間層２０）直下のＭｏ基板（支持基板１０）はＧａＮ層およびＳｉ3Ｎ4層が硝酸によりエッチングされないため、エッチングは生じなかった。また、第２の複合基板２のＭｏ基板（支持基板１０）側の主面および側面がワックスで保護してあったため、Ｍｏ基板（支持基板１０）はエッチングされなかった。第３の複合基板３を、十分に水洗して硝酸水溶液を除去した後、アセトンでワックスを除去した。さらに、剥離液（東京応化工業社製剥離液５０２）およびＩＰＡ（イソプロピルアルコール）による洗浄で、ＣＦ4ガスを用いたＲＩＥで生じた副生成物およびワックス残渣を完全に除去した。
４．ＩＩＩ族窒化物半導体層の成長
図１（Ｄ）を参照して、実施例１と同様にして、第３の複合基板３のＧａＮ層（ＩＩＩ族窒化物層３０ａ）の主面上に、ＩＩＩ族窒化物半導体層４０として、第３の複合基板３のＧａＮ層（ＩＩＩ族窒化物層３０ａ）の主面側から順に、厚さ５μｍのｎ型ＧａＮ層、厚さ５０ｎｍのｎ型Ｉｎ0.08Ｇａ0.92Ｎ層、３周期の厚さ３ｎｍのＩｎ0.14Ｇａ0.86Ｎ井戸層および厚さ１５ｎｍのＧａＮ障壁層で構成される多重量子井戸構造の活性層、厚さ２０ｎｍのｐ型Ａｌ0.08Ｇａ0.92Ｎ層ならびに厚さ５０ｎｍのｐ+型ＧａＮ層を成長させた。
図１（Ｄ）を参照して、実施例１と同様にして、第３の複合基板３のＧａＮ層（ＩＩＩ族窒化物層３０ａ）の主面上に、ＩＩＩ族窒化物半導体層４０として、第３の複合基板３のＧａＮ層（ＩＩＩ族窒化物層３０ａ）の主面側から順に、厚さ５μｍのｎ型ＧａＮ層、厚さ５０ｎｍのｎ型Ｉｎ0.08Ｇａ0.92Ｎ層、３周期の厚さ３ｎｍのＩｎ0.14Ｇａ0.86Ｎ井戸層および厚さ１５ｎｍのＧａＮ障壁層で構成される多重量子井戸構造の活性層、厚さ２０ｎｍのｐ型Ａｌ0.08Ｇａ0.92Ｎ層ならびに厚さ５０ｎｍのｐ+型ＧａＮ層を成長させた。
このとき、第３の複合基板３のＭｏ基板（支持基板１０）の露出しているエッチング窪み１０ｅ上に、多結晶のＧａＮ半導体（ＩＩＩ族窒化物半導体４０ｐ）が形成された。このＧａＮ半導体（ＩＩＩ族窒化物半導体４０ｐ）は２μｍ〜１０μｍ程度であった。
このため、ＧａＮ半導体（ＩＩＩ族窒化物半導体４０ｐ）の最大高さは、ＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）の最上層の主面よりも低い位置にあった。すなわち、不均一に成長したＩＩＩ族窒化物半導体４０ｐの最高高さＴPよりも、支持基板１０のエッチング窪み１０ｅの深さＴ1、中間層２０のエッチングにより除去された厚さＴ2、ＩＩＩ族窒化物層３０ａの厚さＴ3およびＩＩＩ族窒化物半導体層４０の厚さＴ4の和Ｔ（Ｔ＝Ｔ1＋Ｔ2＋Ｔ3＋Ｔ4）が大きくなった（ＴP＜Ｔ（＝Ｔ1＋Ｔ2＋Ｔ3＋Ｔ4））。
成長させたＧａＮ系層（ＩＩＩ族窒化物半導体層４０）の各層は、その元素組成をＳＩＭＳ（２次イオン質量分析）法により測定したところ、Ｍｏおよびその他の不純物は、検出されず、それらの濃度が分析感度未満であるため、ＬＥＤの性能に悪い影響を与えないものであった。
さらに、図１（Ｅ）を参照して、実施例１と同様にして、ＧａＮ系層（ＩＩＩ族窒化物半導体層４０）の最上層の主面の全面上にｐ側オーミック電極（第１の導電側オーミック電極５０）を形成し、ｐ側オーミック電極（第１の導電側オーミック電極５０）上にパッド層５２を形成した。
５．デバイス用支持基板の貼り合わせ
図１（Ｆ）を参照して、実施例１と同様にして、Ｓｉ基板（デバイス用支持基板６０）を準備し、その鏡面化された主面上にパッド層６２を形成した。次いで、実施例１同様にして、Ｓｉ基板（デバイス用支持基板６０）上に形成されたパッド層６２と、Ｍｏ基板（第３の複合基板３）上に順次形成したＧａＮ層（ＩＩＩ族窒化物層３０ａ）、ＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）、ｐ側オーミック電極（第１の導電側オーミック電極５０）を介在させて形成されたパッド層５２と、を重ね合わせることにより、Ｓｉ基板（デバイス用支持基板６０）と第３の複合基板３とが接合された積層基板４が得られた。超音波顕微鏡で積層基板４の接合界面の状態を観察したところ、第３の複合基板３を作製したときにＧａＮ層（ＩＩＩ族窒化物層３０ａ）が欠落していた部分とその欠落部の外周から数百μｍの領域では空隙（未接合状態）が観察されたが、ＧａＮ層が存在した部分では、空隙のない均一な接合が得られた。
図１（Ｆ）を参照して、実施例１と同様にして、Ｓｉ基板（デバイス用支持基板６０）を準備し、その鏡面化された主面上にパッド層６２を形成した。次いで、実施例１同様にして、Ｓｉ基板（デバイス用支持基板６０）上に形成されたパッド層６２と、Ｍｏ基板（第３の複合基板３）上に順次形成したＧａＮ層（ＩＩＩ族窒化物層３０ａ）、ＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）、ｐ側オーミック電極（第１の導電側オーミック電極５０）を介在させて形成されたパッド層５２と、を重ね合わせることにより、Ｓｉ基板（デバイス用支持基板６０）と第３の複合基板３とが接合された積層基板４が得られた。超音波顕微鏡で積層基板４の接合界面の状態を観察したところ、第３の複合基板３を作製したときにＧａＮ層（ＩＩＩ族窒化物層３０ａ）が欠落していた部分とその欠落部の外周から数百μｍの領域では空隙（未接合状態）が観察されたが、ＧａＮ層が存在した部分では、空隙のない均一な接合が得られた。
６．支持基板の除去
図１（Ｆ）および（Ｇ）を参照して、実施例１と同様にして、上記の積層基板４を３０質量％硝酸水溶液に４５分間浸漬することにより、Ｍｏ基板（支持基板１０）を完全に除去した。その後、積層基板４を水洗し硝酸水溶液を水洗した。次いで、ＣＦ4ガスを用いたＲＩＥにより、Ｓｉ3Ｎ4層（中間層２０）を完全に除去した。さらに、ＣＦ4ガスを用いたＲＩＥにより生成した副生成物を、Ｏ2を用いたＲＩＥにより除去した。これにより、Ｓｉ基板（デバイス用支持基板６０）にパッド層６２，５２を介在してＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）およびＧａＮ層（ＩＩＩ族窒化物層３０ａ）がこの順に接合された半導体ウエハ５が得られた。
図１（Ｆ）および（Ｇ）を参照して、実施例１と同様にして、上記の積層基板４を３０質量％硝酸水溶液に４５分間浸漬することにより、Ｍｏ基板（支持基板１０）を完全に除去した。その後、積層基板４を水洗し硝酸水溶液を水洗した。次いで、ＣＦ4ガスを用いたＲＩＥにより、Ｓｉ3Ｎ4層（中間層２０）を完全に除去した。さらに、ＣＦ4ガスを用いたＲＩＥにより生成した副生成物を、Ｏ2を用いたＲＩＥにより除去した。これにより、Ｓｉ基板（デバイス用支持基板６０）にパッド層６２，５２を介在してＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）およびＧａＮ層（ＩＩＩ族窒化物層３０ａ）がこの順に接合された半導体ウエハ５が得られた。
こうして得られた半導体ウエハ５について、その最上層であるＧａＮ層（ＩＩＩ族窒化物層３０ａ）には、クラックなどはみられなかった。また、半導体ウエハ５の主面全体の面積に対するＧａＮ層（ＩＩＩ族窒化物層３０ａ）が存在している面積の比率は、７５％であった。
なお、本発明を適用せずに、第１の複合基板１を用いて作製した半導体ウエハは、その主面全体の面積に対するＧａＮ層（ＩＩＩ族窒化物層３０ａ）が存在している面積の比率が１０％〜２０％であり、ＧａＮ層（ＩＩＩ族窒化物層３０ａ）の欠落部分を起点にして数百μｍ〜数ｍｍにわたりＧａＮ層（ＩＩＩ族窒化物層３０ａ）にクラックが生じている場合があった。
図１（Ｇ）および（Ｈ）を参照して、上記の半導体ウエハ５のＧａＮ層（ＩＩＩ族窒化物層３０ａ）を、Ｃｌ2ガスを用いたＲＩＥにより、除去して、ＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）を露出させた。これにより、Ｓｉ基板（デバイス用支持基板６０）にパッド層６２，５２を介在してＧａＮ系半導体層（ＩＩＩ族窒化物半導体層４０）が接合された半導体ウエハ６が得られた。
７．電極の形成
図１（Ｈ）および（Ｉ）を参照して、実施例１と同様にして、半導体ウエハ６のＧａＮ層（ＩＩＩ族窒化物層３０ａ）上に、後述の半導体デバイスのチップ化された１領域（１チップ領域）である４００μｍ角あたり１つ存在するように、ｎ側電極（第２の導電側電極７０）を形成した。次いで、実施例１と同様にして、Ｓｉ基板（デバイス用支持基板６０）を、厚さが１５０μｍになるまで機械的研磨およびＣＭＰした後に、パッド層６２が形成されていない側の主面の全面に、パッド電極６４を形成した。このようにして半導体デバイス７が得られた。半導体デバイス７において、ｐ側オーミック電極（第１の導電側オーミック電極５０）、パッド層５２，６２、デバイス用支持基板６０およびパッド電極６４によりｐ側電極（第１の導電側電極８０）が構成された。
図１（Ｈ）および（Ｉ）を参照して、実施例１と同様にして、半導体ウエハ６のＧａＮ層（ＩＩＩ族窒化物層３０ａ）上に、後述の半導体デバイスのチップ化された１領域（１チップ領域）である４００μｍ角あたり１つ存在するように、ｎ側電極（第２の導電側電極７０）を形成した。次いで、実施例１と同様にして、Ｓｉ基板（デバイス用支持基板６０）を、厚さが１５０μｍになるまで機械的研磨およびＣＭＰした後に、パッド層６２が形成されていない側の主面の全面に、パッド電極６４を形成した。このようにして半導体デバイス７が得られた。半導体デバイス７において、ｐ側オーミック電極（第１の導電側オーミック電極５０）、パッド層５２，６２、デバイス用支持基板６０およびパッド電極６４によりｐ側電極（第１の導電側電極８０）が構成された。
８．チップ化
図１（Ｉ）を参照して、実施例１と同様にして、半導体デバイス７を劈開することにより、大きさが４００μｍ角の半導体デバイスチップ７ｃが得られた。
図１（Ｉ）を参照して、実施例１と同様にして、半導体デバイス７を劈開することにより、大きさが４００μｍ角の半導体デバイスチップ７ｃが得られた。
９．実装
実施例１と同様にして、半導体デバイス（発光デバイス）用のステムに半導体デバイスチップ７ｃを実装した。実装サンプル中の良品の歩留まり率（５Ｖの逆バイアス電圧を印加したときのリーク電流が１００μＡ未満の半導体デバイスチップを良品とする）は、９０％以上となった。
実施例１と同様にして、半導体デバイス（発光デバイス）用のステムに半導体デバイスチップ７ｃを実装した。実装サンプル中の良品の歩留まり率（５Ｖの逆バイアス電圧を印加したときのリーク電流が１００μＡ未満の半導体デバイスチップを良品とする）は、９０％以上となった。
実施例１および実施例２を参照して、本発明にかかる複合基板の製造方法により得られる第３の複合基板を用いて半導体デバイスを製造することにより、高い歩留まり率で半導体デバイスを製造することができた。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 第１の複合基板、２ 第２の複合基板、３ 第３の複合基板、４ 積層基板、５，６ 半導体ウエハ、７ 半導体デバイス、７ｃ 半導体デバイスチップ、１０ 支持基板、１０ｅ エッチング窪み、１０ｍ，３０ｎ 主面、２０，２０ａ，２０ｂ 中間層、３０ ＩＩＩ族窒化物基板、３０ａ ＩＩＩ族窒化物層ＧａＮ層、３０ｂ 残りのＩＩＩ族窒化物基板、４０ ＩＩＩ族窒化物半導体層、４０ｐ ＩＩＩ族窒化物半導体、５０ 第１の導電側オーミック電極、５０ｐ 堆積物、５２，６２ パッド層、６０ デバイス用支持基板、６４ パッド電極、７０ 第２の導電側電極、８０ 第１の導電側電極。
Claims (8)
- 支持基板と、前記支持基板の主面の少なくとも一部上に配置された中間層と、前記中間層の主面の少なくとも一部上に配置されたＩＩＩ族窒化物層と、を含み、前記ＩＩＩ族窒化物層の主面と、前記中間層の主面の一部および前記支持基板の主面の一部の少なくともいずれかと、が露出している第１の複合基板を準備する工程と、
前記第１の複合基板の前記中間層の主面が露出している部分を選択的にエッチングにより除去することにより第２の複合基板を得る工程と、
前記第２の複合基板の前記支持基板の主面が露出している部分を所定の深さまで選択的にエッチングにより除去することにより第３の複合基板を得る工程と、を含む複合基板の製造方法。 - 前記中間層は、その上におけるＩＩＩ族窒化物半導体の成長が不均一である（請求項１に記載の複合基板の製造方法。
- 前記中間層は、ケイ素酸化物、ケイ素窒化物、金属酸化物、金属窒化物およびこれらの複合物からなる群から選ばれる少なくとも一つを含む請求項２に記載の複合基板の製造方法。
- 前記支持基板は、その上におけるＩＩＩ族窒化物半導体の成長が不均一である請求項１に記載の複合基板の製造方法。
- 前記支持基板は、ケイ素酸化物、金属酸化物、多結晶ＧａＮ、多結晶ＳｉＣ、Ｃｕ、ＷおよびＭｏからなる群から選ばれる少なくとも一つを含む請求項４に記載の複合基板の製造方法。
- 請求項１に記載の複合基板の製造方法により得られた前記第３の複合基板の前記ＩＩＩ族窒化物層の主面上に少なくとも１層のＩＩＩ族窒化物半導体層をエピタキシャル成長させる工程を含む半導体デバイスの製造方法。
- 前記ＩＩＩ族窒化物層の厚さと、前記中間層のエッチングにより除去された部分の厚さと、前記支持基板のエッチングにより除去された部分により形成されたエッチング窪みの深さとの和が、エピタキシャル成長させる前記ＩＩＩ族窒化物半導体層の厚さより大きい請求項６に記載の半導体デバイスの製造方法。
- 前記ＩＩＩ族窒化物層の厚さと、前記中間層のエッチングにより除去された部分の厚さと、前記支持基板のエッチングにより除去された部分により形成されたエッチング窪みの深さと、エピタキシャル成長させた前記ＩＩＩ族窒化物半導体層の厚さとの和が、前記ＩＩＩ族窒化物半導体層のエピタキシャル成長の際に前記支持基板の前記エッチング窪み上に不均一に成長したＩＩＩ族窒化物半導体の最大高さよりも大きい請求項６に記載の半導体デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011257611A JP5879964B2 (ja) | 2011-11-25 | 2011-11-25 | 複合基板の製造方法および半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011257611A JP5879964B2 (ja) | 2011-11-25 | 2011-11-25 | 複合基板の製造方法および半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013115112A true JP2013115112A (ja) | 2013-06-10 |
| JP5879964B2 JP5879964B2 (ja) | 2016-03-08 |
Family
ID=48710417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011257611A Active JP5879964B2 (ja) | 2011-11-25 | 2011-11-25 | 複合基板の製造方法および半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5879964B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015072516A1 (ja) * | 2013-11-15 | 2015-05-21 | 住友電気工業株式会社 | 半導体デバイスおよびその製造方法 |
| JP2016048712A (ja) * | 2014-08-27 | 2016-04-07 | 住友電気工業株式会社 | 半導体デバイスの製造方法 |
| JP2018137303A (ja) * | 2017-02-21 | 2018-08-30 | 鼎元光電科技股▲ふん▼有限公司 | 発光素子及び発光素子の製造方法 |
| JP2019036606A (ja) * | 2017-08-10 | 2019-03-07 | トヨタ自動車株式会社 | 窒化物半導体装置の製造方法 |
| JP2020090690A (ja) * | 2018-12-03 | 2020-06-11 | 日本電信電話株式会社 | 窒化物半導体光電極の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294416A (ja) * | 2004-03-31 | 2005-10-20 | Sanyo Electric Co Ltd | 窒化物系半導体素子の製造方法及び窒化物系半導体素子 |
| JP2010232625A (ja) * | 2009-03-03 | 2010-10-14 | Sumitomo Electric Ind Ltd | 貼り合わせ基板の製造方法 |
| JP2011044665A (ja) * | 2009-08-24 | 2011-03-03 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物半導体層接合基板およびｉｉｉ族窒化物半導体デバイスの製造方法 |
| US20110237008A1 (en) * | 2005-01-13 | 2011-09-29 | S.O.I.Tec Silicon On Insulator Technologies | Optoelectronic substrate and methods of making same |
-
2011
- 2011-11-25 JP JP2011257611A patent/JP5879964B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294416A (ja) * | 2004-03-31 | 2005-10-20 | Sanyo Electric Co Ltd | 窒化物系半導体素子の製造方法及び窒化物系半導体素子 |
| US20110237008A1 (en) * | 2005-01-13 | 2011-09-29 | S.O.I.Tec Silicon On Insulator Technologies | Optoelectronic substrate and methods of making same |
| JP2010232625A (ja) * | 2009-03-03 | 2010-10-14 | Sumitomo Electric Ind Ltd | 貼り合わせ基板の製造方法 |
| JP2011044665A (ja) * | 2009-08-24 | 2011-03-03 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物半導体層接合基板およびｉｉｉ族窒化物半導体デバイスの製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015072516A1 (ja) * | 2013-11-15 | 2015-05-21 | 住友電気工業株式会社 | 半導体デバイスおよびその製造方法 |
| JP2016048712A (ja) * | 2014-08-27 | 2016-04-07 | 住友電気工業株式会社 | 半導体デバイスの製造方法 |
| JP2018137303A (ja) * | 2017-02-21 | 2018-08-30 | 鼎元光電科技股▲ふん▼有限公司 | 発光素子及び発光素子の製造方法 |
| JP2019036606A (ja) * | 2017-08-10 | 2019-03-07 | トヨタ自動車株式会社 | 窒化物半導体装置の製造方法 |
| JP2020090690A (ja) * | 2018-12-03 | 2020-06-11 | 日本電信電話株式会社 | 窒化物半導体光電極の製造方法 |
| WO2020116151A1 (ja) * | 2018-12-03 | 2020-06-11 | 日本電信電話株式会社 | 窒化物半導体光電極の製造方法 |
| JP7137070B2 (ja) | 2018-12-03 | 2022-09-14 | 日本電信電話株式会社 | 窒化物半導体光電極の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5879964B2 (ja) | 2016-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4458116B2 (ja) | エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス | |
| US7943942B2 (en) | Semiconductor light-emitting device with double-sided passivation | |
| WO2012147436A9 (ja) | ＧａＮ系半導体デバイスの製造方法 | |
| US8884306B2 (en) | Semiconductor device and method for manufacturing the same | |
| TWI532209B (zh) | 一種用於形成一埋入式金屬層結構的方法 | |
| JP2010056458A (ja) | 発光素子の製造方法 | |
| US10186451B2 (en) | Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device | |
| JP5879964B2 (ja) | 複合基板の製造方法および半導体デバイスの製造方法 | |
| US20110140081A1 (en) | Method for fabricating semiconductor light-emitting device with double-sided passivation | |
| JP2001057441A (ja) | 接着型半導体基板および半導体発光素子並びにこれらの製造方法 | |
| JP2007095845A (ja) | 半導体複合基板とそれを用いた半導体装置の製造方法 | |
| JP2012142385A (ja) | 半導体デバイスの製造方法 | |
| JP5771968B2 (ja) | 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板 | |
| JP2010165927A (ja) | 発光素子用基板 | |
| JP2010226023A (ja) | 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法 | |
| JP5598321B2 (ja) | 半導体デバイスの製造方法 | |
| JP2009260391A (ja) | Ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイスの製造方法 | |
| JP2014154693A (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| JP2010287731A (ja) | 基板生産物の製造方法、基板生産物、及び半導体デバイス | |
| JP2010199316A (ja) | 基板の製造方法および基板 | |
| JPH10229218A (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
| JP4666158B2 (ja) | 半導体発光素子の製造方法 | |
| WO2012032960A1 (ja) | Iii族窒化物半導体発光素子を製造する方法、及びiii族窒化物半導体発光素子 | |
| JP2014175335A (ja) | 複合積層基板およびｉｉｉ族窒化物半導体デバイスの製造方法 | |
| JP5544875B2 (ja) | 複合基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5879964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |