CN1677775A - 氮化物系半导体元件的制造方法及氮化物系半导体元件 - Google Patents

氮化物系半导体元件的制造方法及氮化物系半导体元件 Download PDF

Info

Publication number
CN1677775A
CN1677775A CNA2005100084737A CN200510008473A CN1677775A CN 1677775 A CN1677775 A CN 1677775A CN A2005100084737 A CNA2005100084737 A CN A2005100084737A CN 200510008473 A CN200510008473 A CN 200510008473A CN 1677775 A CN1677775 A CN 1677775A
Authority
CN
China
Prior art keywords
nitride
concentrated area
dislocation concentrated
groove
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100084737A
Other languages
English (en)
Other versions
CN100470970C (zh
Inventor
狩野隆司
山口勤
伊豆博昭
畑雅幸
野村康彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1677775A publication Critical patent/CN1677775A/zh
Application granted granted Critical
Publication of CN100470970C publication Critical patent/CN100470970C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种氮化物系半导体元件的制造方法,在具有从表面贯通到背面的条状的位错集中区域的GaN基板的表面上将氮化物系半导体各层以均匀的膜厚进行层叠。氮化物系半导体基板,例如,沿GaN基板表面的位错集中区域,在位错集中区域附近的非位错集中区域形成槽。在形成了该槽的GaN基板的表面上形成氮化物系半导体的各层,作为结晶成长层。

Description

氮化物系半导体元件的制造方法及氮化物系半导体元件
技术领域
本发明涉及氮化物系半导体元件的制造方法及氮化物半导体元件。
背景技术
氮化物系半导体元件,作为下一代的大容量光盘用光源所使用的半导体激光元件等,其开发正在兴盛起来。例如,可以参照国际公开公报WO 03/038957A1。
氮化物系半导体元件,可通过在氮化物系半导体基板上利用有机金属气相堆积法使氮化物系半导体各层进行结晶成长来制造。
图1是示意性地表示氮化物系半导体基板的立体图。
氮化物系半导体基板1701由贯通其表面1702和背面1703的条状的结晶缺陷集中的位错集中区域1704、1705、1706、1707和正常的结晶区域构成的非位错集中区域1708、1709、1710构成。非位错集中区域1708、1709、1710的宽度、即位错集中区域之间的间隔例如约为400μm。
在该氮化物系半导体基板1701的表面1702上,例如利用有机金属气相堆积法(MOCVD:Metalorganic Chemical Vapor Deposition)使氮化物系半导体进行结晶成长,得到氮化物系半导体的层叠结构。
图2是从与位错集中区域的延长方向成直角的方向看所得到的现有的氮化物系半导体的层叠结构的示意图。在氮化物系半导体基板1701的表面1702上形成结晶成长层1801、1802、1803。在这些结晶成长层1801、1802、1803上,膜厚不是一定的,例如,在位错集中区域1704、1705附近的端部1804、1805处厚,在中央部1806处薄,是不均匀的。
为了由具有这样的结晶成长层1801、1802、1803的氮化物系半导体制作氮化物系半导体激光元件,需要形成条状的光导波路,得到光封入结构。为了形成光导波路而有多种方法,山脊形光导波路可以通过将深度和宽度精密地控制在百分之一μm左右精度的蚀刻技术来形成。
但是,在具有膜厚不均匀的结晶成长层的氮化物系半导体激光元件中,因在光导波路的形成工序中蚀刻不均匀的原因,会造成特性恶化和成品率下降。
发明内容
因此,本发明的目的在于提供一种在氮化物系半导体基板的非位错集中区域的表面上、在氮化物系半导体的层叠结构中具有膜厚均匀的结晶成长层的氮化物系半导体元件及其制造方法。
上述目的可以如下这样来实现,本发明是一种氮化物系半导体元件的制造方法,该氮化物系半导体元件使用了条状的位错集中区域和非位错集中区域交互地存在、位错集中区域从表面贯通到背面的氮化物系半导体基板,其包括以下的工序:在上述氮化物系半导体基板的非位错集中区域的表面上层叠氮化物系半导体层的层叠工序;在氮化物系半导体基板的表面上、在沿着上述位错集中区域的附近的非位错集中区域形成槽的槽形成工序;而且该槽形成工序在上述层叠工序之前进行。
通过上述这样的方法,可以保证在层叠工序中层叠的氮化物系半导体各层的膜厚的均匀性,可以改善元件特性以及制品成品率。
另外,上述槽形成工序包括:在上述氮化物系半导体基板的表面上、在除去沿着上述位错集中区域的附近非位错集中区域的非位错集中区域形成蚀刻掩模的掩模形成子工序;对包括上述位错集中区域并且沿着位错集中区域的非位错集中区域进行蚀刻的蚀刻子工序;除去在上述掩模形成子工序中形成的蚀刻掩模的掩模除去子工序。
根据这样的方法,可以沿着位错集中区域,在包含位错集中区域的非位错集中区域形成槽。
另外,在上述掩模形成子工序中形成的蚀刻掩模由SiO2构成,上述蚀刻子工序是使用Cl2气体的反应性离子蚀刻。
通过这样的方法,可以确实地形成槽。
另外,由在上述掩模形成子工序中形成的蚀刻掩模之间的距离所决定的在蚀刻子工序中形成的槽的宽度和在上述蚀刻子工序中形成的槽的深度,应形成为可以抑制在后续的层叠工序中应层叠在位错集中区域表面的氮化物系半导体层向非位错集中区域的迁移的宽度和深度。
通过这样的方法,可以抑制所层叠的氧化物系半导体的吸附晶种的迁移,可以确保膜厚的均匀性。
另外,在上述槽形成工序中所形成的槽,利用各向异性蚀刻来形成,并且从氮化物系半导体基板的表面朝槽底方向近乎直角地形成非位错集中区域的台阶部。
通过这样的方法,可以容易地形成包含有位错集中区域的槽。
另外,在上述槽形成工序中所形成的槽,从氮化物系半导体基板的表面朝着槽底方向形成非位错集中区域的台阶部的斜面,该斜面是朝着位错集中区域一侧倾斜的台形状。
通过这样的方法,可以降低边缘效应,进一步提高膜厚的均匀性。
另外,在上述槽形成工序中所形成的槽,从氮化物系半导体基板的表面朝着槽底方向形成非位错集中区域的台阶部的斜面,该斜面是朝着非位错集中区域一侧倾斜的反台形状。
通过这样的方法,可以进一步抑制吸附晶种的迁移。
另外,还具有与在上述槽形成工序中形成的槽同时、在非位错集中区域拉开间隔地形成向着与上述槽成直角方向延伸的直角槽的直角槽形成工序。
按照这样的方法,通过在两个方向形成槽,可以进一步地提高膜厚的均匀性,并且,氮化物系半导体元件的分离也变得容易。
另外,上述氮化物系半导体基板的表面由(0001)结晶面构成。
通过这样的方法,在分离氮化物系半导体元件时可以通过劈开而可以容易地进行。
上述目的可以如下这样来实现,本发明是一种氮化物系半导体元件,它使用了具有条状的位错集中区域的氮化物系半导体基板,其中:在氮化物系半导体基板的非位错集中区域的至少一端部形成台阶部,在该台阶部的底部延伸位错集中区域,在上述非位错集中区域的表面上形成氮化物系半导体各层。
通过这样的构成,可以使构成氮化物系半导体元件的氮化物系半导体各层的膜厚变得均匀,可以得到半导体特性优异且成品率良好的氮化物系半导体元件。
附图说明
图1是示意性地表示具有条状的位错集中区域的氮化物系半导体基板的立体图。
图2是现有的氮化物系半导体的层叠结构剖面的示意图。
图3是用于说明本发明的氮化物系半导体元件的实施方式1的在GaN基板上形成的结晶成长层的膜厚的剖面图。
图4A和图4B是用于说明上述实施方式的槽形成工序的剖面图。
图5是用于说明上述实施方式的槽图案的上面图。
图6是用于说明上述实施方式的氮化物系半导体元件的制造工序的剖面图(之一)。
图7是用于说明上述实施方式的氮化物系半导体元件的制造工序的剖面图(之二)。
图8是用于说明上述实施方式的氮化物系半导体元件的制造工序的剖面图(之三)。
图9是用于说明上述实施方式的氮化物系半导体元件的制造工序的剖面图(之四)。
图10是上述实施方式的氮化物系半导体元件的剖面图。
图11是用于说明本发明的氮化物系半导体元件的其他实施方式的槽图案的上面图。
图12是表示其他实施方式的槽剖面的剖面图(之一)。
图13是表示其他实施方式的槽剖面的剖面图(之二)。
图14是表示其他实施方式的槽剖面的剖面图(之三)。
图15是表示其他实施方式的槽剖面的剖面图(之四)。
图16是用于估计在GaN基板上形成的结晶成长层的膜厚的偏差的说明图。
图17是表示上述实施方式和现有例的膜厚的偏差的比较例的图。
图18是表示上述实施方式1的槽的深度和宽度与在CaN基板上形成的结晶成长层的膜厚均匀性之间的关系的图。
具体实施方式
以下,使用附图,对本发明的氮化物系半导体及其制造方法的实施方式进行说明。
[实施方式1]
图3是用于说明在本发明的氮化物系半导体元件的制造方法的实施方式1中在GaN基板上形成的结晶成长层的膜厚的剖面图。
该氮化物系半导体元件101是在作为氮化物系半导体基板的GaN基板102的表面103上形成由氮化物系半导体的结晶成长层104构成的层叠结构而成。
在GaN基板102上形成贯通表面103和背面105的条状的结晶缺陷集中的位错集中区域106、107。沿着该位错集中区域106、107的延伸方向形成槽108、109。
通过MOCVD法,向在形成了该槽108、109的GaN基板102的表面103供给包含Ga、Al、In等的III族元素和N元素的结晶成长原料,形成结晶成长层104。
这些III族元素和N元素的吸附晶种几乎不在位错集中区域106、107的表面吸附。本来应该吸附在位错集中区域106、107上的吸附晶种在GaN基板102上所形成的槽108、109中堆积。另外,由于槽108、109是按照距离表面103具有深度d所形成的,所以可以抑制堆积在槽108、109的非位错集中区域的吸附晶种向槽108、109外的非位错集中区域110的表面103迁移。
其结果是,提高了在非位错集中区域110的表面103上形成的结晶成长膜104的膜厚的均匀性。
另外,由于槽108、109是通过蚀刻而形成的,所以在槽108、109与表面103的分界处形成角。由于吸附晶种容易吸附在角立起的部分上(边缘效应),所以在角部分111、112上,在结晶成长层104上形成有些突起的倾斜部113、114。
接下来,对本实施方式的氮化物系半导体基板的槽形成工序进行说明。
如图4A所示,将GaN基板102的(0001)结晶面作为表面103,在沿着形成有槽的位错集中区域106、107(贯通附图纸面的方向)的非位错集中区域以外的非位错集中区域110的表面103上,利用PCVD法(Plasma Chemical Vaper Deposition)形成SiO2层,作为掩模201。另外,作为掩模201的材料,也可以使用Ni(镍)、光刻胶、Al2O3、SiN等绝缘材料。掩模201的膜厚例如可以设为0.36μm。
将形成了SiO2层201的GaN基板102利用RIE(Reactive IonEtching)法有选择地蚀刻位错集中区域106、107和其近旁的非位错集中区域。该蚀刻条件例如设定为:使用Cl2气体,气压为25mTorr,流量为25sccm,等离子体激发功率为200W,蚀刻速率为0.135μm/min。由此,形成距离GaN基板102的表面103具有深度d为1μm的槽。另外,关于蚀刻所用的气体来说,也可以使用BCl3等含有氯的气体。
在该蚀刻工序之后,除去作为掩模所形成的SiO2层。
图4B是在槽形成工序中得到的GaN基板102的剖面图。在GaN基板102的表面103上,形成有深度d=1μm、宽度w=100μm的槽108、109。
图5是示意性地表示从图4B的上方来看的GaN基板102的上面图。在GaN基板102的表面103上,形成沿着条状的位错集中区域106、107、…的槽108、109、…。这些槽108、109的中心间的间隔例如为400μm。
接下来,说明槽形成工序结束后的GaN基板102上作为氮化物系半导体元件的氮化物系半导体激光元件的层叠工序。另外,为了使说明简单,对于GaN基板102是n型导电性的情况进行说明,剖面图仅对于槽108、109的中心间进行记载。
图6是用于说明层叠工序的剖面图。以下的层叠工序通过MOCVD法来进行。
(1)在n型导电性的GaN基板102上,形成缓冲层401。该缓冲层形成工序是,将GaN基板102放入氢气及氮气环境的反应炉中,在供给作为氮化物系半导体层的氮化原料的NH3气体的状态下,将GaN基板102加热到1000℃左右。在GaN基板102的温度达到约1000℃的时刻,将含有作为Ga原料的TMGa(三甲基镓)及作为铝原料的TMAl(三甲基铝)的氢气供给到反应炉内,在GaN基板102上形成不掺杂的Al0.01Ga0.99N层,作为缓冲层401。该缓冲层401,例如形成1.0μm的厚度,起到在该上层形成的氮化物系半导体激光结构与GaN基板102之间的缓冲层的作用。
(2)在缓冲层401上形成n型包敷层402。
该包敷层形成工序是,将含有作为Ga原料的TMGa(三甲基镓)及TMAl(三甲基铝)、作为用于得到n型导电性的Ge杂质原料的GeH4(甲锗烷)的氢气供给到反应炉内,形成厚度约为1.5μm的由掺杂了Ge的Al0.07Ga0.93N构成的n型包敷层402。
(3)在n型包敷层402上形成n侧载流子块层403。
该n侧载流子块层形成工序是,将含有作为Ga原料的TMGa及作为铝原料的TMAl的氢气供给到反应炉内,形成厚度约为20nm的由Al0.2Ga0.8N构成的n侧载流子块层403。
(4)在n侧载流子块层403上形成发光层404。
该发光层形成工序是,将GaN基板102的温度降到约800℃左右,向供给了NH3气体的氮气环境的反应炉内供给作为Ga原料的TEGa(三乙基镓)及作为In原料的TMIn(三甲基铟),形成具有多重量子阱(MQW:Multiple Quantum Well)结构的MQW活性层。MQW活性层是,将厚度约为3.5nm的由不掺杂的InxGa1-xN构成的3个量子阱层和厚度约为20nm的由不掺杂的InyGa1-yN构成的3个量子壁垒层交替地层叠。
在此,x>y,x=0.15,y=0.03。
在MQW活性层的上面,同样地供给TEGa及TMIn,形成膜厚约为0.1μm的由不掺杂的In0.01Ga0.99N构成的p侧光导层。
向反应炉供给作为Ga原料的TMGa及作为Al原料的TMAl,在p侧光导层的上面,形成膜厚约为20nm的由Al0.25Ga0.75N构成的p侧载流子块层。
发光层404由这些MQW活性层和p侧光导层和载流子块层构成。
(5)在发光层404上形成p型包敷层405。
该包敷层形成工序是,再次将GaN基板102的温度加热到1000℃左右,在向反应炉内供给了NH3气体的氢气及氮气环境中,向反应炉供给作为p型杂质Mg的原料的Mg(C5H5)2(环戊二烯基镁)、作为Ga原料的TMGa及作为Al原料的TMAl,形成厚度约为0.5μm的由掺杂了Mg的Al0.07Ga0.93N构成的p型包敷层405。
(6)在p型包敷层405上形成p侧接触层406。
该接触层形成工序是,再度将GaN基板温度降至800℃左右,在向反应炉内供给了NH3气体的氮气环境中,供给作为Ga原料的TMGa及作为In原料的TMIn,形成厚度约为2nm的由不掺杂的In0.07Ga0.93N构成的p侧接触层406。
在以上的各工序中,使在GaN基板102上氮化物系半导体元件的层叠工序完成,将基板407的温度降至室温附近,将基板407从反应炉中取出。
接下来,在形成了氮化物系半导体激光元件的层叠结构的基板407上形成光导波路。
如图7所示,光导波路形成工序包括:在基板407的p侧接触层406上的近乎中央位置、与位错集中区域106、107的延伸方向近乎平行地形成宽度约为1.5μm的条状的由SiO2构成的掩模501;通过使用Cl2气体的RIE法进行的山脊形成蚀刻。
在山脊形成蚀刻中,如图8所示,通过蚀刻除去形成了掩模501的区域以外的区域的p侧接触层406的全部和p型包敷层405的膜厚的约90%。由此,在p型包敷层601上形成膜厚约为0.45μm的突状部602。
接下来,如图9所示在p型包敷层601的平坦部和该突状部602的侧面形成由SiO2层构成的电流块层701,除去掩模501,该电流块层形成约为0.2μm的膜厚。除去了掩模501的部分成为带状槽702。
如图10所示,在除去了掩模501的带状槽702中,在p侧接触层406上形成了p侧欧姆电极801后,形成覆盖整个上面的p侧衬垫电极802。
再将GaN基板102的背面105研磨到容易劈开的厚度后,在GaN基板102的背面105形成n侧欧姆电极803和n侧衬垫电极804,生成氮化物系半导体元件。
根据以上这样的制造方法,由于在氮化物系半导体激光元件的叠层工序中的膜厚在非位错集中区域110近乎是均等的,所以即使在光导波路形成工序中的要求山脊形成蚀刻那样的精度的蚀刻中,也不会制造不良品,可以提高制品的成品率。
按照在槽108、109之间具有2以上的山脊部的方式形成半导体激光元件也可以。
另外,在上述实施方式中,虽然形成了沿着GaN基板102的位错集中区域106等的槽108等,但是作为其他的槽形成图案,也可形成图11所示那样的槽。
图11是GaN基板102的上面图。也可在非位错集中区域110的表面103上形成与槽108、109等成直角方向的直角槽901、902等。该直角槽901、902的间隔D,按照使从间隔D减了直角槽901等的槽宽的长度为氮化物系半导体激光元件的光路长或者其光路长的整数倍数的长度那样形成即可。这样的话,以该直角槽为基准容易分离一个氮化物系半导体激光元件。
虽然在上述上实施方式中,槽108等通过各向异性蚀刻使剖面成为长方形,但是将槽剖面按照以下这样作成也可以。
图12是将槽剖面1001作成台形状。通过作成这样的形状,可以降低边缘效应。这时,将槽深设为2μm。
图13是将槽剖面1101作成反台形状。如果作成这样的形状的话,从槽内向槽外的吸附晶种的迁移将更加减少。
而且,如图14所示,也可以将槽剖面1201作成台阶形状。
虽然上述各槽108等包含位错集中区域106等,但是也可以不蚀刻位错集中区域106,在位错集中区域106的两侧的非位错集中区域中形成一对的槽1301、1302。
在上述实施方式中,虽然使用n型GaN基板102进行了说明,当然也可以使用p型GaN基板。
在上述中,以具有山脊型光导波路结构的半导体激光器为例进行了说明,但是由于根据本发明可以使氮化物系半导体各层的膜厚变为均匀,所以即使用于具有其他光导波路结构的半导体激光器,可以改善元件的特性以及提高制品的成品率。例如,在通过离子注入而形成光导波路的情况下,如果半导体各层的膜厚不均匀的话,由于对于层叠方向上的发光层位置的离子注入深度不同,所以横方向的光封入不均匀,会对元件特性造成不良影响,但是根据本发明,由于可使氮化物系半导体各层的膜厚均匀,所以可以使上述离子注入深度均匀。其结果是,由于可以使横方向的光封入均匀,所以可以改善元件特性以及提高制品的成品率。
通过形成条状的电极而设置光导波路的电极条状结构(与上述的山脊型光导波路结构不同,是不形成山脊部的结构)的情况下,若半导体各层的膜厚不均匀的话,有可能造成在其上面形成的电极的附着力的下降。而且,在将具有电极条状结构的元件从该电极侧安装在辅助支架等的基台上的进行所谓向下连接(Junctiondown)组装的情况下,若半导体各层的膜厚不均匀的话,则防热特性变坏,难以控制发光点的位置。其结果是,有可能造成元件特性变差,并导致制品的成品率降低。但是,根据本发明,由于可以使氮化物系半导体各层的膜厚均匀,所以可以解决这样的问题,因此可以改善元件的特性以及提高产品的成品率。
虽然在上述实施方式中使用GaN基板作为氮化物系半导体基板进行了说明,但是不限于此,也可以是包含AlGaN、AlN、AlGaInN的氮化物系半导体基板,当然也可以使用在它们中加入了B的通式是AlGaInBN的基板。
虽然在上述的实施方式中使用MOCVD法进行了氮化物系半导体各层的结晶成长,但是不限于该方法,也可以使用HVPE(氢化物气相堆积)法、或者、使用Al、Ga、In、NH3、SiH4、GeH4及Mg(C5H5)2等作为原料气体的气体源MBE(分子束堆积)法、使用Al、Ga、In、CeH4、Mg和氮自由基或联氨的MBE法等进行结晶成长。
虽然在上述实施方式中在GaN基板的(0001)结晶面上层叠氮化物系半导体的各层,但是也可以在其他方向上进行层叠。例如,也可以在(1-100)或(11-20)结晶面等的(H、K、-H-K、0)结晶面上层叠氮化物系半导体的各层。在这种情况下,在发光层不产生压电电场,所以可以提高发光层的发光效率。
也可以使用在从(0001)结晶面起1.0°以下的范围内截断的氮化物系半导体基板。
虽然在上述的实施方式中使用了MQW结构作为发光层,发光层即使是单一量子阱结构,也可以得到同样的效果。
由于本发明的内容涉及提高膜厚的均匀性的技术,所以从使发光层的膜厚等均匀等的观点来看,对于发光二极管和受光元件也是有效的。而且,对于具有复杂的蚀刻图案和电极图案的FET等的有源元件也是有效的。
接下来,表示使上述实施方式中的GaN基板上的氮化物系半导体的层叠结构的结晶成长层的膜厚的均匀性与作为现有技术的不形成沿着位错集中区域的槽的情况相比较的试验数据。
图16表示用于比较膜厚均匀性的膜厚测定方法。将结晶成长层的最大膜厚部分与最小膜厚部分的膜厚差设为Δt。
在图17中表示使平均膜厚为3μm时的比较例。
在比较例中,利用如现有例那样不形成槽的情况、在实施方式1中说明了的图5所示的槽图案和图11所示的槽图案这三种进行了比较。在第1栏中表示膜厚差,在第2栏中用%表示用平均膜厚除膜厚差所得的值。
从该图可以理解到,在氮化物系半导体的结晶成长层形成之前,通过形成槽,可以抑制吸附晶种的迁移,提高膜厚的均匀性。特别是,在沿着位错集中区域的方向和其直角方向的两个方向上形成槽图案时,可以完全地确保膜厚的均匀性。
接下来,图18中的曲线表示该膜厚的均匀性与槽的深度和槽的宽度(半值)之间的关系。横轴表示槽的半值宽度,纵轴是用μm单位来表示槽的深度。另外,该平均膜厚为3μm。图中的×符号表示膜厚不均匀的点,△符号表示可以确保膜厚均匀性的分界点,○符号表示膜厚均匀性良好的点。其结果是,在曲线的上方(交叉线部分),能够确保膜厚均匀性,这点已由实验结果确认。
如果加大槽的半值宽度,则可以阻碍非位错集中区域的有效利用,而若加深槽的深度的话,则蚀刻处理的效率变差。
因此,将槽的深度设为0.7μm~2.5μm的范围、将槽的半值宽度与此相应地设为70μm~20μm的范围是有效的,
本发明的氮化物系半导体元件的制造方法及氮化物系半导体元件,作为半导体激光特性优异且在制造阶段中提高了成品率的氮化物系半导体元件,在大容量光盘用光源等的领域中得到应用。

Claims (10)

1.一种氮化物系半导体元件的制造方法,该氮化物系半导体元件使用了条状的位错集中区域和非位错集中区域交互地存在、位错集中区域从表面贯通到背面的氮化物系半导体基板,其特征在于:包括以下的工序:
层叠工序,在所述氮化物系半导体基板的非位错集中区域的表面上层叠氮化物系半导体层;
槽形成工序,在氮化物系半导体基板的表面上、在沿着所述位错集中区域的附近的非位错集中区域形成槽;
在此,该槽形成工序在所述层叠工序之前进行。
2.根据权利要求1所述的氮化物系半导体元件的制造方法,其特征在于:所述槽形成工序包括以下的子工序:
掩模形成子工序,在所述氮化物系半导体基板的表面上、在除去沿着所述位错集中区域的附近非位错集中区域的非位错集中区域形成蚀刻掩模;
蚀刻子工序,对包括所述位错集中区域并且沿着位错集中区域的非位错集中区域进行蚀刻;
掩模除去子工序,除去在所述掩模形成子工序中形成的蚀刻掩模。
3.根据权利要求2所述的氮化物系半导体元件的制造方法,其特征在于:
在所述掩模形成子工序中所形成的蚀刻掩模由SiO2构成,
所述蚀刻子工序是使用Cl2气体的反应性离子蚀刻。
4.根据权利要求3所述的氮化物系半导体元件的制造方法,其特征在于:由在所述掩模形成子工序中形成的蚀刻掩模间的距离所决定的在蚀刻子工序中形成的槽的宽度和在所述蚀刻子工序中形成的槽的深度是可以抑制在后续的层叠工序中应层叠在位错集中区域表面的氮化物系半导体层向非位错集中区域迁移的宽度和深度。
5.根据权利要求2所述的氮化物系半导体元件的制造方法,其特征在于:在所述槽形成工序中所形成的槽,利用各向异性蚀刻来形成,并且从氮化物系半导体基板的表面朝槽底方向近乎呈直角地形成非位错集中区域的台阶部。
6.根据权利要求2所述的氮化物系半导体元件的制造方法,其特征在于:在所述槽形成工序中所形成的槽,从氮化物系半导体基板的表面朝着槽底方向形成非位错集中区域的台阶部的斜面,该斜面是朝着位错集中区域一侧倾斜的台形状。
7.根据权利要求2所述的氮化物系半导体元件的制造方法,其特征在于:在所述槽形成工序中所形成的槽,从氮化物系半导体基板的表面朝着槽底方向形成非位错集中区域的台阶部的斜面,该斜面是朝着非位错集中区域一侧倾斜的反台形状。
8.根据权利要求1所述的氮化物系半导体元件的制造方法,其特征在于:还包括以下的工序:
直角槽形成工序,在非位错集中区域拉开间隔地形成沿着与所述槽成直角的方向延伸的直角槽,
在此,该直角槽形成工序与所述槽形成工序同时进行。
9.根据权利要求1所述的氮化物系半导体元件的制造方法,其特征在于:所述氮化物系半导体基板的表面由(0001)结晶面构成。
10.一种氮化物系半导体元件,它使用了具有条状的位错集中区域的氮化物系半导体基板,其特征在于:
在氮化物系半导体基板的非位错集中区域的至少一端部形成台阶部,在该台阶部的底部延伸位错集中区域,
在所述非位错集中区域的表面上形成氮化物系半导体各层。
CNB2005100084737A 2004-03-31 2005-02-21 氮化物系半导体元件的制造方法及氮化物系半导体元件 Expired - Fee Related CN100470970C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004105135A JP5013661B2 (ja) 2004-03-31 2004-03-31 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP2004105135 2004-03-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009100005593A Division CN101459318B (zh) 2004-03-31 2005-02-21 氮化物系半导体元件的制造方法和氮化物系半导体元件

Publications (2)

Publication Number Publication Date
CN1677775A true CN1677775A (zh) 2005-10-05
CN100470970C CN100470970C (zh) 2009-03-18

Family

ID=35050149

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009100005593A Expired - Fee Related CN101459318B (zh) 2004-03-31 2005-02-21 氮化物系半导体元件的制造方法和氮化物系半导体元件
CNB2005100084737A Expired - Fee Related CN100470970C (zh) 2004-03-31 2005-02-21 氮化物系半导体元件的制造方法及氮化物系半导体元件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009100005593A Expired - Fee Related CN101459318B (zh) 2004-03-31 2005-02-21 氮化物系半导体元件的制造方法和氮化物系半导体元件

Country Status (3)

Country Link
US (2) US7405096B2 (zh)
JP (1) JP5013661B2 (zh)
CN (2) CN101459318B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983751B (zh) * 2005-11-30 2010-06-16 夏普株式会社 氮化物半导体激光元件及其制造方法
CN101355232B (zh) * 2007-07-24 2012-01-11 三洋电机株式会社 半导体激光元件

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157297B2 (en) 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP4651312B2 (ja) * 2004-06-10 2011-03-16 シャープ株式会社 半導体素子の製造方法
JP4322187B2 (ja) * 2004-08-19 2009-08-26 シャープ株式会社 窒化物半導体発光素子
JP4895488B2 (ja) * 2004-08-26 2012-03-14 シャープ株式会社 窒化物半導体発光素子、その製造方法、およびウエハ
JP4679867B2 (ja) * 2004-09-27 2011-05-11 シャープ株式会社 窒化物半導体発光素子、及びその製造方法
US20070221932A1 (en) * 2006-03-22 2007-09-27 Sanyo Electric Co., Ltd. Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
JP2008016584A (ja) * 2006-07-05 2008-01-24 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP4884866B2 (ja) * 2006-07-25 2012-02-29 三菱電機株式会社 窒化物半導体装置の製造方法
JP5076746B2 (ja) 2006-09-04 2012-11-21 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
JP4973261B2 (ja) * 2007-03-19 2012-07-11 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
JP5160828B2 (ja) * 2007-07-26 2013-03-13 三洋電機株式会社 窒化物系半導体素子の製造方法
JP2009123939A (ja) * 2007-11-15 2009-06-04 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2009200478A (ja) * 2008-01-21 2009-09-03 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP5153524B2 (ja) * 2008-09-01 2013-02-27 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5261313B2 (ja) * 2009-07-31 2013-08-14 シャープ株式会社 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
JP5879964B2 (ja) * 2011-11-25 2016-03-08 住友電気工業株式会社 複合基板の製造方法および半導体デバイスの製造方法
CN104241473A (zh) * 2013-06-21 2014-12-24 晶能光电(江西)有限公司 一种氮化镓基led外延片的生长方法
DE102014117510A1 (de) 2014-11-28 2016-06-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
US6566231B2 (en) * 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
JP3946427B2 (ja) * 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP2002076522A (ja) * 2000-09-01 2002-03-15 Nec Corp 窒化物半導体レーザ
JP2003017808A (ja) 2001-07-04 2003-01-17 Sony Corp 窒化ガリウム系半導体発光素子
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4388720B2 (ja) * 2001-10-12 2009-12-24 住友電気工業株式会社 半導体発光素子の製造方法
US7498608B2 (en) * 2001-10-29 2009-03-03 Sharp Kabushiki Kaisha Nitride-composite semiconductor laser element, its manufacturing method, and semiconductor optical device
JP2003179311A (ja) 2001-12-12 2003-06-27 Sony Corp GaN系半導体レーザ素子及びその作製方法
US6812496B2 (en) * 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
US7279718B2 (en) * 2002-01-28 2007-10-09 Philips Lumileds Lighting Company, Llc LED including photonic crystal structure
JP2004000328A (ja) 2002-05-31 2004-01-08 Sanyo Electric Co Ltd 足浴器
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
US7462882B2 (en) * 2003-04-24 2008-12-09 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
JP3916584B2 (ja) * 2003-04-24 2007-05-16 シャープ株式会社 窒化物半導体レーザ装置
JP3913194B2 (ja) * 2003-05-30 2007-05-09 シャープ株式会社 窒化物半導体発光素子
JP4390640B2 (ja) * 2003-07-31 2009-12-24 シャープ株式会社 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
JP4540347B2 (ja) * 2004-01-05 2010-09-08 シャープ株式会社 窒化物半導体レーザ素子及び、その製造方法
JP4201725B2 (ja) * 2004-02-20 2008-12-24 シャープ株式会社 窒化物半導体発光素子の製造方法
US20050221515A1 (en) * 2004-03-30 2005-10-06 Katsunori Yanashima Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type III-V group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP4322187B2 (ja) * 2004-08-19 2009-08-26 シャープ株式会社 窒化物半導体発光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983751B (zh) * 2005-11-30 2010-06-16 夏普株式会社 氮化物半导体激光元件及其制造方法
CN101355232B (zh) * 2007-07-24 2012-01-11 三洋电机株式会社 半导体激光元件

Also Published As

Publication number Publication date
JP2005294416A (ja) 2005-10-20
US7807490B2 (en) 2010-10-05
CN101459318B (zh) 2011-06-15
US20080280445A1 (en) 2008-11-13
CN101459318A (zh) 2009-06-17
JP5013661B2 (ja) 2012-08-29
US20050221590A1 (en) 2005-10-06
US7405096B2 (en) 2008-07-29
CN100470970C (zh) 2009-03-18

Similar Documents

Publication Publication Date Title
CN1677775A (zh) 氮化物系半导体元件的制造方法及氮化物系半导体元件
CN1203598C (zh) 氮化物半导体激光器
CN1208849C (zh) 制造半导体发光装置的方法及其制造的半导体发光装置
JP4989978B2 (ja) 窒化物系発光素子及びその製造方法
JP5573632B2 (ja) Iii族窒化物半導体発光素子
CN1638220A (zh) 氮化物半导体激光器件及其制造方法
CN1825723A (zh) 半导体发光元件
CN1755957A (zh) 制作氮化物半导体发光器件的方法
JP2011077499A (ja) 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
CN1277339C (zh) 半导体发光元件的制造方法
CN1610135A (zh) 发光器件及其制造方法
CN1957510A (zh) 氮化物半导体装置及其制造方法
JP2007053381A (ja) 垂直構造の窒化ガリウム系led素子の製造方法
CN1487606A (zh) 氮化物系半导体发光元件
CN1697271A (zh) 半导体激光器及其制造工艺
CN1245789C (zh) 具有隔离层的GaN系列表面发射激光二极管及其制造方法
JP2005268581A (ja) 窒化ガリウム系化合物半導体発光素子
JP7407303B2 (ja) Led前駆体
CN1639934A (zh) 半导体激光器和其制造方法
JP2012182421A (ja) パターン化された格子緩衝層を用いた窒化物系発光素子及びその製造方法
CN1638055A (zh) 氮化物系化合物半导体元件的制造方法
CN1262053C (zh) 包括多个光学有源区的半导体激光器
JP2009054898A (ja) 発光素子及びその作製方法
CN102403427A (zh) 半导体发光器件及其制造方法
JPWO2007114033A1 (ja) 発光素子の製造方法、化合物半導体ウェーハ及び発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUTURE LIGHT LLC

Free format text: FORMER OWNER: SANYO ELECTRIC CO., LTD.

Effective date: 20130304

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130304

Address after: American California

Patentee after: Future Light, LLC

Address before: Osaka Japan

Patentee before: Sanyo Electric Co., Ltd.

TR01 Transfer of patent right

Effective date of registration: 20161221

Address after: Osaka Japan

Patentee after: Sanyo Electric Co., Ltd.

Address before: American California

Patentee before: Future Light, LLC

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170414

Address after: Taiwan, China Hsinchu Science Park Road No. five, No. 5

Patentee after: Jingyuan Optoelectronics Co., Ltd.

Address before: Osaka Japan

Patentee before: Sanyo Electric Co., Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20190221

CF01 Termination of patent right due to non-payment of annual fee