JP6119211B2

JP6119211B2 - 電子デバイス及びその製造方法

Info

Publication number: JP6119211B2
Application number: JP2012262834A
Authority: JP
Inventors: 貴郁岡; 西沢　弘一郎; 弘一郎西沢
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-11-30
Filing date: 2012-11-30
Publication date: 2017-04-26
Anticipated expiration: 2032-11-30
Also published as: JP2014110280A

Description

この発明は多層配線構造を備えた電子デバイス及びその製造方法に関するものである。

小型化、軽量化が進められている電子デバイスにおいて、半導体素子や回路基板の高集積化に伴って配線層の多層化が図られてきている。一般的な多層配線は、基材上に絶縁膜を形成し、この絶縁膜上に配線層を形成するという行程を繰り返し、配線層を多層化することで製造される。ここで、多層配線とは、多層化された配線層と複数の金属層から形成されるパッド電極とで構成されたものであるとする。

近年、ポリイミドやＢＣＢ（ベンゾシクロブテン）などの有機系樹脂は、その導電率の低さや優れた耐熱性から、多層配線における層間の絶縁膜（有機層間膜）として多用されている（例えば、特許文献１）。

このような有機層間膜を用いた電子デバイスの多層配線にあっては、パッド電極と有機系樹脂との密着性がよくないため、パッド電極と有機層間膜との間に剥離が起こり、半導体素子や回路基板の特性や信頼性を低下させる問題があった。そのため、パッド電極と有機系樹脂の密着性を改善するために、パッド電極と有機層間膜との間に酸化シリコンや窒化シリコンからなる無機絶縁膜を挿入する構造が開示されている（例えば、特許文献２参照）。

特開平４−１５２６９６号公報特開２００１−２５０８６１号公報

従来の酸化シリコンや窒化シリコンなどの無機絶縁膜を挿入して密着性を改善する方法では、後工程のアセンブリや検査工程のテストプローブの際にパッド電極の表面から外力が加わることにより、挿入した酸化シリコンや窒化シリコンなどの無機絶縁膜にクラックが生じ、パッド電極の剥がれが生じたり、電子デバイスの特性劣化や信頼性低下につながるという問題があった。

この発明は、上記のような問題点を解決するためになされたものであり、有機層間膜とパッド電極との密着性に優れ、信頼性の高い電子デバイス及びその製造方法を提供することを目的とする。

この発明に係る電子デバイスは、基材上の第１の有機層間膜と、上層の側面が下層の側面より凹んでいる連続した２層の金属層を含む複数の金属層からなることにより側面に段差が設けられた、第１の有機層間膜上の積層構造電極と、第１の有機層間膜の表面及び段差に設けられ、表面が平坦である第２の有機層間膜とを備え、積層構造電極は、高さが第２の有機層間膜の高さ以上であって、表面に第２の有機層間膜が形成されておらず、連続した２層の金属層の下層は、複数の金属層のうち最下層の金属層であることを特徴とする。

この発明によれば、表面に第２の有機層間膜が形成されていない積層構造電極の側面に形成された段差に第２の有機層間膜が形成されることによって、第２の有機層間膜が積層構造電極の側面を抑える効果が生じ、積層構造電極と第１の有機層間膜との密着性を向上できるので、パッド電極である積層構造電極の剥がれを抑制し、電子デバイスの信頼性を向上するとともに、アセンブリ等の後工程を容易にすることができる。

この発明の実施の形態１における電子デバイスの構成を示す断面図である。この発明の実施の形態１における電子デバイスの積層構造電極の側面領域を拡大した断面図である。この発明の実施の形態１における電子デバイスの製造方法の工程を示すフロー図である。この発明の実施の形態１における電子デバイスの製造方法のステップＳ１１を説明するための電子デバイスの断面を示す図である。この発明の実施の形態１における電子デバイスの製造方法のステップＳ１２を説明するための電子デバイスの断面を示す図である。この発明の実施の形態１における電子デバイスの製造方法のステップＳ１３を説明するための電子デバイスの断面を示す図である。この発明の実施の形態１における電子デバイスの製造方法のステップＳ１４を説明するための電子デバイスの断面を示す図である。この発明の実施の形態１における電子デバイスの製造方法のステップＳ１５を説明するための電子デバイスの断面を示す図である。この発明の実施の形態１における電子デバイスの製造方法のステップＳ１６を説明するための電子デバイスの断面を示す図である。この発明の実施の形態１における電子デバイスの製造方法のステップＳ１７を説明するための電子デバイスの断面を示す図である。この発明の実施の形態１における電子デバイスの製造方法のステップＳ１８を説明するための電子デバイスの断面を示す図である。この発明の実施の形態１における電子デバイスの変形例の１つ目を示す図である。この発明の実施の形態１における電子デバイスの変形例の２つ目を示す図である。この発明の実施の形態１における電子デバイスの変形例の３つ目を示す図である。この発明の実施の形態１における電子デバイスの別の変形例の４つ目を示す図である。この発明の実施の形態２における電子デバイスの製造方法の工程を示すフロー図である。この発明の実施の形態２における電子デバイスの製造方法のステップＳ２１を説明するための電子デバイスの断面を示す図である。この発明の実施の形態２における電子デバイスの製造方法のステップＳ２２を説明するための電子デバイスの断面を示す図である。この発明の実施の形態２における電子デバイスの製造方法のステップＳ２３を説明するための電子デバイスの断面を示す図である。この発明の実施の形態２における電子デバイスの製造方法のステップＳ２４を説明するための電子デバイスの断面を示す図である。この発明の実施の形態２における電子デバイスの製造方法のステップＳ２５を説明するための電子デバイスの断面を示す図である。この発明の実施の形態２における電子デバイスの製造方法のステップＳ２６を説明するための電子デバイスの断面を示す図である。この発明の実施の形態２における電子デバイスの製造方法のステップＳ２７を説明するための電子デバイスの断面を示す図である。

実施の形態１．
まず、この発明の実施の形態１における電子デバイスの構成を説明する。本実施の形態では基材として半導体素子を用いた一例を示す。図１は、実施の形態１における電子デバイスの構成を示す断面図である。半導体素子１上に第１の有機層間膜２が形成され、第１の有機層間膜２上に酸化シリコンや窒化シリコンなどの無機絶縁膜を介さず積層構造電極９が形成され、積層構造電極９を埋め込むように第２の有機層間膜３が形成されている。積層構造電極９は複数の金属層からなり、本実施の形態における積層構造電極９は、１層目に第１電極４、２層目に第２電極５、３層目に第３電極６、４層目に第４電極７が順に積層された構造で構成される。尚、本実施の形態では簡単のために半導体素子１上に第１の有機層間膜２が形成された構造としているが、半導体素子１上に多層配線が設けられ、その表面に第１の有機層間膜２が形成されたとしても良い。つまり、基材として幾層かの多層配線がすでに施された半導体素子１を用いても良い。

図２は、本実施の形態における電子デバイスの積層構造電極９の側面領域を拡大した断面図である。図２において、積層構造電極９の側面は、第２電極５及び第４電極７の側面である側面の位置となる。図２から分かるように、積層構造電極９の側面には段差８が形成されている。第１の有機層間膜２と接する第１電極４は、第２電極５よりも内側に形成され、つまり第１電極４の側面は第２電極５の側面より凹んでいる。また第３電極６は第２電極５及び第４電極７よりも内側に形成され、つまり第３電極６の側面は第２電極５及び第４電極７の側面より凹んでいる。

ここで、第２電極５と第３電極６の連続する２層の金属層に着目すると、上層である第３電極６の側面は、下層である第２電極５の側面より凹んでおり、この２層の側面の段差８に第２の有機層間膜３が入り込むことで、少なくとも第２電極５が第１の有機層間膜２の存在する方向（図２において下方向）に押え込まれることで積層構造電極９が剥がれにくくなっていることが分かる。

各金属層である電極及び層間膜の材料を具体的に示すと、本実施の形態では第１の有機層間膜２及び第２の有機層間膜３にポリイミドを、第１電極４にＴｉ、第２電極５にＰｔ、第３電極６にＴｉ、第４電極７にＡｕを使用するとする。

本実施の形態では上記の材料としたが、第１の有機層間膜２及び第２の有機層間膜３としてポリイミド以外でも、例えばＢＣＢ（ベンゾシクロブテン）やポリベンゾオキサゾールでもよい。また電極材料においても段差８が後述する方法で形成できればよいので上記の電極材料に限定されない。

なお、本実施の形態では任意の基材上に第１の有機層間膜２が形成され、さらに積層構造電極９が形成され、第２の有機層間膜３が積層構造電極９を埋め込むように形成されていればよいので、本実施の形態が対象とする製品である基材は半導体素子に限定されず、例えば回路基板やMEMS等の電子デバイスであってもよい。

次に本実施の形態における電子デバイスの製造方法を図４から図１１を用いて説明する。尚、図３に本実施の形態１における電子デバイスの製造方法の工程を示すフロー図を示す。

まず、図３のステップＳ１１で、図４に示すように基材である半導体素子１上に第１の有機層間膜２としてポリイミドをスピンコートにより塗布し、熱処理を行う。

次に、図３のステップＳ１２で、図５に示すように第１の有機層間膜２上に、積層構造電極９となる第１電極４、第２電極５、第３電極６、第４電極７を順次積層する。ここでは前述のように第１電極４をＴｉ、第２電極５をＰｔ、第３電極６をＴｉ、第４電極７をＡｕとした。

積層構造電極９の積層方法としては、ＰＶＤ（ＰｈｙｓｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法やＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法、めっき法が挙げられる。

次に、図３のステップＳ１３で、図６に示すように配線を形成する部分の第４電極７上にフォトリソグラフィ工程で所望の電極幅と等しい第１のレジストパターン１０を形成する。

その後、図３のステップＳ１４で、図７に示すようにドライエッチングで積層構造電極９を第１の有機層間膜２に達するまでエッチングし、第１のレジストパターン１０の下にある積層構造電極９のみを残すことで、積層構造電極９をパターニング形成する。

さらに、図３のステップＳ１５で、図８に示すようにウエットエッチングにより第１電極４と第３電極６の側面をサイドエッチングし、段差８を形成する。ここではエッチャントとしてフッ酸を使用し、Ｔｉを選択的にサイドエッチングした。Ｔｉのサイドエッチングにより、図８で示されるように第１電極４と第３電極６の側面が凹み、段差８が形成される。ここで行うウエットエッチングでは、エッチングしたい金属によって好ましいエッチャント液を選択すればよい。

次に、図３のステップＳ１６で、図９に示すようにレジストをＯ_２ガスによるプラズマ処理あるいは有機溶剤により除去する。

次に、図３のステップＳ１７で、図１０に示すように積層構造電極９を覆うように第２の有機層間膜３を形成する。ここでも例えばポリイミドをスピンコートにより塗布することにより、表面が平坦な第２の有機層間膜３を形成することができる。

その後、図３のステップＳ１８で、図１１に示すように、第２の有機層間膜３の上面をドライエッチングによりエッチバックすることで、第４電極７の表面を露出させる。ここではＯ_２ガスによるプラズマ処理を用いた。この工程により、第４電極７の表面に第２の有機層間膜３が形成されず、つまり第４電極７の表面に第２の有機層間膜３が覆いかぶさることがないので、第４電極７の表面に段差となる凹凸が形成されない。

ここで、第２の有機層間膜３の表面は、第４電極７の表面と同じ高さに形成されていても良く、また、第４電極７の表面より低く形成されていても良い。

ただし、第３電極６より高く形成されている必要がある。つまり、第３電極６が凹んで形成される段差８に第２の有機層間膜３が入り込むことにより、積層構造電極９と第１の有機層間膜２との密着性が向上できるので、第２の有機層間膜３の表面は段差８より高いことが必要である。

以上の工程により、本実施の形態における図１に示された電子デバイスが得られる。

本実施の形態によれば、積層構造電極９の側面に形成された段差８に第２の有機層間膜３が入り込むことで、積層構造電極９の側面の段差において第２の有機層間膜３が積層構造電極９を抑える効果が生じ、積層構造電極９が第１の有機層間膜２から剥がれることを防止することができる。

本実施の形態では、段差８には、第２電極５と第３電極６で形成される段差の他に、第１電極４の側面が凹むことにより第１電極４の側面の凹みによる段差も形成されているが、第１電極４の側面に入り込んだ第２の有機層間膜３の上にある第２電極５の側面端部を、第３電極６の側面が凹んで形成される段差８に入り込んだ第２の有機層間膜３が上から抑えることによって、積層構造電極９と第１の有機層間膜２との密着性を向上している。

つまり、第２電極５と第３電極６により形成される段差に、第２の有機層間膜３が形成されることによって積層構造電極９の密着性が向上される。

すなわち、連続する２層のうち上層の側面が下層の側面より凹んだ形状をしている段差が少なくとも１箇所設けられていれば良く、本実施の形態では第１電極４の側面も凹んでいるが、凹んでいなくても良い。

本実施の形態を用いない場合、従来技術では酸化シリコンや窒化シリコンなどの無機絶縁膜を第１の有機層間膜２と積層構造電極９の間に挿入し、密着性を向上する方法が用いられていたが、この従来技術では後工程のアセンブリやワイヤボンディング、テストプローブやスクラッチ等による外力が加わると絶縁膜にクラックが入り、電子デバイスの性能を低下させたり、信頼性が低下する問題があったが、本実施の形態を用いれば絶縁膜を挿入せずに密着性を向上できるので、絶縁膜を形成する工程省略によるプロセス容易化だけでなく、従来技術のような特性や信頼性低下の問題が発生しないという効果がある。

また、本実施の形態では積層構造電極９の側面を押さえる力により密着性を改善しているので、無機絶縁膜挿入による密着性の向上より、高い効果が得られる。

さらに、本実施の形態によれば段差８はウエットエッチングの一工程だけで容易に形成できるため、プロセス数を大幅に増やす必要がないので容易に製造でき、製造コストも抑えられる。

加えて、本実施の形態によれば第４電極７上に第２の有機層間膜３が覆いかぶさる形状でなく、つまり第４電極７の表面が段差のない平坦形状であるのでアセンブリなどの後工程におけるプロセスがしやすいという効果がある。

また、本実施の形態の製造方法によれば、電極上に段差のない構造は、第２の有機層間膜３をドライエッチングする一工程だけで容易に作製可能である。

本実施の形態は、密着性の改善効果が大きいので、フリップチップ実装やバンプ形成など、密着力がより必要とされる外力の大きい後工程を行う際にも用いることができる。

また、側面の段差が大きいほど積層構造電極９を押さえる力が強くなるので密着力を向上できる。

本実施の形態では段差を側面の２箇所に設けたが、１箇所でも良いしそれ以上でも良い。

また、積層構造電極９を４層としたが、２層以上であれば良い。

つまり、積層構造電極９は２層以上の複数の金属層からなり、そのうちの１層以上の側面が凹むことによって段差８を形成するが、複数の金属層のうち連続する２層の金属層の上層の側面が下層の側面より凹んで段差８が設けられている箇所が１箇所あれば、その段差８に入り込んだ第２の有機層間膜３が側面において積層構造電極９を第１の有機層間膜２に密着させる効果を発揮できる。

図１２に、積層構造電極９が２層からなる場合を示す。この場合、上層の側面が凹むことによって段差８が設けられ、第２の有機層間膜３がその段差８に形成されることによって、凹んでいない下層の金属層の側面端部を上から抑えることにより密着性を向上する効果が得られる。

図１３に積層構造電極９が４層からなる場合の変形例を示す。図１３は２層目の第２電極５のみが凹んで段差８が形成されている場合を示す。凹んでいる２層目の第２電極５の側面に設けられた段差８に第２の有機層間膜３が形成されることによって、側面が凹んでいない１層目の第１電極４の側面端部を上から押さえ、密着性を向上することができる。

図１４は２層目の第２電極５及び３層目の第３電極６に段差が設けられている場合を示す。この場合も、凹んでいる２層目の第２電極５の側面に設けられた段差８に第２の有機層間膜３が形成されることによって、側面が凹んでいない１層目の第１電極４の側面端部を上から押さえ、密着性を向上することができる。しかし、図１３と比べ、第３電極６の側面も凹んでいるので、段差８に形成される第２の有機層間膜３の体積が大きくなる。このため、第１電極４を押さえる力も大きくなるので、図１３と比べて密着力の改善効果もより大きくなる。

図１５は２層目から４層目の側面に段差８が設けられている場合を示す。１層目の第１電極４と第２電極５との側面の段差８に第２の有機層間膜３が形成されることによって、１層目の第１電極４の側面端部を上から押さえ、密着性を向上することができる。さらに、図１５では第２電極５と第３電極６の側面、及び第３電極６と第４電極７の側面の段差８にも第２の有機層間膜３が形成され、第２電極５の側面端部及び第３電極６の側面端部をそれぞれ上から押さえる効果が生じ、積層構造電極９を押さえる力が総合的に大きくなり、密着力をより向上できる。

以上のように、本実施の形態によれば、上層の側面が下層の側面より凹んでいる連続した２層の金属層を含む金属層の側面の段差に、第２の有機層間膜３が形成され、積層構造電極９と第１の有機層間膜２との密着性に優れ、アセンブリ等の後工程が容易となる電子デバイスが簡単なプロセスで提供できるという効果が得られる。

実施の形態２．
図１７から図２３に、本発明の実施の形態２における電子デバイスの製造方法を説明するための電子デバイスの断面図を示す。本実施の形態は、積層構造電極９をドライエッチングではなくリフトオフ工程により形成したことを特徴とする。それ以外については、実施の形態１と同様である。尚、図１６に本実施の形態２における製造方法工程を示すフロー図を示す。本実施の形態によれば、積層構造電極９のドライエッチングが不要となるので、プロセスが容易化する。

まず、図１６のステップＳ２１で、図１７に示すように半導体素子１上に第１の有機層間膜２としてポリイミドをスピンコートにより塗布し熱処理を行う。

次に、図１６のステップＳ２２で、図１８に示すように第１の有機層間膜２上にフォトリソグラフィ工程で所望の電極幅と等しい第２のレジストパターン１１を形成する。

さらに、図１６のステップＳ２３で、図１９に示すように第２のレジストパターン１１と第１の有機層間膜２上に積層構造電極９として、第１電極４、第２電極５、第３電極６及び第４電極７を順次積層する。ここでは実施の形態１と同様に第１電極４をＴｉ、第２電極５をＰｔ、第３電極６をＴｉ、第４電極７をＡｕとした。

その後、図１６のステップＳ２４で、図２０に示すように第２のレジストパターン１１を有機溶剤により除去する。このとき第２のレジストパターン１１上に形成された積層構造電極９も同時に除去（リフトオフ）されることによって、積層構造電極９がパターニング形成される。

これ以降は実施の形態１と同様で、図１６のステップＳ２５で、図２１に示すようにウエットエッチングにより第１電極４と第３電極６をエッチングし、段差８を形成する。ここでは実施の形態１と同様にエッチャントとしてフッ酸を使用した。

さらに図１６のステップＳ２６で、図２２に示すように積層構造電極９を覆うように第２の有機層間膜３を半導体素子１の主面全面に形成する。

また、図１６のステップＳ２７で、図２３に示すように、第２の有機層間膜３の上面をドライエッチングによりエッチバックすることで、第４電極７の表面を露出させる。ここでは実施の形態１と同様にＯ_２ガスによるプラズマ処理を用いた。

このような構成によれば、積層構造電極９の形成時にドライエッチングを省略したリフトオフによる製造方法で実施の形態１と同様の効果を得ることが出来る。

尚、本発明の実施の形態２では本発明の実施の形態１と相違する部分について説明し、同一または対応する部分についての説明は省略した。

実施の形態３．
本実施の形態は、積層構造電極９を１層ずつ積層し、ドライエッチング若しくはリフトオフによりパターニング形成することを特徴とする。それ以外については、実施の形態１又は２と同様である。本実施の形態によれば、段差８を形成するためにウエットエッチングを用いたサイドエッチングを行う必要がないので、積層構造電極９の電極材料によらず段差８を形成することができる。

本実施の形態では、積層構造電極９を構成する金属層を１層積層し、ドライエッチング若しくはリフトオフにより所望の電極幅にパターニング形成し、次の金属層を１層積層し、ドライエッチング若しくはリフトオフにより所望の電極幅にパターニング形成する、という工程を繰り返すことによって積層構造電極９を形成する。

本実施の形態によれば、ウエットエッチングによる選択的なサイドエッチングが困難な電極材料を用いても、容易に積層構造電極９の側面に段差８を形成することができる。

また、図１５に示されるような複数の段差を有する階段形状の構造を形成する際には、本実施を用いれば容易に形成できる。

本実施の形態では積層構造電極９を１層ずつ積層、ドライエッチング若しくはリフトオフによりパターニング形成するとしたが、側面に段差８を形成しない金属層は連続して積層し、ドライエッチング若しくはリフトオフによりパターニング形成しても良いことは言うまでも無い。

尚、本発明の実施の形態２では本発明の実施の形態１又は２と相違する部分について説明し、同一または対応する部分についての説明は省略した。

１基材、２第１の有機層間膜、３第２の有機層間膜、４第１電極、５第２電極、６第３電極、７第４電極、８段差、９積層構造電極、１０第１のレジストパターン、１１第２のレジストパターン

Claims

基材上の第１の有機層間膜と、
上層の側面が下層の側面より凹んでいる連続した２層の金属層を含む複数の金属層からなることにより側面に段差が設けられた、前記第１の有機層間膜上の積層構造電極と、
前記第１の有機層間膜の表面及び前記段差に設けられ、表面が平坦である第２の有機層間膜と
を備え、
前記積層構造電極は、高さが前記第２の有機層間膜の高さ以上であって、表面に前記第２の有機層間膜が形成されておらず、
前記連続した２層の金属層の前記下層は、前記複数の金属層のうち最下層の金属層であること
を特徴とする電子デバイス。
基材上の第１の有機層間膜と、
上層の側面が下層の側面より凹んでいる連続した２層の金属層を含む複数の金属層からなることにより側面に段差が設けられた、前記第１の有機層間膜上の積層構造電極と、
前記第１の有機層間膜の表面及び前記段差に設けられ、表面が平坦である第２の有機層間膜と
を備え、
前記積層構造電極は、高さが前記第２の有機層間膜の高さ以上であって、表面に前記第２の有機層間膜が形成されておらず、
前記連続した２層の金属層の前記下層は、前記複数の金属層のうち最下層の金属層以外の金属層であって、
前記連続した２層の金属層の前記下層より下側の金属層は、前記連続した２層の金属層の前記下層の側面より凹んでいないこと
を特徴とする電子デバイス。
前記積層構造電極が３層以上の複数の金属層からなり、前記複数の金属層のうち最上層の金属層の側面が前記最上層に連続した前記最上層の下層の側面より凹んでいないこと
を特徴とする請求項１又は２に記載の電子デバイス。
前記基材が半導体素子であること
を特徴とする請求項１乃至３のいずれか１項に記載の電子デバイス。
基材上に第１の有機層間膜を形成する工程と、
前記第１の有機層間膜の表面に複数の金属層からなる積層構造電極を積層し、前記積層構造電極を所望の電極幅にパターニング形成する工程と、
前記複数の金属層のうち最下層より上層の側面を前記最下層の側面より凹ませることによって前記上層と前記上層に連続した下層とからなる連続した２層の前記上層の側面を前記下層の側面より凹ませた段差を前記積層構造電極の側面に設ける工程と、
前記第１の有機層間膜の表面及び前記段差に表面が平坦な第２の有機層間膜を形成する工程と、
前記積層構造電極の表面が露出するまで前記第２の有機層間膜の上面をエッチバックする工程と
を備えた電子デバイスの製造方法。
前記段差を設ける工程は、ウエットエッチング法を用いたサイドエッチングを行うこと
を特徴とする請求項５に記載の電子デバイスの製造方法。
前記積層構造電極がＰＶＤ法またはＣＶＤ法またはめっき法のいずれかで積層されること
を特徴とする請求項５又は６に記載の電子デバイスの製造方法。
前記積層構造電極がドライエッチングで前記所望の電極幅にパターニング形成されること
を特徴とする請求項５乃至７のいずれか１項に記載の電子デバイスの製造方法。
前記積層構造電極がリフトオフで前記所望の電極幅にパターニング形成されること
を特徴とする請求項５乃至７のいずれか１項に記載の電子デバイスの製造方法。